CN101304019A - 集成电路装置及其形成方法 - Google Patents

集成电路装置及其形成方法 Download PDF

Info

Publication number
CN101304019A
CN101304019A CNA2008101277887A CN200810127788A CN101304019A CN 101304019 A CN101304019 A CN 101304019A CN A2008101277887 A CNA2008101277887 A CN A2008101277887A CN 200810127788 A CN200810127788 A CN 200810127788A CN 101304019 A CN101304019 A CN 101304019A
Authority
CN
China
Prior art keywords
layer
interlayer insulating
insulating film
metal layer
conductive shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101277887A
Other languages
English (en)
Inventor
元皙俊
姜虎圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101304019A publication Critical patent/CN101304019A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种包括具有碳纳米管的电互连结构的集成电路装置及其形成方法。具体而言，集成电路装置包括包含碳纳米管的导电互连。电互连包括第一金属区域。在该第一金属区域的上表面上提供第一导电屏蔽层，并在该第一导电屏蔽层上提供第二金属区域。该第一导电屏蔽层包括抑制第一金属从第一金属区域向外扩散的材料，并且第二金属区域在其中包括催化金属。在第二金属区域上提供其中具有开口的电绝缘层。在开口中提供多个碳纳米管作为垂直电互连。

Description

集成电路装置及其形成方法
技术领域
本发明涉及集成电路装置和形成集成电路装置的方法，特别是，半导体互连结构和形成半导体互连结构的方法。
背景技术
具有高集成度半导体装置的集成电路装置典型地利用垂直互连结构，以使垂直分离的导线和半导体装置结构及区域电连接在一起。但是，随着集成电路内的半导体装置的集成密度增大，导线的线宽和垂直互连结构的截面宽度典型地减小。这种导线和垂直互连结构的尺寸上的减小增大了对具有较低电阻率的互连材料的需求。为了应对这种增大的需求，已经开发出了包括高导电性碳纳米管的互连结构。Choi等人的标题为“Method of Forming a Conductive Line for a Semiconductor Device usinga Carbon Nanotube and Semiconductor Device Manufactured using the Method”的美国专利No.7247897公开了包含碳纳米管的传统互连结构的一个实例，这里结合其公开内容作为参考。
Kawabata等人的公开号为2004/0182600和2006/0071334以及Nihei的公开号为2006/0071344的美国专利中公开了其他包含碳纳米管的传统互连结构。2004年IEEE国际互连技术会议的会议论文集第251-253页的由Mizuhisa Nihei等人撰写的标题为“Carbon Nanotube Vias for Future LSI Interconnects”的论文，以及2005年6月6-8日的IEEE国际互连技术会议的会议论文集第234-236页的由Mizuhisa Nihei等人撰写的标题为“Low-resistance Multi-walled Carbon Nabotube Vias with ParallelChannel Conduction of Inner Shells”的论文还公开了包含多壁碳纳米管通路的集成电路装置。
发明内容
根据本发明实施例的集成电路装置包括包含碳纳米管的导电互连。根据这些实施例中的一些实施例，电互连包括在集成电路衬底上的第一金属区域，该第一金属区域至少具有第一金属。在该第一金属区域的上表面上提供第一导电屏蔽层，并在该第一导电屏蔽层上提供第二金属区域。该第一导电屏蔽层包括抑制第一金属从该第一金属区域向外扩散的材料，并且该第二金属区域在其中包括催化金属。
根据这些实施例的其他方面，在该第二金属区域上提供电绝缘层。该电绝缘层在其中具有暴露一部分第二金属区域的开口。提供多个碳纳米管作为垂直电互连。在该开口中延伸的这些碳纳米管通过第二金属区域的暴露部分和第一导电屏蔽层电耦合到该第一金属区域。根据这些实施例的其他方面，该第一金属可以是铜，并且该导电屏蔽层可以包括钴合金、镍合金、钯和铟及它们的组合中的至少一种。该催化金属还可以是选自由铁、镍、钴、钨、钇、钯和铂组成的组中的金属。
根据本发明的其他实施例，在多个碳纳米管上可以提供第二导电屏蔽层。该第二导电屏蔽层可以包括选自由钽、氮化钽、钨和氮化钨组成的组中的金属。为了完成导电互连，可以在该第二导电屏蔽层上提供铜镶嵌图案(damascene pattern)。
根据本发明的再一实施例，在该第二金属区域和电绝缘层之间提供导电盖层。该导电盖层包括抑制氧从电绝缘层向外扩散到第二金属区域的材料。该导电盖层在其中可以具有与电绝缘层中的开口对准的开口。特别是，该导电盖层可以接触第二金属区域的上表面，并包括选自由钴合金、镍合金、钯和铟及它们的组合组成的组中的金属。更特别地，该金属可以选自由磷掺杂钴合金、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组。
根据本发明另一实施例的集成电路装置包括半导体衬底和该半导体衬底上的第一层间绝缘层。该第一层间绝缘层在其中具有凹槽。在该凹槽中提供第一铜图案。此外，提供衬于凹槽的底部和侧壁的第一导电屏蔽层，使得该第一导电屏蔽层在第一铜图案和第一层间绝缘层之间延伸。该第一导电屏蔽层包括抑制铜从该第一铜图案向外扩散的材料。该第一导电屏蔽层可以包括选自由磷掺杂钴合金、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组中的金属。
在第一铜图案的上表面上还提供第二导电屏蔽层。该第二导电屏蔽层包括抑制铜从该第一铜图案向外扩散的材料。在第二导电屏蔽层上提供催化金属层，并在该催化金属层上提供第二层间绝缘层。该催化金属层可以包括铁、镍和钴及它们的组合中的至少一种。第二层间绝缘层在其中具有暴露一部分催化金属层的开口。在该开口中提供多个碳纳米管。该纳米管通过催化金属层的暴露部分和第二导电屏蔽层电耦合到第一铜图案。第二导电屏蔽层可以包括选自由磷掺杂钴合金、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组中的金属。
还提供在催化金属层和第二层间绝缘层之间延伸的盖层。该盖层包括选自由磷掺杂钴合金、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组中的金属。
根据本发明另一实施例的集成电路装置包括半导体衬底和该半导体衬底上的第一层间绝缘层。该第一层间绝缘层在其中具有凹槽，并且在第一层间绝缘层中的该凹槽中形成铜图案。在该铜图案的上表面上提供导电屏蔽层。该导电屏蔽层包括选自由磷掺杂钴合金、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组中的金属。在导电屏蔽层上提供催化金属层，并在该催化金属层上提供导电盖层。该导电盖层具有与第一层间绝缘层的上表面共面的上表面。该盖层可以包括选自由磷掺杂钴合金、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组中的金属。在该第一层间绝缘层和盖层上还提供第二层间绝缘层。该第二层间绝缘层在其中具有与导电盖层中的开口对准的开口。提供多个通过第二层间绝缘层和导电盖层中的开口延伸的碳纳米管。这些碳纳米管与催化金属层相接触。可以提供铜镶嵌图案，该铜镶嵌图案在第二层间绝缘层中的凹槽内延伸并与该多个碳纳米管电耦合。
本发明的其他实施例包括形成集成电路装置的方法，该方法通过在衬底上形成其中具有凹槽的第一层间绝缘层并随后将该凹槽衬以第一导电屏蔽层而形成。该衬后的凹槽用图案化的铜层填充。接着对第一层间绝缘层选择性地回蚀刻以暴露第一导电屏蔽层的侧壁。在第一导电屏蔽层的暴露的侧壁上和图案化的铜层的上表面上镀敷第二导电屏蔽层，并在该第二导电屏蔽层上镀敷催化金属层。随后在该催化金属层上沉积第二层间绝缘层。接着在第二层间绝缘层中形成暴露一部分催化金属层的开口，该催化金属层与图案化的铜层反向延伸。第二层间绝缘层中的开口由多个碳纳米管填充，该碳纳米管通过催化金属层和第二导电屏蔽层与图案化的铜层电耦合。
本发明的进一步实施例包括形成集成电路装置的方法，该方法通过在半导体衬底上形成第一金属层，在该第一金属层上形成催化金属层并在该催化金属层上形成层间绝缘层。该催化金属层可以用无电镀敷技术形成。将该层间绝缘层图案化以在其中限定暴露催化金属层的上表面的开口。随后执行利用化学还原工艺从催化金属层去除氧的步骤。例如，通过将该层暴露给氢来从催化金属层去除氧，例如通过将该层暴露给含氢的等离子体。作为选择，通过在从约200℃到约400℃的范围内的温度下将该层暴露给含氢的气体来从催化金属层去除氧。还执行步骤以在图案化的层间绝缘层中的开口中形成多个碳纳米管。这些碳纳米管可以被铜镶嵌图案覆盖。
附图说明
图1A-1E是图解根据本发明的一些实施例的形成集成电路装置的方法的中间结构的截面视图。
图2A-2E是图解根据本发明的一些实施例的形成集成电路装置的方法的中间结构的截面视图。
图3A-3D是图解根据本发明的一些实施例的形成集成电路装置的方法的中间结构的截面视图。
图4A-4C是图解根据本发明的一些实施例的形成集成电路装置的方法的中间结构的截面视图。
具体实施方式
现在参考附图在这里更充分地描述本发明，其中示出了本发明的优选实施例。但是，本发明可以以多种不同的形式来实施，并且不应当被解释为局限于这里提出的实施例；相反，提供这些实施例是为了使公开更彻底和完全，并向本领域的技术人员充分传达本发明的范围。相同的附图标记始终表示相同的元件。
现在参考图1A-1E，形成其中包含电互连的集成电路装置的方法包括在半导体衬底100上形成第一层间绝缘层110，且随后在该第一层间绝缘层110中形成凹槽112(例如，沟槽图案)。可以通过利用掩模(未示出)有选择地蚀刻第一层间绝缘层110来形成此凹槽112。如图1A所示，可以直接在半导体衬底100的主表面上形成第一层间绝缘层110，但是，可以在半导体衬底100和第一层间绝缘层110之间形成另一个或另一些插入层或装置结构(未示出)。例如，第一层间绝缘层110可以由例如二氧化硅的电介质材料或例如SiCOH的低k电介质材料形成。
接着在凹槽112的底部和侧壁衬以第一导电屏蔽层122。根据本发明的一些实施例，此第一导电屏蔽层122可以形成为屏蔽金属层，其包含选自由磷掺杂钴合金、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组中的金属。采用例如铜镶嵌形成技术在凹槽112中还形成第一铜图案124，该技术包括使沉积的铜层平坦化一段充足的时间以限定第一铜图案124。平坦化铜层的步骤可以包括对该铜层进行化学-机械抛光。如图1A所示，第一导电屏蔽层122在第一铜图案124和第一层间绝缘层110之间延伸。屏蔽层122起抑制铜从第一铜图案124向外扩散到周围的第一层间绝缘层110的作用。屏蔽层122和第一铜图案124共同限定导电图案120。
现在参考图1B，接着在第一铜图案124的上表面上形成第二导电屏蔽层132。该第二导电屏蔽层132抑制铜从第一铜图案124向外扩散，该第二导电屏蔽层132例如可以利用无电镀敷技术有选择地形成在第一铜图案124上。第二导电屏蔽层132可以形成为屏蔽金属层，其包含选自由磷掺杂钴合金(例如，Co-W-P合金)、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组中的金属。例如，第二导电屏蔽层132可以形成为选自由Co-W-P、Co-Sn-P、Co-P、Co-B、Co-Sn-B、Co-W-B、Ni-W-P、Ni-Sn-P、Ni-P、Ni-B、Ni-Sn-B、Ni-W-B、Pd和In组成的组中的金属层。图1B还图解了利用例如无电镀敷技术在第二导电屏蔽层132上形成催化金属层134。根据本发明的一些实施例，催化金属层134可以包括选自由铁、镍和钴及其组合组成的组中的材料。
现在参考图1C-1D，在第一层间绝缘层110上形成第二层间绝缘层140，并随后将第二层间绝缘层140图案化以在其中限定开口142，该开口142暴露催化金属层134的上表面。例如，第二层间绝缘层140可以由例如二氧化硅的电介质材料或例如SiCOH的低k电介质材料形成。第二层间绝缘层140中的开口142的形成可以导致在催化金属层134上形成自然氧化物(未示出)，该氧化物会抑制随后在催化金属层134上形成碳纳米管。通过执行化学还原工艺可以去除此自然氧化物，该工艺包括在约200℃到约400℃的范围内的温度下将该第二层间绝缘层140暴露给氢气，或在约25℃到约450℃的范围内的温度下将该第二层间绝缘层140暴露给氢等离子体。
随后可以利用催化金属层134在开口142中形成多个碳纳米管144以提高开口142内的纳米管的形成速率。这些碳纳米管144可以用传统技术形成，例如化学气相沉积、等离子体增强化学气相沉积、原子层沉积和等离子体增强原子层沉积。如图所示，碳纳米管144通过催化金属层134和第二导电屏蔽层132电连接到第一铜图案124。如图1E所示，可以通过形成导电图案150来完成图1D所示的垂直互连结构，该导电图案150在第二层间绝缘层140上延伸并与多个碳纳米管144电接触。可以用作形成纳米管的催化金属功能的其他材料包括钨、钇、钯、铂和金。
现在参考图2A-2E，根据本发明其他实施例的形成电互连的方法包括在半导体衬底100上形成第一层间绝缘层110，随后通过利用掩模(未示出)有选择地蚀刻第一层间绝缘层110而在该第一层间绝缘层110中形成凹槽112(例如，沟槽图案)。如图2A所示，可以直接在半导体衬底100的主表面上形成第一层间绝缘层110，但是，可以在半导体衬底100和第一层间绝缘层110之间形成另一个或另一些插入层或结构(未示出)。例如，第一层间绝缘层110可以由例如二氧化硅的电介质材料或例如SiCOH的低k电介质材料形成。
接着在凹槽112的底部和侧壁衬以第一导电屏蔽层122。根据本发明的一些实施例，此第一导电屏蔽层122可以形成为屏蔽金属层，其包含选自由磷掺杂钴合金、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组中的金属。采用例如铜镶嵌形成技术在凹槽112中还形成第一铜图案124，该技术包括使沉积的铜层平坦化一段充足的时间以限定第一铜图案124。平坦化铜层的步骤可以包括对该铜层进行化学-机械抛光。如图2A所示，第一导电屏蔽层122在第一铜图案124和第一层间绝缘层110之间延伸。屏蔽层122起抑制铜从第一铜图案124向外扩散到周围的第一层间绝缘层110的作用。屏蔽层122和第一铜图案124共同限定导电图案120。
现在参考图2B，接着在第一铜图案124的上表面上形成第二导电屏蔽层132。该第二导电屏蔽层132抑制铜从第一铜图案124向外扩散，该第二导电屏蔽层132例如可以利用无电镀敷技术有选择地形成在第一铜图案124上。第二导电屏蔽层132可以形成为屏蔽金属层，其包含选自由磷掺杂钴合金(例如，Co-W-P合金)、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组中的金属。例如，第二导电屏蔽层132可以形成为选自由Co-W-P、Co-Sn-P、Co-P、Co-B、Co-Sn-B、Co-W-B、Ni-W-P、Ni-Sn-P、Ni-P、Ni-B、Ni-Sn-B、Ni-W-B、Pd和In组成的组中的金属层。图2B还图解了利用例如无电镀敷技术在第二导电屏蔽层132上形成催化金属层134。根据本发明的一些实施例，催化金属层134可以包括选自由铁、镍和钴及其组合组成的组中的材料，但是，也可以采用用作形成碳纳米管的催化金属功能的其他材料。
现在参考图2C-2D，在第一层间绝缘层110上形成第二层间绝缘层140。例如，第二层间绝缘层140可以由例如二氧化硅的电介质材料或例如SiCOH的低k电介质材料形成。随后可以利用传统技术有选择地将第二层间绝缘层140图案化以在其中限定凹槽143，并且还限定开口142(例如，通孔)，该开口142在整个第二层间绝缘层140中延伸且暴露催化金属层134的上表面。
随后可以利用催化金属层134在开口142中形成多个碳纳米管144以提高开口142(例如，通孔)内的纳米管的形成速率。这些碳纳米管144可以用传统技术形成，例如化学气相沉积、等离子体增强化学气相沉积、原子层沉积和等离子体增强原子层沉积。如图所示，这些碳纳米管144通过催化金属层134和第二导电屏蔽层132电连接到第一铜图案124。
现在参考图2E，可以沿凹槽143的底部和侧壁在凹槽143中沉积第三屏蔽金属层152并覆盖碳纳米管144。可以在第三屏蔽金属层152上形成铜图案154以产生与碳纳米管144电耦合的铜镶嵌结构150。此第三屏蔽金属层152可以包括如氮化钛、钽、氮化钽、钨和氮化钨的材料，但是，也可以采用其他屏蔽材料。
现在参考图3A-3D，根据本发明又一实施例的形成电互连的方法包括在半导体衬底100上形成第一层间绝缘层110，且随后通过利用掩模(未示出)有选择地蚀刻第一层间绝缘层110而在该第一层间绝缘层110中形成凹槽112(例如，沟槽图案)。如图3A所示，可以直接在半导体衬底100的主表面上形成第一层间绝缘层110，但是，可以在半导体衬底100和第一层间绝缘层110之间形成另一个或另一些插入层和/或结构(未示出)。例如，第一层间绝缘层110可以由例如二氧化硅的电介质材料或例如SiCOH的低k电介质材料形成。
接着在凹槽112的底部和侧壁衬以第一导电屏蔽层122。根据本发明的一些实施例，此第一导电屏蔽层122可以形成为屏蔽金属层，其包含选自由磷掺杂钴合金、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组中的金属。采用例如铜镶嵌形成技术在凹槽112中还形成第一铜图案124，该技术包括使铜层平坦化一段充足的时间以限定第一铜图案124。平坦化铜层的步骤可以包括对该铜层进行化学-机械抛光。如图3A所示，第一导电屏蔽层122在第一铜图案124和第一层间绝缘层110之间延伸。屏蔽层122起抑制铜从第一铜图案124向外扩散到周围的第一层间绝缘层110的作用。屏蔽层122和第一铜图案124共同限定导电图案120。
现在参考图3B，接着在第一铜图案124的上表面上形成第二导电屏蔽层132。该第二导电屏蔽层132抑制铜从第一铜图案124向外扩散，该第二导电屏蔽层132可以利用无电镀敷技术有选择地形成在第一铜图案124上。第二导电屏蔽层132可以形成为屏蔽金属层，其包含选自由磷掺杂钴合金(例如，Co-W-P合金)、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组中的金属。例如，第二导电屏蔽层132可以形成为选自由Co-W-P、Co-Sn-P、Co-P、Co-B、Co-Sn-B、Co-W-B、Ni-W-P、Ni-Sn-P、Ni-P、Ni-B、Ni-Sn-B、Ni-W-B、Pd和In组成的组中的金属层。图3B还图解了利用例如无电镀敷技术在第二导电屏蔽层132上形成催化金属层134。根据本发明的一些实施例，催化金属层134包括选自由铁、镍和钴及其组合组成的组中的材料，但是，也可以采用其他材料。图3B还图解了在催化金属层上形成导电盖层136。此盖层包括的材料被设置成抑制氧从随后形成的层间介电层向外扩散到催化金属层134，也抑制在随后的处理步骤期间可能出现在催化金属层134上的过蚀刻破坏。盖层136可以包含选自由磷掺杂钴合金(例如，Co-W-P合金)、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组中的金属，但是，也可以采用其他材料。
现在参考图3C-3D，在第一层间绝缘层110上形成第二层间绝缘层140。例如，第二层间绝缘层140可以由例如二氧化硅的电介质材料或例如SiCOH的低k电介质材料形成。随后可以利用传统技术有选择地将第二层间绝缘层140图案化以在其中限定开口142，该开口142在整个第二层间绝缘层140和导电盖层136中延伸并暴露催化金属层134。随后可以利用催化金属层134在开口142中形成多个碳纳米管144以提高在开口142(例如，通孔)中的纳米管的形成速率。这些碳纳米管144可以用传统技术形成，例如化学气相沉积、等离子体增强化学气相沉积、原子层沉积和等离子体增强原子层沉积。如图3D所示，这些碳纳米管144通过催化金属层134和第二导电屏蔽层132电连接到第一铜图案124。可以通过形成导电图案150来完成图3D所示的垂直互连结构，该导电图案150在第二层间绝缘层140上延伸并与多个碳纳米管144电接触。
现在参考图4A-4C，根据本发明其他实施例的形成电互连的方法包括在半导体衬底100上形成第一层间绝缘层110，且随后通过利用掩模(未示出)有选择地蚀刻第一层间绝缘层110而在该第一层间绝缘层110中形成凹槽112(例如，沟槽图案)。如图4A所示，可以直接在半导体衬底100的主表面上形成第一层间绝缘层110，但是，可以在半导体衬底100和第一层间绝缘层110之间形成另一个或另一些插入层和/或结构(未示出)。例如，第一层间绝缘层110可以由例如二氧化硅的电介质材料或例如SiCOH的低k电介质材料形成。
接着在凹槽112的底部和侧壁衬以第一导电屏蔽层122。根据本发明的一些实施例，此第一导电屏蔽层122可以形成为屏蔽金属层，其包含选自由磷掺杂钴合金、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组中的金属的屏蔽金属层。采用例如铜镶嵌形成技术在凹槽112中还形成第一铜图案124，该技术包括使铜层平坦化一段充足的时间以限定第一铜图案124。平坦化铜层的步骤可以包括对该铜层进行化学-机械抛光。
现在参考图4B，执行步骤以在一段充足的时间内选择地回蚀刻第一层间绝缘层110从而暴露第一导电屏蔽层122的上侧壁。如图所示，接着执行一系列镀敷层步骤(例如无电镀敷)以便：(i)在第一导电屏蔽层122的暴露的侧壁和第一铜图案124的上表面镀敷第二导电屏蔽层132’，以及(ii)在该第二导电屏蔽层132’上镀敷催化金属层134’。
现在参考图4C，可以横越半导体衬底100多次复制图4B所示的中间结构，以便产生位于第一层间绝缘层110内的并排的凹槽中的多个第一铜图案124。如图所示，接着在第一层间绝缘层110上沉积第二层间绝缘层140，并且在第二层间绝缘层140内形成多个开口142。如图所示，如果相邻的第一铜图案124充分靠近，那么当沉积第二层间绝缘层时，在第二层间绝缘层140内与第一层间绝缘层110的界面处可以方便地形成空洞146。例如，此空洞146的存在可以减小铜图案124附近的区域内的第二层间绝缘层140的有效介电常数，从而减小相邻铜图案124之间的寄生耦合电容。如图4C所示，接着可以执行以上参考图1D-1E所图解和描述的步骤，以在开口142内限定碳纳米管144和在该碳纳米管144上限定导电图案150。
在附图和说明书中，已经公开了本发明典型的优选实施例，虽然采用了特定的术语，但是它们仅被用于一般的和叙述的意义而不作为局限的目的，本发明的范围阐述在所附权利要求中。

Claims (28)

1、一种集成电路装置，包括：
其中具有第一金属的第一金属区域，位于集成电路衬底上；
第一导电屏蔽层，在所述第一金属区域的表面上，所述第一导电屏蔽层包括抑制所述第一金属从所述第一金属区域向外扩散的材料；
其中具有催化金属的第二金属区域，在所述第一导电屏蔽层上；
电绝缘层，在所述第二金属区域上，所述电绝缘层在其中具有暴露一部分所述第二金属区域的开口；和
多个碳纳米管，在所述开口中延伸，并且通过所述第二金属区域的暴露部分和所述第一导电屏蔽层电耦合到所述第一金属区域。
2、如权利要求1所述的装置，其中所述第一金属是铜；并且其中所述导电屏蔽层包括钴合金、镍合金、钯和铟及它们的组合中至少一种。
3、如权利要求2所述的装置，其中所述催化金属是选自由铁、镍、钴、钨、钇、钯和铂组成的组中的金属。
4、如权利要求1所述的装置，还包括在所述多个碳纳米管上的第二导电屏蔽层。
5、如权利要求4所述的装置，其中所述第二导电屏蔽层包括选自由钽、氮化钽、钨和氮化钨组成的组中的金属。
6、如权利要求5所述的装置，还包括在所述第二导电屏蔽层上的铜镶嵌图案。
7、如权利要求1所述的装置，还包括在所述第二金属区域和所述电绝缘层之间的导电盖层，所述导电盖层包括抑制氧从所述电绝缘层向外扩散到所述第二金属区域的材料。
8、如权利要求7所述的装置，其中所述导电盖层在其中具有与所述电绝缘层中的开口对准的开口。
9、如权利要求7所述的装置，其中所述导电盖层接触所述第二金属区域的上表面，并且包括选自由钴合金、镍合金、钯和铟及它们的组合组成的组中的金属。
10、如权利要求7所述的装置，其中所述导电盖层接触所述第二金属区域的上表面，并且包括选自由磷掺杂钴合金、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组中的金属。
11、一种集成电路装置，包括：
半导体衬底；
在所述半导体衬底上的第一层间绝缘层，所述第一层间绝缘层在其中具有凹槽；
第一铜图案，在所述第一层间绝缘层中的所述凹槽中；
衬于所述凹槽的底部和侧壁的第一导电屏蔽层，使得该第一导电屏蔽层在所述第一铜图案和第一层间绝缘层之间延伸，所述第一导电屏蔽层包括抑制铜从所述第一铜图案向外扩散的材料；
第二导电屏蔽层，在所述第一铜图案的上表面上，所述第二导电屏蔽层包括抑制铜从所述第一铜图案向外扩散的材料；
催化金属层，在所述第二导电屏蔽层上；
第二层间绝缘层，在所述催化金属层上，所述第二层间绝缘层在其中具有暴露一部分所述催化金属层的开口；和
多个碳纳米管，在该开口中延伸，并且通过所述催化金属层的该暴露部分和所述第二导电屏蔽层电耦合到所述第一铜图案。
12、如权利要求11所述的装置，其中所述第二导电屏蔽层包括选自由磷掺杂钴合金、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组中的金属。
13、如权利要求11所述的装置，还包括在所述催化金属层和所述第二层间绝缘层之间延伸的盖层。
14、如权利要求13所述的装置，其中所述盖层包括选自由磷掺杂钴合金、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组中的金属。
15、如权利要求11所述的装置，还包括所述催化金属层和所述第二层间绝缘层之间的盖层，所述盖层包括抑制氧从所述电绝缘层向外扩散到所述催化金属层的材料。
16、如权利要求12所述的装置，其中所述第一导电屏蔽层包括选自由磷掺杂钴合金、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组中的金属。
17、如权利要求16所述的装置，其中所述催化金属层包括铁、镍和钴及它们的组合中的至少一种。
18、一种集成电路装置，包括：
半导体衬底；
在所述半导体衬底上的第一层间绝缘层，所述第一层间绝缘层在其中具有凹槽；
铜图案，在所述第一层间绝缘层中的凹槽中；
导电屏蔽层，在所述铜图案的上表面上，所述导电屏蔽层包括选自由磷掺杂钴合金、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组中的金属；
催化金属层，在所述导电屏蔽层上；
导电盖层，在所述催化金属层上，所述导电盖层具有与所述第一层间绝缘层的上表面共面的上表面，并且包括选自由磷掺杂钴合金、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组中的金属；
第二层间绝缘层，在该第一层间绝缘层上，所述第二层间绝缘层在其中具有与所述导电盖层中的开口对准的开口；和
多个碳纳米管，通过所述第二层间绝缘层和所述导电盖层中的开口延伸，并且与所述催化金属层接触。
19、如权利要求18所述的装置，还包括在所述第二层间绝缘层中延伸并与所述多个碳纳米管电耦合的铜镶嵌图案。
20、一种形成集成电路装置的方法，包括：
在衬底上形成其中具有凹槽的第一层间绝缘层；
将所述凹槽衬以第一导电屏蔽层；
用图案化的铜层填充该被衬垫的凹槽；
选择性回蚀刻所述第一层间绝缘层以暴露所述第一导电屏蔽层的侧壁；
在所述第一导电屏蔽层的暴露的侧壁上和所述图案化的铜层的上表面上镀敷第二导电屏蔽层；
在所述第二导电屏蔽层上镀敷催化金属层；
在所述催化金属层上沉积第二层间绝缘层；
在所述第二层间绝缘层中形成开口以暴露与所述图案化的铜层反向延伸的所述催化金属层的一部分；以及
用多个碳纳米管填充所述第二层间绝缘层中的所述开口，该多个碳纳米管通过所述催化金属层和第二导电屏蔽层与所述图案化的铜层电耦合。
21、如权利要求20所述的方法，还包括利用化学还原工艺从所述催化金属层的暴露部分去除氧化物，该工艺包括将所述部分的催化金属层暴露于氢。
22、一种形成集成电路装置的方法，包括：
在半导体衬底上形成第一金属层；
在所述第一金属层上形成催化金属层；
在所述催化金属层上形成层间绝缘层；
将所述层间绝缘层图案化，以在其中限定出暴露所述催化金属层的上表面的开口；
利用化学还原工艺从所述催化金属层的暴露的上表面上去除氧化物，该工艺包括给所述暴露的上表面提供氢；并且随后
在所述图案化的层间绝缘层中的所述开口中形成多个碳纳米管。
23、如权利要求22所述的方法，其中所述去除步骤包括在从约200℃到约400℃的范围内的温度下将氢气提供给所述暴露的上表面。
24、如权利要求22所述的方法，其中所述的形成催化金属层包括利用无电镀敷技术形成催化金属层。
25、一种形成集成电路装置的方法，包括：
在半导体衬底上形成第一金属层；
在所述第一金属层上形成催化金属层；
在所述催化金属层上形成层间绝缘层；
将所述层间绝缘层图案化，以在其中限定出暴露所述催化金属层的上表面的开口；
利用化学还原工艺从所述催化金属层去除氧；并且随后
在所述图案化的层间绝缘层中的所述开口中形成多个碳纳米管。
26、如权利要求25所述的方法，其中所述去除步骤包括将所述催化金属层暴露于氢。
27、如权利要求25所述的方法，其中所述去除步骤包括将所述催化金属层暴露于包含氢的等离子体。
28、如权利要求25所述的方法，其中所述去除步骤包括在从约200℃到约400℃范围内的温度下将所述催化金属层暴露于包含氢的气体。
CNA2008101277887A 2007-01-12 2008-01-14 集成电路装置及其形成方法 Pending CN101304019A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR3836/07 2007-01-12
KR1020070003836A KR100881621B1 (ko) 2007-01-12 2007-01-12 반도체 장치 및 그 형성방법
US11/972,192 2008-01-10

Publications (1)

Publication Number Publication Date
CN101304019A true CN101304019A (zh) 2008-11-12

Family

ID=39821288

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101277887A Pending CN101304019A (zh) 2007-01-12 2008-01-14 集成电路装置及其形成方法

Country Status (3)

Country Link
US (1) US20080246148A1 (zh)
KR (1) KR100881621B1 (zh)
CN (1) CN101304019A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840746A (zh) * 2009-03-18 2010-09-22 伊顿公司 含纳米颗粒层的电界面
CN102044475A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
CN102130091A (zh) * 2010-12-17 2011-07-20 天津理工大学 一种用于集成电路芯片的复合通孔互连结构及其制备方法
US9397045B2 (en) 2014-10-16 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd Structure and formation method of damascene structure
CN108695238A (zh) * 2017-04-07 2018-10-23 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110400872A (zh) * 2018-04-24 2019-11-01 中芯国际集成电路制造（天津）有限公司 碳纳米管存储结构的制造方法及半导体器件的制造方法
CN110400871A (zh) * 2018-04-24 2019-11-01 中芯国际集成电路制造（天津）有限公司 碳纳米管存储结构的制造方法及半导体器件的制造方法
CN110635025A (zh) * 2018-06-25 2019-12-31 中芯国际集成电路制造(上海)有限公司 纳米管随机存储器及其形成方法
CN110797455A (zh) * 2018-08-02 2020-02-14 中芯国际集成电路制造(上海)有限公司 存储器件及其形成方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117591A (ja) * 2007-11-06 2009-05-28 Panasonic Corp 配線構造及びその形成方法
CN103187391B (zh) 2011-12-31 2016-01-06 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
KR101882753B1 (ko) * 2012-03-27 2018-07-30 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US8624396B2 (en) * 2012-06-14 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for low contact resistance carbon nanotube interconnect
US10727122B2 (en) 2014-12-08 2020-07-28 International Business Machines Corporation Self-aligned via interconnect structures

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342733B1 (en) * 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
US8696875B2 (en) * 1999-10-08 2014-04-15 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6803708B2 (en) * 2002-08-22 2004-10-12 Cdream Display Corporation Barrier metal layer for a carbon nanotube flat panel display
US20040182600A1 (en) * 2003-03-20 2004-09-23 Fujitsu Limited Method for growing carbon nanotubes, and electronic device having structure of ohmic connection to carbon element cylindrical structure body and production method thereof
KR100982419B1 (ko) * 2003-05-01 2010-09-15 삼성전자주식회사 탄소나노튜브를 이용한 반도체 소자의 배선 형성 방법 및이 방법에 의해 제조된 반도체 소자
EP1521301A1 (en) * 2003-09-30 2005-04-06 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Method of formation of airgaps around interconnecting line
KR20050051920A (ko) * 2003-11-28 2005-06-02 삼성전자주식회사 플립칩형 질화물계 발광소자 및 그 제조방법
US7135773B2 (en) 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
US7071100B2 (en) * 2004-02-27 2006-07-04 Kei-Wei Chen Method of forming barrier layer with reduced resistivity and improved reliability in copper damascene process
JP2006108210A (ja) * 2004-10-01 2006-04-20 Fujitsu Ltd 配線接続構造およびその形成方法
JP4167212B2 (ja) * 2004-10-05 2008-10-15 富士通株式会社 カーボンナノチューブ構造体、半導体装置、および半導体パッケージ
KR100652410B1 (ko) * 2005-05-07 2006-12-01 삼성전자주식회사 탄소나노튜브의 전기역학적 특성을 이용한 나노 반도체스위치소자 및 그의 제조방법과 탄소나노튜브의 전기역학적특성을 이용한 메모리소자 및 그의 구동방법
JP5009511B2 (ja) * 2005-06-06 2012-08-22 富士通株式会社 電気的接続構造、その製造方法および半導体集積回路装置
KR100771546B1 (ko) * 2006-06-29 2007-10-31 주식회사 하이닉스반도체 메모리 소자의 커패시터 및 형성 방법

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840746B (zh) * 2009-03-18 2015-06-03 伊顿公司 含纳米颗粒层的电界面
CN101840746A (zh) * 2009-03-18 2010-09-22 伊顿公司 含纳米颗粒层的电界面
CN102044475A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
CN102130091A (zh) * 2010-12-17 2011-07-20 天津理工大学 一种用于集成电路芯片的复合通孔互连结构及其制备方法
CN102130091B (zh) * 2010-12-17 2013-03-13 天津理工大学 一种用于集成电路芯片的复合通孔互连结构
US10475703B2 (en) 2014-10-16 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of damascene structure
US9397045B2 (en) 2014-10-16 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd Structure and formation method of damascene structure
TWI559447B (zh) * 2014-10-16 2016-11-21 台灣積體電路製造股份有限公司 半導體裝置與其形成方法
US9721836B2 (en) 2014-10-16 2017-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of damascene structure
US10847418B2 (en) 2014-10-16 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Formation method of damascene structure
CN108695238A (zh) * 2017-04-07 2018-10-23 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110400871A (zh) * 2018-04-24 2019-11-01 中芯国际集成电路制造（天津）有限公司 碳纳米管存储结构的制造方法及半导体器件的制造方法
CN110400872A (zh) * 2018-04-24 2019-11-01 中芯国际集成电路制造（天津）有限公司 碳纳米管存储结构的制造方法及半导体器件的制造方法
CN110400872B (zh) * 2018-04-24 2024-02-23 中芯国际集成电路制造（天津）有限公司 碳纳米管存储结构的制造方法及半导体器件的制造方法
CN110635025A (zh) * 2018-06-25 2019-12-31 中芯国际集成电路制造(上海)有限公司 纳米管随机存储器及其形成方法
CN110797455A (zh) * 2018-08-02 2020-02-14 中芯国际集成电路制造(上海)有限公司 存储器件及其形成方法
CN110797455B (zh) * 2018-08-02 2023-08-22 中芯国际集成电路制造(上海)有限公司 存储器件及其形成方法

Also Published As

Publication number Publication date
KR100881621B1 (ko) 2009-02-04
KR20080066410A (ko) 2008-07-16
US20080246148A1 (en) 2008-10-09

Similar Documents

Publication Publication Date Title
CN101304019A (zh) 集成电路装置及其形成方法
CN101506955B (zh) 用于金属互连的电介质间隔体及其形成方法
TWI406361B (zh) 於互連應用中形成可靠介層接觸之結構及方法
TWI423327B (zh) 降低後段製程配線結構之整體介電常數的處理整合系統
US6680514B1 (en) Contact capping local interconnect
US7259463B2 (en) Damascene interconnect structure with cap layer
US7309653B2 (en) Method of forming damascene filament wires and the structure so formed
US9293412B2 (en) Graphene and metal interconnects with reduced contact resistance
US8124524B2 (en) Methods of forming metal interconnection structures
US7105445B2 (en) Interconnect structures with encasing cap and methods of making thereof
US6887781B2 (en) Method for the formation of diffusion barrier
KR101577959B1 (ko) 보이드 형성을 방지하는 무전해 도금법을 이용한 전기 배선의 형성 방법
CN101438388A (zh) 用于金属互连的介电间隔件和形成该介电间隔件的方法
CN102171797A (zh) 用于改进的间隙填充、可靠性以及减小的电容的双金属互连
JP2009117591A (ja) 配線構造及びその形成方法
JP5089850B2 (ja) 半導体装置
US7436040B2 (en) Method and apparatus for diverting void diffusion in integrated circuit conductors
JP2008172250A (ja) カーボンナノチューブを有する電気配線構造及びその形成方法
JP2005347511A (ja) 半導体装置及びその製造方法
US20080067681A1 (en) Interconnection structure and manufacturing method thereof
CN114628320A (zh) 一种铜互连结构的制备方法
US20060180934A1 (en) Wiring structures for semiconductor devices
US20030219996A1 (en) Method of forming a sealing layer on a copper pattern
CN102468265A (zh) 连接插塞及其制作方法
KR20090034037A (ko) 반도체 소자의 금속배선 및 그의 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081112