JP2001319928A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JP2001319928A
JP2001319928A JP2000135041A JP2000135041A JP2001319928A JP 2001319928 A JP2001319928 A JP 2001319928A JP 2000135041 A JP2000135041 A JP 2000135041A JP 2000135041 A JP2000135041 A JP 2000135041A JP 2001319928 A JP2001319928 A JP 2001319928A
Authority
JP
Japan
Prior art keywords
film
wiring
insulating film
integrated circuit
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000135041A
Other languages
English (en)
Other versions
JP2001319928A5 (ja
Inventor
Tatsuyuki Saito
達之 齋藤
Tadashi Ohashi
直史 大橋
Toshinori Imai
俊則 今井
Junji Noguchi
純司 野口
Takeshi Tamaru
剛 田丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000135041A priority Critical patent/JP2001319928A/ja
Priority to TW090105990A priority patent/TW483105B/zh
Priority to KR1020010017834A priority patent/KR100779295B1/ko
Priority to US09/850,162 priority patent/US6818546B2/en
Publication of JP2001319928A publication Critical patent/JP2001319928A/ja
Priority to US10/970,024 priority patent/US7321171B2/en
Publication of JP2001319928A5 publication Critical patent/JP2001319928A5/ja
Priority to KR1020070077476A priority patent/KR100832177B1/ko
Priority to US11/872,295 priority patent/US7642652B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body

Abstract

(57)【要約】 【課題】 半導体集積回路装置の高速化を図り、また、
エレクトロマイグレーションやストレスマイグレーショ
ンの発生を抑え、配線寿命を長くする技術を提供する。 【解決手段】 半導体基板１上に形成された酸化シリコ
ン膜２３および窒化シリコン膜２２中の配線溝内を含む
酸化シリコン膜２３上にバリア層２６ａおよび銅膜２６
ｂを順次形成後、前記配線溝外部のバリア層２６ａおよ
び銅膜２６ｂを除去することによって配線２６を形成
し、配線２６上にタングステンを選択成長もしくは優先
成長させることにより、配線２６上にタングステン膜２
６ｃを形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置およびその製造技術に関するものであって、特に、絶
縁膜中に配線用の溝を形成後、導電膜を溝内部に埋め込
む、いわゆるダマシン法により形成される配線に適用し
て有効な技術に関するものである。
【０００２】
【従来の技術】近年、半導体集積回路装置における配線
の微細化および多層化に伴い、例えば、T.Saito et.al,
in Proceedings of International Interconnect Techn
ologyConference in 1998,pp.160-162等に、絶縁膜中に
配線用の溝を形成後、導電膜を溝内部に埋め込むことに
より配線を形成する、いわゆるダマシン技術が検討され
ている。
【０００３】なお、特開平８-２２２５６８号公報に
は、絶縁膜中に配線用の溝を形成し、ＣＶＤ法によりＴ
ｉＮ薄膜からなるバリア層を成膜し、さらに、このバリ
ア層上に銅薄膜を成膜した後、銅薄膜をエッチバック
し、さらに、ＴｉＮ薄膜から成る保護膜を形成後、エッ
チングすることにより銅薄膜配線上に保護膜を残存させ
る技術が記載されている。
【０００４】また、三菱電機技報pp333-336,1997には、
銅ダマシン配線上面にＴｉＷＮ等のバリア層を設けると
いう技術が記載されている。
【０００５】
【発明が解決しようとする課題】上記絶縁膜中に配線用
の溝を形成後、導電膜を溝内部に埋め込むことにより配
線を形成する、いわゆるダマシン技術による配線の形成
において、本発明者らは、以下に示すような問題を認識
した。
【０００６】例えば、上記導電膜には銅が用いられる
が、銅は、アルミニウムやタングステン等の金属と比較
して、絶縁膜である酸化シリコン膜中を拡散しやすいと
いう性質を有する。また、導電膜上に直接、酸化シリコ
ン膜を形成すると、接触部分の銅が酸化され配線抵抗が
上昇する。
【０００７】従って、配線を覆うバリア膜の検討が重要
となる。この配線を覆うバリア膜のうち、配線溝内部の
バリア膜としては、窒化チタン膜が検討されており、配
線上部を覆う被膜（キャップ膜）として窒化シリコン膜
が検討されている。
【０００８】しかしながら、配線上部を覆う窒化シリコ
ン膜によって銅の拡散や酸化を防止するためには、ある
程度の厚さの窒化シリコン膜の形成が必要となる。ま
た、窒化シリコン膜は、誘電率が高いことから配線のＲ
Ｃ時定数が大きくなり、装置の高速動作を妨げる。
【０００９】また、銅配線内あるいは銅表面での銅の拡
散によりエレクトロマイグレーションが生じ得るが、銅
の拡散のしやすさを本発明者らが検討した結果、銅−バ
リア膜界面と銅−窒化シリコン膜界面とでは、拡散の活
性化エネルギーが銅−バリア膜界面の方が大きい（すな
わち、銅が拡散しにくい）と推測された。従って、エレ
クトロマイグレーション寿命は、銅−窒化シリコン膜界
面での銅の拡散の活性化エネルギー値により律則される
ことになる。
【００１０】また、銅配線上に絶縁膜を介してさらに上
層の配線を形成する場合、絶縁膜中に形成されたプラグ
を介して銅配線と上層配線とが接続されるが、この場
合、銅配線上の窒化シリコン膜は、コンタクトを取るた
め除去されており、プラグ底面は下層配線の銅と直接に
接している。このため、プラグ底部から下層の銅配線へ
の電流パスにより電流が集中してエレクトロマイグレー
ションが生じやすい。さらに、プラグ直下において、エ
レクトロマイグレーションによりボイドが発生すると、
プラグと下層の銅配線との接触面積が小さくなり、加速
的に配線寿命が低下してしまう。
【００１１】また、上記プラグの形成に際し、コンタク
トホールを開孔するが、この際もしくはコンタクト特性
を向上させるためのコンタクトホール底部のエッチング
の際に、コンタクトホール底部の銅配線自身がスパッタ
エッチングされてしまうため、コンタクトホール側壁に
銅が付着してしまう。かかる銅は、前述した通り、絶縁
膜中に拡散しやすく、絶縁耐圧の低下やリーク電流の増
加をもたらす。
【００１２】また、上述の導電膜を配線溝内部に埋め込
むには、配線溝内部を含む絶縁膜上に、例えば銅膜を形
成し、溝外部の余分な銅膜を化学機械的研磨（ＣＭＰ：
Chemical Mechanical Polishing）により除去する。こ
の際、銅配線上部には、窪みが生じたり種々の欠陥が生
じる。次いで、銅配線上に窒化シリコン膜を形成する
と、上記欠陥部にボイドが生じ、このボイドがエレクト
ロマイグレーションの起点と成り得る。
【００１３】さらに、下層の銅配線に対して上述のコン
タクトホール用のマスクがずれた場合、下層配線の側部
に微細な窪みが生じ得る。このような微細な窪み内に
は、プラグを埋め込むことが困難で、上述の場合と同様
にボイドとなり、エレクトロマイグレーションの起点と
成り得る。さらに、この場合は、プラグと下層配線との
接触面積がマスクずれにより少なくなっているため、か
かる接触部界面に前述のボイドが移動した場合、プラグ
と下層配線の接続を確保できず接続不良となる。
【００１４】本発明の目的は、配線上にキャップ導電性
膜を形成することにより、半導体集積回路装置の高速化
を図ることである。
【００１５】また、本発明の他の目的は、エレクトロマ
イグレーションやストレスマイグレーションの発生を抑
え、配線寿命を長くすることである。
【００１６】また、本発明の他の目的は、コンタクトホ
ール底部エッチングの際に、下地である銅配線が直接ス
パッタされることを防止し、絶縁耐圧の向上や、リーク
電流の低減を図ることである。
【００１７】また、本発明の他の目的は、コンタクトホ
ールが配線に対してずれた場合であっても、コンタクト
不良を低減することである。
【００１８】本発明の前記目的と新規な特徴は、本明細
書の記述および添付図面から明らかになるであろう。
【００１９】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００２０】本発明の半導体集積回路装置の製造方法
は、配線溝内にバリア層および導電性膜を順次形成後、
配線溝外部のバリア層および導電性膜を除去することに
よって配線を形成した後、配線上にキャップ導電性膜を
選択成長もしくは優先成長させることにより、配線上に
キャップ導電性膜を形成するものである。
【００２１】このように、配線上にキャップ導電性膜を
選択成長もしくは優先成長させることにより、容易にキ
ャップ導電性膜を形成することができ、半導体集積回路
装置の高速化を図ることができる。また、エレクトロマ
イグレーションやストレスマイグレーションの発生を抑
え、配線寿命を長くすることができる。さらに、配線上
に形成されるコンタクトホール底部エッチングの際に、
下地である配線が直接スパッタされることを防止でき、
絶縁耐圧の向上や、リーク電流の低減を図ることができ
る。また、このコンタクトホールが配線に対してずれた
場合であっても、コンタクトを維持でき、コンタクト不
良を低減することができる。
【００２２】なお、前記配線には、例えば、銅、銀、ア
ルミニウムもしくはこれらの金属を主成分とする合金か
ら成る配線が用いられ、また、前記キャップ導電性膜に
は、例えば、Ｗ膜が用いられる。このキャップ導電性膜
には、ＷＮ、ＴｉＮ、Ｔａ，ＴａＮもしくはＮｉ膜を用
いることもできる。さらに、このキャップ導電性膜は、
１Ｔｏｒｒ（１×１．３３３２２×１０2Ｐａ）以下の
圧力下で形成することができる。
【００２３】また、前記キャップ導電性膜上の絶縁膜
を、ＴＥＯＳ膜もしくは炭素を含むシリコン系絶縁膜と
これらの膜より誘電率の低い膜との積層膜とすることも
できる。また、前記キャップ導電性膜上の絶縁膜を、導
電性膜を構成する導電体材料の拡散を防止する拡散防止
絶縁膜と低誘電絶縁膜とすることもできる。この拡散防
止絶縁膜には、例えば、窒化シリコン膜、ＰＳＧ膜もし
くは炭化シリコン膜等が用いられる。また、低誘電絶縁
膜には、例えば、ＴＥＯＳ膜もしくはＳｉＯＦ膜等が用
いられる。
【００２４】さらに、前記キャップ導電性膜形成前に、
基板表面をフッ化水素（ＨＦ）を含む溶液で洗浄するこ
ともできる。また、前記キャップ導電性膜形成前に、基
板表面を水素処理することもできる。また、前記キャッ
プ導電性膜形成後に、基板表面をフッ化水素（ＨＦ）も
しくは過酸化水素（Ｈ2Ｏ2）を含む溶液で洗浄すること
もできる。
【００２５】これらの処理により信頼性の高いキャップ
導電性膜を形成することができる。
【００２６】また、本発明の半導体集積回路装置は、配
線溝側壁および底部に形成されたバリア層と、バリア層
上に形成された導電性膜と、導電性膜上に形成されたキ
ャップ導電性膜とを有するものである。
【００２７】このように、導電性膜（配線）上にキャッ
プ導電性膜を形成することにより、半導体集積回路装置
の高速化を図ることができる。また、エレクトロマイグ
レーションやストレスマイグレーションの発生を抑え、
配線寿命を長くすることができる。さらに、配線上に形
成されるコンタクトホール底部エッチングの際に、下地
である配線が直接スパッタされることを防止でき、絶縁
耐圧の向上や、リーク電流の低減を図ることができる。
また、このコンタクトホールが配線に対してずれた場合
であっても、コンタクトを維持でき、コンタクト不良を
低減することができる。
【００２８】なお、前記配線には、例えば、銅、銀、ア
ルミニウムもしくはこれらの金属を主成分とする合金か
ら成る配線が用いられ、また、前記キャップ導電性膜に
は、例えば、Ｗ膜が用いられる。このキャップ導電性膜
には、ＷＮ、ＴｉＮ、Ｔａ，ＴａＮもしくはＮｉ膜を用
いることもできる。さらに、このキャップ導電性膜は、
選択成長もしくは優先成長により形成された膜であって
も良く、また、１Ｔｏｒｒ（１×１．３３３２２×１０
2Ｐａ）以下の圧力下で形成された膜であっても良い。
また、このキャップ導電性膜の膜厚は、同一配線内で均
一であり、また、配線幅にかかわらず均一とすることが
できる。さらに、このキャップ導電性膜の膜厚のばらつ
きを５０％以下とすることができる。また、このキャッ
プ導電性膜の膜厚を、配線溝底部のバリア層より薄くす
ることができる。また、このキャップ導電性膜の膜厚
は、例えば２〜２０ｎｍである。
【００２９】また、前記キャップ導電性膜上の絶縁膜
を、ＴＥＯＳ膜もしくは炭素を含むシリコン系絶縁膜と
これらの膜より誘電率の低い膜との積層膜とすることも
できる。また、前記キャップ導電性膜上の絶縁膜を、導
電性膜を構成する導電体材料の拡散を防止する拡散防止
絶縁膜と低誘電絶縁膜とすることもできる。この拡散防
止絶縁膜には、例えば、窒化シリコン膜、ＰＳＧ膜もし
くは炭化シリコン膜等が用いられる。また、低誘電絶縁
膜には、例えば、ＴＥＯＳ膜もしくはＳｉＯＦ膜等が用
いられる。
【００３０】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。
【００３１】（実施の形態１）図１から図１１は、本発
明の実施の形態１である半導体集積回路装置の製造方法
を工程順に示した断面図である。
【００３２】まず、図１（ａ）に示すように、例えばｐ
型の単結晶シリコンからなる半導体基板１を用意し、半
導体基板１の主面に素子分離領域２を形成する。素子分
離領域２を形成するには、まず素子分離領域の半導体基
板１をエッチングして深さ３５０nm程度の溝を形成した
後、半導体基板１を約８５０℃〜１０００℃で熱酸化す
ることによって、この溝の内壁に膜厚１０nm程度の薄い
酸化シリコン膜（図示せず）を形成する。次に、溝の内
部を含む半導体基板１上にＣＶＤ法で膜厚４５０〜５０
０nm程度の酸化シリコン膜を堆積し、溝外部の酸化シリ
コン膜をＣＭＰにより除去することによって、その表面
を平坦化する。
【００３３】次に、半導体基板１にｐ型不純物（例えば
ホウ素）およびｎ型不純物（例えばリン）をイオン打込
みした後、半導体基板１を約９５０℃で熱処理し、上記
不純物を拡散させることによって、ｐ型ウエル３および
ｎ型ウエル４を形成する。
【００３４】その後、図１（ｂ）に示すように、フッ酸
を用いたウェットエッチングで半導体基板１の表面を洗
浄し、続いて半導体基板１を約８００〜８５０℃で熱酸
化することによって、その表面に膜厚７nm程度の清浄な
ゲート酸化膜５を形成する。
【００３５】次に、多結晶シリコン膜６を形成し、エッ
チングすることにより図２（ａ）に示すように、ゲート
電極７を形成する。この際、ｐウエル３上の多結晶シリ
コン６中にｎ型不純物（例えばリン）を注入し、また、
ｎウエル４上の多結晶シリコン６中にｐ型不純物（例え
ばホウ素）を注入しすることにより、ｎチャネル型ＭＩ
ＳＦＥＴのゲート電極をｎ型と、ｐチャネル型ＭＩＳＦ
ＥＴのゲート電極をｐ型とした、いわゆるデュアルゲー
ト構造とすることも可能である。デュアルゲート構造を
採用することにより、ＭＩＳＦＥＴの閾値（Ｖｔｈ）を
下げることができ、低電圧でＭＩＳＦＥＴを駆動するこ
とが可能となる。
【００３６】次に、図２（ｂ）に示すように、ｐ型ウエ
ル３上のゲート電極７の両側の半導体基板１にｎ型不純
物（リンまたはヒ素）をイオン打込みしてｎ型半導体領
域８（ソース、ドレイン）を形成する。また、ｎ型ウエ
ル４上のゲート電極７の両側の半導体基板１にｐ型不純
物（例えばホウ素）をイオン打込みしてｐ型半導体領域
９（ソース、ドレイン）を形成する。
【００３７】次いで、サイドウォール１０をゲート電極
７の側壁に形成する。サイドウォール１０は、例えば、
半導体基板１上にＣＶＤ法で膜厚５０〜１００nm程度の
窒化シリコン膜を堆積した後、この窒化シリコン膜を異
方的にエッチングすることにより形成する。
【００３８】次いで、ゲート電極７およびサイドウォー
ル１０をマスクに、ｐ型ウエル３には、ｎ型不純物（リ
ンまたはヒ素）をイオン打ち込みすることによってｎ+
型半導体領域１１（ソース、ドレイン）を形成し、ｎ型
ウエル４には、ｐ型不純物（ホウ素）をイオン打ち込み
することによってｐ+型半導体領域１２（ソース、ドレ
イン）を形成する。ここまでの工程で、ＬＤＤ(Lightly
Doped Drain)構造のソース、ドレインを備えたｎチャ
ネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥ
ＴＱｐが形成される。
【００３９】次に、図３（ａ）に示すように、広い素子
分離領域２上に抵抗素子を形成する。この抵抗素子は、
素子分離領域２上の導体膜Ｒ、導体膜Ｒを覆う絶縁膜１
３および絶縁膜１３上の引き出し電極１４からなり、次
のごとく形成する。例えば半導体基板１の全面に不純物
の導入量の少ない多結晶シリコン等の導体膜を堆積し、
これをパターニングすることにより導体膜Ｒを形成す
る。この導体膜Ｒには、多結晶シリコン膜等の半導体膜
の他、タングステン等の金属膜を用いることもできる。
【００４０】次いで、導体膜Ｒ上にＣＶＤ法（Chemical
Vapor Deposition）もしくはスパッタ法により、酸化
シリコン膜あるいは窒化シリコン膜等から成る絶縁膜１
３を堆積する。
【００４１】さらに、上記絶縁膜１３の一部をエッチン
グすることにより接続孔を形成し、この接続孔内を含む
絶縁膜１３上に多結晶シリコン膜をＣＶＤ法により堆積
した後、接続孔上部に残存するようパターニングするこ
とにより引き出し電極１４を形成する。
【００４２】次に、半導体基板１の全面にチタン等の高
融点金属膜（図示せず）を形成する。かかる膜には、チ
タンの他、タングステン、コバルト等の金属を用いるこ
ともできる。
【００４３】次に、図３（ｂ）に示すように、半導体基
板１にＲＴＡ（Rapid Thermal Anneal）法を用いた熱処
理を施すことにより、高融点金属膜とゲート電極７、引
き出し電極１４および半導体基板１との接触部に、シリ
サイド層１６を形成する。その後、未反応の高融点金属
膜を除去する。これらシリサイド層１６を形成すること
により、シリサイド層１６と、後述するその上部に形成
されるプラグ２１等との接続抵抗を低減することがで
き、また、ゲート電極７やｎ+型半導体領域１１もしく
はｐ+型半導体領域１２自身のシート抵抗を低減するこ
とができる。
【００４４】次に、図４（ａ）に示すように、ＣＶＤ法
により酸化シリコン膜を堆積することにより、層間絶縁
膜１８を形成する。この層間絶縁膜１８として、ＰＳＧ
（Phosphor Silicate Glass）膜もしくはＳＯＧ（Spin
On Glass）膜を使用してもよい。また、この層間絶縁膜
１８の表面をＣＭＰにより平坦化してもよい。
【００４５】次に、図４（ｂ）に示すように、ｎ+型半
導体領域１１もしくはｐ+型半導体領域１２上および抵
抗素子Ｒを構成するシリサイド層１６上の層間絶縁膜１
８をエッチングにより除去することによりコンタクトホ
ール２０を形成する。
【００４６】次に、図５（ａ）に示すように、コンタク
トホール２０内を含む層間絶縁膜１８上に、ＣＶＤ法に
より窒化チタン膜（図示せず）を形成した後、ＣＶＤ法
によりタングステン（Ｗ）膜（請求項３の第１の導電性
膜）を形成する。次いで、コンタクトホール２０以外の
窒化チタン膜（ＴｉＮ）およびタングステン膜をＣＭＰ
により除去し、プラグ２１を形成する。なお、前記窒化
チタン膜は、スパッタ法により形成してもよい。また、
この窒化チタン膜は、チタンと窒化チタンとの積層膜と
することもできる。
【００４７】次に、図５（ｂ）に示すように、層間絶縁
膜１８およびプラグ２１上に、窒化シリコン膜２２を形
成し、次いで、酸化シリコン膜２３をＣＶＤ法により堆
積する。
【００４８】次いで、図６（ａ）に示すように、第１層
配線形成予定領域上の酸化シリコン膜２３をエッチング
により除去し、さらに、このエッチングにより露出した
窒化シリコン膜２２をエッチングすることにより配線溝
２５を形成する。従って、酸化シリコン膜２３のエッチ
ングは、窒化シリコン膜２２がエッチングされ難く、酸
化シリコン膜２３がエッチングされ易い条件で行う。次
いで、窒化シリコン膜２２がエッチングされ易い条件で
エッチングを行う。このように、窒化シリコン膜２２
は、エッチングストッパーとして利用されるが、エッチ
ング量を時間等で制御可能な場合は、窒化シリコン膜２
２を形成せず、酸化シリコン膜１８上に酸化シリコン膜
２３を直接形成してもよい。
【００４９】次に、図６（ｂ）に示すように、配線溝２
５内を含む酸化シリコン膜２３上に窒化チタンからなる
バリア層２６ａをスパッタ法もしくはＣＶＤ法により堆
積し、次いで、バリア層２６ａ上に、銅膜２６ｂ（請求
項１、１８および１９の導電性膜、請求項２の第１の導
電性膜、請求項３の第２の導電性膜）をスパッタ法によ
り形成する。この際、ターゲットとウエハ間距離は３０
０ｍｍ、成膜圧力は０．２ｍＴｏｒｒ（０．２×１．３
３３２２×１０-1Ｐａ）以下、成膜初期温度は２０℃で
最終到達温度は３００℃の条件で、平坦部で厚さ０．４
μｍの銅膜を形成する。次いで、還元雰囲気中でアニー
ル、例えば、１５Ｔｏｒｒ（１５×１．３３３２２×１
０2Ｐａ）、４３０℃の水素雰囲気中で２分間処理を行
う。この処理は、銅膜表面の酸化層を還元し、かつ、銅
膜を流動化させることにより、配線溝内への銅の埋めこ
み特性を向上させるために行う。なお、銅膜を電解メッ
キ法により形成することもできる。その場合は、スパッ
タ法により薄い銅膜を形成した後、かかる膜をシード膜
としメッキ膜を成長させることも可能である。また、バ
リア層２６ａは、窒化チタンのみならず、タンタル（Ｔ
ａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）も
しくは窒化タングステン（ＷＮ）等の単層膜を用いるこ
ともできる。また、チタン膜上に窒化チタン膜を形成
し、さらにチタン膜を形成した３層の積層膜（Ｔｉ／Ｔ
ｉＮ／Ｔｉ）の他、Ｔｉ／ＴｉＮ、Ｔａ／ＴａＮ／Ｔ
ａ、Ｔａ／ＴａＮ等の積層膜を用いることもできる。
【００５０】次に、図７（ａ）に示すように、配線溝２
５外部の銅膜２６ｂおよび窒化チタン膜２６ａをＣＭＰ
により除去して配線２６を形成する。
【００５１】次いで、配線２６上にタングステンを選択
成長もしくは優先成長させることにより、配線２６（銅
膜２６ｂ）上に２〜２０ｎｍ程度のタングステン膜２６
ｃ（請求項のキャップ導電性膜）を形成する。タングス
テン膜２６ｃは、例えば、０．３Ｔｏｒｒ（０．３×
１．３３３２２×１０2Ｐａ）、設定温度４６０℃で、
６フッ化タングステン（ＷＦ6）流量５ｓｃｃ、水素
（Ｈ2）流量５００ｓｃｃの条件下で、１．５分間処理
を行うことにより形成する。
【００５２】かかる処理により、配線２６上にのみにタ
ングステンが選択的に成長もしくは、酸化シリコン膜１
８上に比べ配線２６上にタングステンが優先的に成長す
る。
【００５３】なお、この選択成長もしくは優先成長は、
ＣＶＤ法もしくはメッキ法により達成することができ、
ＣＶＤ法により成膜する場合は、成膜圧力２Ｔｏｒｒ
（２×１．３３３２２×１０2Ｐａ）以下、温度２５０
℃、６フッ化タングステン（ＷＦ6）と水素（Ｈ2）の流
量比ＷＦ6／Ｈ2が１／５０以下の条件で成膜することが
できる。
【００５４】また、タングステンの他、ＴｉＮ、Ｔａ、
ＴａＮ、ＷＮ若しくはＮｉ膜等も配線２６上のキャップ
導電性膜として使用できる。ここで、タングステンの抵
抗が５〜２０μΩ・ｃｍとＴｉＮのそれ８０〜１５０μ
Ω・ｃｍより小さいことからタングステン膜を用いるこ
とにより低抵抗で良好なコンタクトを図ることができ
る。
【００５５】このように、本実施の形態によれば、配線
２６上にタングステンを選択成長もしくは優先成長によ
り形成したので、配線２６の上面が直接窒化シリコン膜
や酸化シリコン膜等の絶縁膜と接触することがなく、同
じ金属であるタングステン膜２６ｃと接触するためエレ
クトロマイグレーションを低減することができる。これ
は、前述した通り、銅とバリア膜界面と銅と窒化シリコ
ン膜界面とでは、拡散の活性化エネルギーが銅とバリア
膜界面の方が大きい（すなわち、銅が拡散しにくい）た
めと推測される。この結果、配線寿命を向上させること
ができる。
【００５６】また、配線２６の側面および底面はバリア
層２６ａで、その上面はタングステン膜２６ｃで覆わ
れ、配線２６の周囲がすべて硬い金属で覆われることと
なるためストレスマイグレーションによる配線欠け等を
も防止することができる。この結果、配線寿命を向上さ
せることができる。
【００５７】また、配線溝２５内に銅膜２６ｂを埋め込
む際の埋めこみ不良や、配線２６形成時のＣＭＰやその
後の熱処理によって配線２６表面に、欠け、収縮もしく
はスクラッチ等が生じた場合であっても（図２２
（ａ））、配線２６表面にタングステン膜２６ｃが形成
されることにより、欠け等の欠陥部を被覆することとな
り、欠陥の修復を行うことができる（図２２（ｂ））。
なお、図２２（ａ）は、配線２６上に欠陥が生じた場合
を模式的に現した図であり、図２２（ｂ）は、（ａ）に
示す配線２６上に、前述のタングステン膜を選択成長も
しくは優先成長させた後の模式図である。
【００５８】特に、上述したように、膜厚２〜２０ｎｍ
程度のタングステンの成長は、比較的低圧（１Ｔｏｒｒ
（１×１．３３３２２×１０2Ｐａ）以下）で行うこと
が可能であるため、配線２６表面の被覆性が良く、小さ
な欠陥をも修復することができる。
【００５９】さらに、これら欠陥はボイドの原因とな
り、かかるボイドを起点としエレクトロマイグレーショ
ンが誘発されるため、欠陥を修復することによりエレク
トロマイグレーションを低減することができる。この結
果、配線寿命を向上させることができる。
【００６０】次に、図８（ａ）に示すように、酸化シリ
コン膜２３および配線２６（タングステン膜２６ｃ）上
に、窒化シリコン膜２８を形成し、次いで、酸化シリコ
ン膜２９をＣＶＤ法により堆積する。
【００６１】次いで、配線２６のコンタクト領域上の酸
化シリコン膜２９をエッチングにより除去し、さらに、
このエッチングにより露出した窒化シリコン膜２８をエ
ッチングすることによりコンタクトホール３０を形成す
る。従って、酸化シリコン膜２９のエッチングは、窒化
シリコン膜２８がエッチングされ難く、酸化シリコン膜
２９がエッチングされ易い条件で行う。次いで、窒化シ
リコン膜２８がエッチングされ易い条件でエッチングを
行う。このように、窒化シリコン膜２８は、エッチング
ストッパーとして利用されるが、エッチング量を時間等
で制御可能な場合は、窒化シリコン膜２８を形成せず、
酸化シリコン膜２３および配線２６上に酸化シリコン膜
２９を直接形成してもよい。なお、窒化シリコン膜を用
いない場合は、配線間容量を低減することができ、回路
動作の高速化を図ることができる。
【００６２】ここで、コンタクトホール３０形成の際も
しくは後述するコンタクトホール３０の底面のエッチン
グの際、下層の配線２６は、その表面が固いタングステ
ン膜２６ｃで覆われているため、スパッタエッチングの
際の銅の飛散を防止することができる。即ち、タングス
テン膜２６ｃが形成されない場合は、図２３（ａ）に示
すように、配線表面がエッチングされ、飛散した銅がコ
ンタクトホール３０側壁に付着する。これに対し、下層
の配線２６の表面が固いタングステン膜２６ｃで覆われ
ている本実施の形態の場合は、図２３（ｂ）に示すよう
に、銅の飛散を防止することができる。従って、後述す
るバリア層の下部に銅の汚染層が形成されることがな
く、酸化シリコン膜（絶縁膜）への銅汚染を防止するこ
とができる。
【００６３】また、選択成長もしくは優先成長を利用す
ることにより、配線２６（銅膜２６ｃ）表面に容易にタ
ングステン膜２６ｃを形成することができる。また、こ
のような選択成長もしくは優先成長によれば配線表面に
比較的均一なタングステン膜２６ｃを形成することがで
きる。例えば、配線幅の異なる複数の配線を形成するよ
うな場合であっても、配線幅によらずに比較的均一なタ
ングステン膜を形成することができる。また、同一配線
内においても、その端部や中央部における膜厚を比較的
均一（ばらつき５０％以下）にすることができる。ま
た、選択成長もしくは優先成長によれば配線２６表面の
タングステン膜２６ｃを、配線側壁および底部を覆うバ
リア層２６ａ（特にその底部の膜厚）より薄く形成する
ことができ、上層配線との間で良好なコンタクト特性を
得ることができる。
【００６４】また、従来検討されていた配線２６表面の
窒化シリコン膜を、タングステン膜とすることができる
ため、誘電率が高く、高速動作の妨げとなっていた銅の
拡散防止用の窒化シリコン膜の使用量を低減もしくは廃
止することができ、装置の高速動作を図ることができ
る。
【００６５】また、後述するプラグ３０直下にボイドが
発生しコンタクト領域を覆った場合においても、図２４
（ｂ）に示すように、タングステン膜２６ｃが電流パス
となりコンタクトを図ることができる。なお、従来検討
されていた窒化シリコン膜を配線２６表面に形成した場
合には図２４（ａ）に示すように、発生したボイドによ
りコンタクトが阻害される。
【００６６】図２９は、銅膜のＣＭＰ後：Ａ、タングス
テン膜形成後：Ｂおよび酸化シリコン膜形成後：Ｃの配
線抵抗を示す図である。なお、この場合、配線上に直接
酸化シリコン膜を形成しており、窒化シリコン膜は使用
していない。２種の配線（０．４μｍ幅（○、●）およ
び０．８μｍ幅（□、■））に対し、配線上にタングス
テン膜を形成した場合（●、■）と、形成しなかった場
合（○、□）とにおいて、タングステン膜形成の前後の
状態について配線抵抗を測定した。この場合の配線抵抗
とは、深さ０．４μｍ、長さ１ｍｍにパターニングされ
た配線の抵抗をいう。図２９に示すように、タングステ
ン膜を形成した場合（●、■）においては、タングステ
ン膜形成後に酸化シリコン膜を形成しても配線抵抗は、
ほとんど変化しなっかた（●：１４０Ω、■６５Ω）の
に対し、タングステン膜を形成せず（○、□）、配線上
に直接酸化シリコン膜を形成した場合には、配線抵抗が
極端に上昇した（○：１４０から４００Ω、□：６５か
ら１８０Ω）。
【００６７】これは、配線と酸化シリコンの接触部にお
いて配線（銅膜２６ｃ）が酸化されたことが原因と考え
られる。このように、タングステン膜２６ｃを形成する
ことにより、配線２６表面の酸化を防止することがで
き、配線抵抗の上昇を低減することができる。
【００６８】次に、図８（ｂ）に示すようにコンタクト
ホール３０内に、プラグ３１を形成する。このプラグ３
１の形成前に、良好なコンタクト特性を得るため、コン
タクトホール３０の底面をエッチングする。
【００６９】なお、このエッチングもしくは前述のコン
タクトホール３０の開孔の際のエッチングによって、コ
ンタクトホール３０底面のタングステン膜２６ｃもエッ
チングされる。また、これらのエッチングによってコン
タクトホール底面のタングステン膜２６ｃが消失しても
かまわなし、別途、コンタクトホール底面のタングステ
ン膜２６ｃのエッチングを行ってもよい。
【００７０】前記プラグ３１は次のように形成する。ま
ず、コンタクトホール３０内を含む酸化シリコン膜２９
上に、ＣＶＤ法もしくはスパッタ法により窒化チタン膜
３１ａを形成した後、ＣＶＤ法によりタングステン膜３
１ｂを形成する。次いで、コンタクトホール３０外部の
窒化チタン膜３１ａおよびタングステン膜３１ｂをＣＭ
Ｐにより除去し、プラグ３１を形成する。なお、配線２
６と同様に、窒化チタン膜３１ａ上に、銅膜をスッパタ
法もしくはメッキ法により形成し、銅プラグ３１として
も良い。この場合、窒化チタン膜３１ａに変えて、例え
ば、タンタル、窒化タンタル、タングステンもしくは窒
化タングステン等の単層膜や、チタン膜上に窒化チタン
膜を形成し、さらにチタン膜を形成した３層の積層膜
（Ｔｉ／ＴｉＮ／Ｔｉ）の他、Ｔｉ／ＴｉＮ、Ｔａ／Ｔ
ａＮ／Ｔａ、Ｔａ／ＴａＮ等の積層膜を用いても良い。
【００７１】次に、図９に示すように、配線２６の場合
と同様に、配線３５を形成する。まず、酸化シリコン膜
２９およびプラグ３１上に、窒化シリコン膜３２を形成
し、次いで、酸化シリコン膜３３をＣＶＤ法により堆積
する。
【００７２】次いで、配線溝２５の場合と同様に、第２
層配線形成予定領域上の酸化シリコン膜３３をエッチン
グにより除去し、さらに、このエッチングにより露出し
た窒化シリコン膜３２をエッチングすることにより配線
溝３４を形成する。
【００７３】次に、配線溝３４内を含む酸化シリコン膜
３３上に窒化チタンからなるバリア層３５ａをスパッタ
法もしくはＣＶＤ法により堆積し、次いで、バリア層３
５ａ上に、銅膜３５ｂをスパッタ法により形成する。こ
の際の成膜条件は、銅膜２６ｂの場合と同じである。
【００７４】次に、配線溝３４外部の銅膜３５ｂおよび
バリア層３５ａをＣＭＰにより除去して配線３５を形成
する。
【００７５】次いで、配線３５（銅膜３５ｂ）上にタン
グステンを選択成長もしくは優先成長させることにより
配線３５上にタングステン膜３５ｃを選択的もしくは優
先的に形成する。この際の成膜条件は、配線２６上のタ
ングステン膜２６ｃの場合と同じである。
【００７６】次に、図１０に示すように、酸化シリコン
膜３３および配線３５（タングステン膜３５ｃ）上に、
窒化シリコン膜３６を形成し、次いで、酸化シリコン膜
３７をＣＶＤ法により堆積する。
【００７７】次いで、コンタクトホール３０と同様に、
配線３５のコンタクト領域上の酸化シリコン膜３７をエ
ッチングにより除去し、さらに、このエッチングにより
露出した窒化シリコン膜３６をエッチングすることによ
りコンタクトホール３８を形成する。
【００７８】次に、プラグ３１と同様に、コンタクトホ
ール３８内を含む酸化シリコン膜３７上に、スパッタ法
もしくはＣＶＤ法により窒化チタン膜３９ａを形成し
後、ＣＶＤ法によりタングステン膜３９ｂを形成する。
次いで、コンタクトホール３８以外の窒化チタン膜３９
ａおよびタングステン膜３９ｂをＣＭＰにより除去し、
プラグ３９を形成する。なお、プラグ３９も銅プラグと
しても良い。
【００７９】次に、酸化シリコン膜３７およびプラグ３
９上にチタン膜もしくは窒化チタン膜４０ａ、アルミニ
ウム膜４０ｂおよび窒化チタン膜４０ｃを順次堆積し、
これら積層膜を所望の形状にパターニングすることによ
りプラグ３９上まで延在する配線４０を形成する。
【００８０】次いで、図１１に示すように、配線４０お
よび酸化シリコン膜３７上に酸化シリコン膜４１をＣＶ
Ｄ法により堆積した後、この酸化シリコン膜４１上にＳ
ＯＧ膜４２を形成する。このＳＯＧ膜４２を形成するこ
とにより、配線４０により生じた凹凸を平坦化すること
ができる。なお、ＳＯＧ膜４２上にＣＶＤ法によりＴＥ
ＯＳ膜等の酸化シリコン膜４２ａを形成しても良い。
【００８１】さらに、配線４０のコンタクト領域上の酸
化シリコン膜４２ａ、ＳＯＧ膜４２および酸化シリコン
膜４１をエッチングにより除去する。続いて、配線４０
のコンタクト領域および酸化シリコン膜４２ａ上に、ス
パッタ法によりアルミニウム膜を堆積し、所望の形状に
パターニングすることによって、配線４３を形成する。
【００８２】次いで、配線４３上に窒化シリコン膜４４
を形成し、窒化シリコン４４上に酸化シリコン膜４５形
成する。これら窒化シリコン膜４４および酸化シリコン
膜４５は、外部からの水分や不純物の侵入防止や、α線
の透過の抑制を行うパッシベーション膜として機能す
る。
【００８３】次に、酸化シリコン膜４５および窒化シリ
コン膜４４をエッチングにより除去することにより配線
４３の一部（ボンディングパッド部）を露出させる。続
いて、露出した配線４３上に金膜およびニッケル膜等の
積層膜からなるバンプ下地電極４７を形成し、バンプ下
地電極４７上に金もしくは半田等からなるバンプ電極４
８を形成する。このバンプ電極４８は外部接続用電極と
なる。
【００８４】この後、パッケージ基板等に実装され半導
体集積回路装置が完成するが、それらの説明は省略す
る。
【００８５】なお、本実施の形態においては、第１層配
線として配線２６を、第２層配線として配線３５を形成
し、第２層配線上にプラグ３９を介してアルミニウム配
線４０を形成したが、図１２に示すように、第２層配線
３５とアルミニウム配線４０との間に第３層配線Ｍ３お
よび第４層配線Ｍ４を形成してもよい。かかる場合、第
３層配線Ｍ３および第４層配線Ｍ４も、第１および第２
層配線２６、３５と同様に形成し、配線表面にはタング
ステン膜Ｍ３ｃ、Ｍ４ｃが形成される。また、第３層配
線と第４層配線との間のプラグＰ３および第４層配線と
アルミニウム配線４おとの間のプラグＰ４は、プラグ３
１および３９と同様に形成する。ここで、４９、５１、
５３、５５は、窒化シリコン膜であり、５０、５２、５
４、５６は、酸化シリコン膜である。
【００８６】また、本実施の形態においては、配線２
６、３５等上に、タングステン膜２６ｃ、３５ｃ等を選
択成長もしくは優先成長させたが、プラグ３１、３９等
上にタングステン膜を選択成長もしくは優先成長させて
も良い。
【００８７】（実施の形態２）実施の形態１において
は、配線を、配線間を接続するプラグと異なる工程で形
成する、いわゆるシングルダマシン法により形成した
が、デュアルダマシン法により形成することもできる。
図１３から図２０は、本発明の実施の形態２である半導
体集積回路装置の製造方法を工程順に示した断面図であ
る。なお、図１から図６（ａ）を用いて説明したプラグ
２１形成までの工程は、実施の形態１の場合と同じであ
るためその説明を省略する。
【００８８】図６（ａ）に示す半導体基板１には、ｐ型
ウエル３上およびｎ型ウエル４上に、それぞれＬＤＤ(L
ightly Doped Drain)構造のソース、ドレインを備えた
ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩ
ＳＦＥＴＱｐが形成され、また、広い素子分離領域２上
に導体膜Ｒ、導体膜Ｒを覆う絶縁膜１３および絶縁膜１
３上の引き出し電極１４から成る抵抗素子が形成されて
いる。さらに、これら半導体素子上には層間絶縁膜１８
が形成され、かかる層間絶縁膜１８中には、ＭＩＳＦＥ
Ｔのソース・ドレイン領域上および抵抗素子上に到達す
るプラグ２１が形成されている。
【００８９】このような半導体基板１を準備し、図１３
（ａ）に示すように、層間絶縁膜１８およびプラグ２１
上に、窒化シリコン膜２２を形成し、次いで、酸化シリ
コン膜２３をＣＶＤ法により堆積する。
【００９０】次いで、図１３（ｂ）に示すように、第１
層配線形成予定領域上の酸化シリコン膜２３をエッチン
グにより除去し、さらに、このエッチングにより露出し
た窒化シリコン膜２２をエッチングすることにより配線
溝２５を形成する。従って、酸化シリコン膜２３のエッ
チングは、窒化シリコン膜２２がエッチングされ難く、
酸化シリコン膜２３がエッチングされ易い条件で行う。
次いで、窒化シリコン膜２２がエッチングされ易い条件
でエッチングを行う。このように、窒化シリコン膜２２
は、エッチングストッパーとして利用されるが、エッチ
ング量を時間等で制御可能な場合は、窒化シリコン膜２
２を形成せず、酸化シリコン膜１８上に酸化シリコン膜
２３を直接形成してもよい。
【００９１】次に、図１４（ａ）に示すように、配線溝
２５内を含む酸化シリコン膜２２上に窒化チタンからな
るバリア層２６ａをスパッタ法もしくはＣＶＤ法により
堆積し、次いで、バリア層２６ａ上に、銅をスパッタ法
により形成する。この際、ターゲットとウエハ間距離は
３００ｍｍ、成膜圧力は０．２ｍＴｏｒｒ（０．２×
１．３３３２２×１０-1Ｐａ）以下、成膜初期温度は２
０℃で最終到達温度は３００℃の条件で、平坦部で厚さ
０．４μｍの銅膜を形成する。次いで、還元雰囲気中で
アニール、例えば、１５Ｔｏｒｒ（１５×１．３３３２
２×１０2Ｐａ）、４３０℃の水素雰囲気中で２分間処
理を行う。この処理は、銅膜表面の酸化層を還元し、か
つ、銅膜を流動化させることにより、配線溝内への銅の
埋めこみ特性を向上させるために行う。
【００９２】なお、銅膜を電解メッキ法により形成する
こともできる。この場合、スパッタ法により薄い銅膜を
形成した後、かかる膜をシード膜としメッキ膜を成長さ
せる。即ち、ターゲットとウエハ間距離は３００ｍｍ、
成膜圧力は０．２ｍＴｏｒｒ（０．２×１．３３３２２
×１０-1Ｐａ）以下、成膜初期温度は１０℃、最終到達
温度は５０℃の条件で、平坦部で厚さ２００ｎｍの銅膜
を形成する。次いで、硫酸および硫酸銅ベースのメッキ
液に半導体基板１を浸漬し、半導体基板１に負の電位を
印加することにより電解メッキを行い、平坦部において
膜厚６００ｎｍの銅膜を形成する。図１４（ａ）中に
は、この電解メッキ法により形成された銅膜２６ｂの状
態を示す。また、前記シード膜をＣＶＤ法により形成し
てもよい。
【００９３】また、バリア層２６ａは、窒化チタンのみ
ならず、タンタル、窒化タンタル、タングステンもしく
は窒化タングステン等の単層膜を用いることもできる。
また、チタン膜上に窒化チタン膜を形成し、さらにチタ
ン膜を形成した３層の積層膜（Ｔｉ／ＴｉＮ／Ｔｉ）の
他、Ｔｉ／ＴｉＮ、Ｔａ／ＴａＮ／Ｔａ、Ｔａ／ＴａＮ
等の積層膜を用いることもできる。
【００９４】次に、図１４（ｂ）に示すように、配線溝
２５外部の銅膜２６ｂおよびバリア層２６ａをＣＭＰに
より除去して配線２６を形成する。
【００９５】次いで、図１５（ａ）に示すように、配線
２６（銅膜２６ｂ）上にタングステンを選択成長もしく
は優先成長させることにより、配線２６上に２〜２０ｎ
ｍ程度のタングステン膜２６ｃを形成する。タングステ
ン膜２６ｃは、例えば、０．３Ｔｏｒｒ（０．３×１．
３３３２２×１０2Ｐａ）、設定温度４６０℃で、フッ
化タングステン（ＷＦ6）流量５ｓｃｃ、水素（Ｈ2）流
量５００ｓｃｃの条件下で、１．５分間処理を行うこと
により形成する。
【００９６】かかる処理により、配線２６上にのみにタ
ングステンが選択的に成長もしくは、酸化シリコン膜１
８上に比べ配線２６上にタングステンが優先的に成長す
る。
【００９７】なお、タングステンの他、ＴｉＮ、Ｔａ、
ＴａＮ、ＷＮ若しくはなお、タングステンの他、Ｔｉ
Ｎ、Ｔａ、ＴａＮ、ＷＮ若しくはＮｉ膜等も配線２６上
のキャップ導電性膜として使用できる。ここで、タング
ステンの抵抗が５〜２０μΩ・ｃｍとＴｉＮのそれ８０
〜１５０μΩ・ｃｍより小さいことからタングステン膜
を用いることにより低抵抗で良好なコンタクトを図るこ
とができる。
【００９８】このように、本実施の形態によれば、配線
２６上にタングステンを選択成長もしくは優先成長によ
り形成したので、配線２６の上面が直接窒化シリコン膜
や酸化シリコン膜等の絶縁膜と接触することがなく、同
じ金属であるタングステン膜２６ｃと接触するためエレ
クトロマイグレーションを低減することができる。これ
は、前述した通り、銅とバリア膜界面と銅と窒化シリコ
ン膜界面とでは、拡散の活性化エネルギーが銅とバリア
膜界面の方が大きい（すなわち、銅が拡散しにくい）た
めと推測される。この結果、配線寿命を向上させること
ができる。
【００９９】また、配線２６の側面および底面はバリア
層２６ａで、その上面はタングステン膜２６ｃで覆わ
れ、配線２６の周囲がすべて硬い金属で覆われることと
なるためストレスマイグレーションによる配線欠け等を
も防止することができる。この結果、配線寿命を向上さ
せることができる。
【０１００】また、配線溝２５内に銅膜２６ｂを埋め込
む際の埋めこみ不良や、配線２６形成時のＣＭＰやその
後の熱処理によって配線２６表面に、欠け、収縮もしく
はスクラッチ等が生じた場合であっても（図２２
（ａ））、配線２６表面にタングステン膜２６ｃが形成
されることにより、欠け等の欠陥部を被覆することとな
り、欠陥の修復を行うことができる（図２２（ｂ））。
【０１０１】特に、上述したように、膜厚２〜２０ｎｍ
程度のタングステンの成長は、比較的低圧（１Ｔｏｒｒ
（１×１．３３３２２×１０2Ｐａ）以下）で行うこと
が可能であるため、配線２６表面の被覆性が良く、小さ
な欠陥をも修復することができる。
【０１０２】さらに、これら欠陥はボイドの原因とな
り、かかるボイドを起点としエレクトロマイグレーショ
ンが誘発されるため、欠陥を修復することによりエレク
トロマイグレーションを低減することができる。この結
果、配線寿命を向上させることができる。
【０１０３】次に、図１５（ｂ）に示すように、酸化シ
リコン膜２３および配線２６上に、窒化シリコン膜２
８、酸化シリコン膜２９、窒化シリコン膜３２および酸
化シリコン膜３３を順次ＣＶＤ法により堆積する。ここ
で、窒化シリコン膜３２は、配線溝３４を形成する際の
エッチングストッパーとして、また、窒化シリコン膜２
８は、下層配線２６との接続を図るためのコンタクトホ
ール３０を形成する際のエッチングストッパーとして機
能する。
【０１０４】次に、図１６（ａ）に示すように、配線２
６のコンタクト領域上の酸化シリコン膜３３、窒化シリ
コン膜３２および酸化シリコン膜２９をエッチングによ
り除去し、さらに、このエッチングにより露出した窒化
シリコン膜２８をエッチングすることによりコンタクト
ホール３０を形成する。
【０１０５】次いで、図１６（ｂ）に示すように、コン
タクトホール３０内を含む酸化シリコン膜３３上に反射
防止膜もしくはレジスト膜３３ａを形成し、コンタクト
ホール内を反射防止膜もしくはレジスト膜３３ａで埋め
込む。さらに、図１７（ａ）に示すように、第２層配線
形成予定領域を開口したフォトレジスト膜（図示せず）
をマスクに、反射防止膜もしくはレジスト膜３３ａ、酸
化シリコン膜３３をエッチングする。続いて、このエッ
チングにより露出した窒化シリコン膜３２をエッチング
することにより配線溝３４を形成する。この際コンタク
トホール３０内には、反射防止膜もしくはレジスト膜３
３ａが残存する。次に、コンタクトホール内に残存した
反射防止膜もしくはレジスト膜３３ａと上記フォトレジ
スト膜を除去する。
【０１０６】以上の工程により、図１７（ｂ）に示すよ
うに、第２層配線用の配線溝３４と、第２層配線と第１
層配線とを接続するためのコンタクトホール３０が形成
される。
【０１０７】なお、第２層配線形成予定領域を開口した
フォトレジスト膜をマスクに、酸化シリコン膜３３およ
び窒化シリコン膜３２をエッチングすることにより、配
線溝３４を形成した後、配線溝３４内を反射防止膜等で
埋め込み、第１層配線上のコンタクト領域を開口したフ
ォトレジスト膜をマスクに、反射防止膜、酸化シリコン
膜２９および窒化シリコン膜２８をエッチングすること
によりコンタクトホール３０を形成してもよい。
【０１０８】また、エッチングストッパーとして用いら
れる窒化シリコン膜３２、２８は、エッチング量を時間
等で制御可能な場合は、省略することが可能である。即
ち、酸化シリコン膜２３および配線２６上に酸化シリコ
ン膜２９および３３の膜厚を合わせた膜厚を有する酸化
シリコン膜を形成し、第２層配線形成予定領域を開口し
たレジスト膜をマスクに、一定時間酸化シリコン膜をエ
ッチングし、配線溝３４を形成した後、第１層配線上の
コンタクト領域を開口したレジスト膜をマスクに、コン
タクトホール３０を形成してもよい。この場合において
も、コンタクトホール３０を形成後、配線溝３４を形成
してもよい。
【０１０９】また、タングステン膜２６ｃおよび酸化シ
リコン膜２３（Ａ膜種という）上に、酸化シリコン膜２
９（Ｂ膜種という）を形成した後、その上に、酸化シリ
コン膜３３をＡ膜種で、もしくは、酸化シリコン膜２
９、２３とそれぞれ異なるＣ膜種で形成し、酸化シリコ
ン膜３３（ＡもしくはＣ膜種）のエッチングにおいて
は、その下層の酸化シリコン膜２９（Ｂ膜種）がエッチ
ングされ難く、酸化シリコン膜３３（ＡもしくはＣ膜
種）がエッチングされ易い条件で行う。次いで、酸化シ
リコン膜２９（Ｂ膜種）のエッチングにおいては、その
下層のタングステン膜２６ｃがエッチングされ難く、酸
化シリコン膜２９（Ｂ膜種）がエッチングされ易い条件
で行う。
【０１１０】これらＡ、ＢおよびＣ膜種は、酸化シリコ
ン膜に限られず、絶縁膜であれば良い。これらの膜の例
としては、ＣＶＤ酸化シリコン膜、有機系もしくは無機
系の塗布剤、ＰＩＱ膜の他、ＳｉＯＦ膜もしくはポーラ
スシリカ等が挙げられる。
【０１１１】続いて、良好なコンタクト特性を得るた
め、コンタクトホール３０底面をエッチングする。
【０１１２】次に、図１８（ａ）に示すように、配線溝
３４およびコンタクトホール３０内を含む酸化シリコン
膜３２上に窒化チタンからなるバリア層３５ａをスパッ
タ法もしくはＣＶＤ法により堆積し、次いで、バリア層
３５ａ上に、銅膜３５ｂ（請求項１、４、５、１８およ
び１９記載の導電性膜、請求項２および２０記載の第１
の導電性膜）を銅膜２６ｂと同様に、電解メッキ法によ
り形成する。また、銅膜３５ｂを、スパッタ法により形
成することもできる。また、バリア層は、窒化チタンの
みならず、実施の形態１で説明したように、タンタル等
の単層膜もしくは、Ｔｉ／ＴｉＮ／Ｔｉ膜等の積層膜と
することもできる。
【０１１３】次に、図１８（ｂ）に示すように、配線溝
３４およびコンタクトホール３０外部の銅膜３５ｂおよ
びバリア層３５ａをＣＭＰにより除去して、配線３５お
よび配線３５と配線２６との接続部を形成する。
【０１１４】このように、デュアルダマシン法により、
配線溝３５およびコンタクトホール３０内に同時に銅膜
３５ｂを埋め込めば、第２層配線と第１層配線との接続
が、銅膜３５ｂ−窒化チタン３５ａ−タングステン３５
ｃ−銅膜２６ｂとなるため実施の形態１に比べ良好なコ
ンタクト特性を得ることができる。
【０１１５】次いで、図１９に示すように、配線３５
（銅膜３５ｂ）上にタングステンを選択成長もしくは優
先成長させることにより２から２０ｎｍ程度のタングス
テン膜３５ｃ（請求項のキャップ導電性膜）を形成す
る。タングステン膜３５ｃは、例えば、０．３Ｔｏｒｒ
（０．３×１．３３３２２×１０2Ｐａ）、設定温度４
６０℃で、ＷＦ6流量５ｓｃｃ、Ｈ2流量５００ｓｃｃの
条件で、１．５分間処理を行うことにより形成する。
【０１１６】かかる処理により、配線３５（銅膜３５
ｂ）上のみにタングステンが選択的に成長もしくは、酸
化シリコン膜３４上より配線３５上にタングステンが優
先的に成長する。
【０１１７】ここで、コンタクトホール３０形成の際も
しくはコンタクトホール３０底面のエッチングの際、ス
パッタエッチングの際の銅の飛散を防止することができ
るのは、図２３を参照しながら説明した実施の形態１の
場合と同様である。
【０１１８】また、選択成長もしくは優先成長を利用す
ることにより、配線３５表面に容易にタングステン膜を
形成することができ、配線表面に比較的均一なタングス
テン膜を形成することができるのも実施の形態１で説明
した通りである。また、選択成長もしくは優先成長によ
れば配線表面のタングステン膜を、薄く形成することが
でき、良好なコンタクト特性を得ることができる点、誘
電率が高く、高速動作の妨げとなっていた銅膜表面の窒
化シリコン膜を、タングステン膜とすることができるた
め装置の高速動作を図ることができる点、後述するプラ
グ近傍にボイドが発生し、コンタクト領域を覆った場合
においてもタングステン膜が電流パスとなりコンタクト
を図ることができる点（図２４参照）も実施の形態１で
説明した通りである。
【０１１９】さらに、実施の形態１において、図２９を
参照しながら説明した通り、タングステン膜３５ｃを形
成することにより、配線３５表面の酸化を防止すること
ができ、配線抵抗の上昇を低減することができる。
【０１２０】また、タングステンの他、ＴｉＮ、Ｔａ、
ＴａＮ、ＷＮ若しくはＮｉ等を銅配線上に形成すること
も考え得るが、タングステンの抵抗が５〜２０μΩ・ｃ
ｍと例えば、ＴｉＮのそれ８０〜１５０μΩ・ｃｍより
小さいことからタングステン膜を用いることにより良好
なコンタクトを図ることができる。
【０１２１】次に、図２０に示すように、酸化シリコン
膜３３および配線３５上に、窒化シリコン膜３６および
酸化シリコン膜３７をＣＶＤ法により順次形成した後、
プラグ３９を形成し、さらに、配線４０を形成するので
あるが、これらの形成工程は実施の形態１の場合と同様
であるためその詳細な説明は省略する。また、配線４０
上に酸化シリコン膜４１等を介して形成される配線４３
および配線４３上に窒化シリコン膜４４および酸化シリ
コン膜４５を介して形成されるバンプ下地電極４７およ
びバンプ電極４８も実施の形態１と同様の工程で形成さ
れるため、その詳細な説明は省略する。
【０１２２】また、バンプ電極４８形成後、パッケージ
基板等に実装され半導体集積回路装置が完成するがそれ
らの説明は省略する。
【０１２３】なお、本実施の形態においては、第１層配
線２６、第２層配線３５を形成し、第２層配線３５上に
プラグ３９を介してアルミニウム配線４０を形成した
が、実施の形態１の場合と同様に、第２層配線とアルミ
ニウム配線４０との間に第３層配線Ｍ３および第４層配
線Ｍ４を形成してもよい（図２１）。かかる場合、第３
層配線および第４層配線も、第１および第２層配線と同
様にデュアルダマシン法により形成する。即ち、配線溝
とコンタクトホールを形成した後、これらを同時に埋め
込むことにより配線を形成する。さらに、この配線表面
にはタングステン膜（３Ｍｃ、４Ｍｃ）が形成される。
【０１２４】（実施の形態３）実施の形態１および実施
の形態２では、タングステン膜２６ｃ、３５ｃ形成後
（実施の形態１においては図７（ｂ）、実施の形態２に
おいては図１９参照）、タングステン膜２６ｃ、３５ｃ
上に窒化シリコン膜２８、３６および酸化シリコン膜２
９、３７を形成したが、図２５（ａ）および（ｂ）に示
すように、タングステン膜２６ｃ、３５ｃ上にテトラエ
トキシシランを原料ガスとしてＣＶＤ法により堆積した
酸化シリコン膜（以下ＴＥＯＳ膜という）３２８、３３
６を薄く形成し、その上部にＴＥＯＳ膜より誘電率の低
い絶縁膜（誘電率４以下）３２９、３３７を形成しても
よい。なお、ＴＥＯＳ膜３２８、３３６に変えて、炭化
シリコン膜等の炭素を含むシリコン系絶縁膜としても良
い。
【０１２５】このように、タングステン膜２６ｃ、３５
ｃ上にＴＥＯＳ膜３２８、３３６を形成すれば、緻密な
ＴＥＯＳ膜によって配線２６、３５を保護することがで
き、誘電率の低い絶縁膜３２９、３３７を形成すれば、
半導体集積回路装置の動作の高速化を図ることができ
る。
【０１２６】なお、タングステン膜２６ｃ、３５ｃ形成
までの工程は、実施の形態１もしくは実施の形態２で説
明した場合と同様であるためその説明を省略する。
【０１２７】また、前記絶縁膜３２９、３３７の形成後
の工程は、実施の形態１および実施の形態２における酸
化シリコン膜２９、３７の形成後の工程と同様であるた
めその説明を省略する。
【０１２８】（実施の形態４）実施の形態１および実施
の形態２では、タングステン膜２６ｃ、３５ｃ形成後
（実施の形態１においては図７（ｂ）、実施の形態２に
おいては図１９参照）、タングステン膜２６ｃ、３５ｃ
上に窒化シリコン膜２８、３６および酸化シリコン膜２
９、３７を形成したが、図２６（ａ）および（ｂ）に示
すように、タングステン膜２６ｃ、３５ｃ上に窒化シリ
コン膜、ＰＳＧ膜もしくは炭化シリコン膜等の銅の拡散
を防止する能力のある絶縁膜４２８、４３６を形成し、
その上部に、この絶縁膜４２８、４３６より誘電率の低
い低誘電材料からなる絶縁膜４２９、４３７を形成して
もよい。この低誘電材料からなる絶縁膜４２９、４３７
には、例えば、誘電率４以下の絶縁膜が挙げられ、ＴＥ
ＯＳ膜、ＳｉＯＦ膜、有機系塗布膜およびポーラスシリ
カ膜等が挙げられる。
【０１２９】このように、タングステン膜２６ｃ、３５
ｃ上に窒化シリコン膜等４２８、４３６を形成すれば、
タングステン膜２６ｃ、３５ｃの膜厚が充分でない部分
においても窒化シリコン膜等４２８、４３６によって銅
の窒化シリコン膜４２８、４３６およびＴＥＯＳ膜４２
９、４３７への拡散を防止することができる。また、Ｔ
ＥＯＳ膜４２９、４３７は、誘電率が４以下であり比較
的低誘電であるため、絶縁膜全体の誘電率を低下させる
ことができ、半導体集積回路装置の動作の高速化を図る
ことができる。
【０１３０】なお、タングステン膜２６ｃ、３５ｃ形成
までの工程は、実施の形態１もしくは実施の形態２で説
明した場合と同様であるためその説明を省略する。
【０１３１】また、低誘電材料からなる絶縁膜４２９、
４３７の形成後の工程は、実施の形態１および実施の形
態２における酸化シリコン膜２９、３７の形成後の工程
と同様であるためその説明を省略する。
【０１３２】（実施の形態５）実施の形態１および実施
の形態２では、銅膜２６ｂ、３５ｂ等のＣＭＰ後、配線
２６、３５の表面にタングステン膜２６ｃ、３５ｃを選
択成長もしくは優先成長させたが、タングステン膜２６
ｃ、３５ｃ形成前に、次のような前処理を行ってもよ
い。
【０１３３】銅膜２６ｂ、３５ｂのＣＭＰ後（実施の形
態１においては図７（ａ）、実施の形態２においては図
１８（ｂ）参照）、基板表面（銅膜２６ｂ、３５ｂおよ
び酸化シリコン膜２３、３３表面）をフッ化水素（Ｈ
Ｆ）溶液等の洗浄液で洗浄した後、配線２６、３５上に
タングステン膜２６ｃ、３５ｃを選択成長もしくは優先
成長させる。
【０１３４】このように、配線２６、３５上にタングス
テン膜２６ｃ、３５ｃを選択成長もしくは優先成長させ
る前に、基板表面をフッ化水素（ＨＦ）を含む溶液で洗
浄すれば、酸化シリコン膜上のメタル汚染がエッチング
されるため（図２７（ｂ））、選択性もしくは優先性が
よく、配線２６、３５上にタングステン膜を形成するこ
とができる（図２７（ｃ））。これに対して、銅膜２６
ｂ、３５ｂ等のＣＭＰ後、酸化シリコン膜２３、３３上
に汚染メタルが存在した場合、図２７（ａ）に示すよう
に汚染メタル上にもタングステン膜が成長してしまう。
【０１３５】図２８（ａ）は、フッ化水素（ＨＦ）溶液
での洗浄を行った場合（処理時間２０秒：Ｂ、処理時間
６０秒：Ｃ）と、フッ化水素（ＨＦ）溶液での洗浄を行
わなかった場合：Ａの配線ショート歩留まりを示したグ
ラフである。
【０１３６】図２８（ａ）に示すように、フッ化水素
（ＨＦ）溶液での洗浄を行わなかった場合：Ａは、歩留
まりが３０％程度であるのに対し、フッ化水素（ＨＦ）
溶液での洗浄を行った場合は、処理時間が２０秒：Ｂ、
６０秒：Ｃの双方とも歩留まりは１００％であった。
【０１３７】なお、本実施の形態における前処理は、実
施の形態３および実施の形態４で説明した半導体集積回
路装置の製造に際しても適用することができる。
【０１３８】（実施の形態６）また、実施の形態１およ
び実施の形態２では、銅膜２６ｂ、３５ｂ等のＣＭＰ
後、配線２６、３５の表面にタングステン膜２６ｃ、３
５ｃを選択成長もしくは優先成長させたが、タングステ
ン膜２６ｃ、３５ｃ形成前に、次のような前処理を行っ
てもよい。
【０１３９】銅膜２６ｂ、３５ｂのＣＭＰ後（実施の形
態１においては図７（ａ）、実施の形態２においては図
１８（ｂ）参照）、基板表面に対し、例えば、４３０
℃、１０Ｔｏｒｒ（１０×１．３３３２２×１０2Ｐ
ａ）の条件下で、水素処理を１分間行う。なお、この水
素処理は、タングステン膜２６ｃ、３５ｃの成膜と同じ
装置内で行うことが可能である。
【０１４０】このように、配線２６、３５上にタングス
テン膜２６ｃ、３５ｃを選択成長もしくは優先成長させ
る前に、基板表面を水素処理すれば、配線上の酸化物が
還元され、また、基板表面の吸着ガス、水分および有機
物が除去される。また、配線表面に水素が吸着・吸蔵さ
れることにより、その後のタングステン膜２６ｃ、３５
ｃ形成時に、タングステンが選択成長もしくは優先成長
しやすくなる。
【０１４１】従って、信頼性の高いタングステン膜を形
成することができ、また、タングステン膜と銅膜２６
ｂ、３５ｂとの密着性を向上させることができる。
【０１４２】図２８（ｂ）は、水素処理行った場合（処
理時間６０秒：Ｂ、処理時間３００秒：Ｃ）と、水素処
理を行わなかった場合：Ａの配線ショート歩留まりを、
また、図２８（ｃ）は、配線抵抗歩留まりを示したグラ
フである。なお、タングステン膜の成長条件は、設定温
度４６０℃、ＷＦ6流量７ｓｃｃ、水素流量５００ｓｃ
ｃ、圧力０．４５Ｔｏｒｒ（０．４５×１．３３３２２
×１０2Ｐａ）で、処理時間１２０秒である。また、実
施の形態５および後述の実施の形態７で説明する洗浄処
理は行っていない。
【０１４３】図２８（ｂ）に示すように、水素処理を行
わなかった場合：Ａは、配線ショート歩留まりがほぼ０
％であるのに対し、水素処理を行った場合は、処理時間
が６０秒：Ｂ、３００秒：Ｃの双方とも歩留まりは１０
０％となった。また、図２８（ｃ）に示すように、水素
処理を行わなかった場合：Ａは、配線抵抗歩留まりが３
０％程度であるのに対し、水素処理を行った場合は、処
理時間が６０秒：Ｂ、３００秒：Ｃの双方とも歩留まり
は１００％であった。
【０１４４】また、タングステン膜２６ｃ、３５ｃ形成
後にも同様の還元処理、例えば、３６０℃でのアンモニ
ア（ＮＨ3）プラズマ処理を行えば、タングステン膜２
６ｃ、３５ｃ上を含む基板表面の吸着ガス、水分および
有機物が除去され、信頼性の高いタングステン膜を形成
することができる。また、タングステン膜２６ｃ、３５
ｃ上に形成される窒化シリコン膜等の絶縁膜との密着性
を向上させることができる。なお、この還元処理は、前
記絶縁膜の成膜と同一装置内で行うことが可能である。
【０１４５】なお、本実施の形態における前処理は、実
施の形態３および実施の形態４で説明した半導体集積回
路装置の製造に際しても適用することができる。
【０１４６】また、実施の形態１〜４で説明した半導体
集積回路装置に対し、実施の形態５で説明した洗浄処理
と本実施の形態の還元処理を併用することもできる。
【０１４７】（実施の形態７）また、配線表面にタング
ステン膜２６ｃ、３５ｃ形成を選択成長もしくは優先成
長させた後、次のような後処理を行ってもよい。
【０１４８】配線２６、３５表面にタングステン膜２６
ｃ、３５ｃを選択成長もしくは優先成長させた後（実施
の形態１においては図７（ｂ）、実施の形態２において
は図１９（ａ）参照）、基板表面（タングステン膜２６
ｃ、３５ｃおよび酸化シリコン膜２３、３３表面等）を
フッ化水素（ＨＦ）もしくは過酸化水素（Ｈ2Ｏ2）等を
含む溶液で洗浄する。
【０１４９】このように、タングステン膜２６ｃ、３５
ｃを選択成長もしくは優先成長させた後に、基板表面を
フッ化水素（ＨＦ）溶液等で洗浄すれば、図２７（ａ）
に示すように、酸化シリコン膜上にタングステン膜が成
長し（選択性のやぶれが生じ）、もしくは、実施の形態
５において説明したように酸化シリコン膜上の汚染メタ
ル上にタングステン膜が成長した場合であっても、これ
ら不必要なタングステン膜および汚染メタルがエッチン
グされ、信頼性の高いタングステン膜を形成することが
できる。
【０１５０】なお、不必要なタングステン膜の除去に際
してはＣＭＰを用いても良い。配線上に形成されたタン
グステン膜は相対的に厚く連続膜であるのに対して、絶
縁膜上のタングステン膜は不連続でかつ薄いため、絶縁
膜上のタングステン膜のみを除去することができる。
【０１５１】また、本実施の形態における後処理は、実
施の形態１〜４で説明した半導体集積回路装置の製造に
際しても適用することができる。
【０１５２】また、実施の形態１〜４で説明した半導体
集積回路装置に対し、実施の形態５もしくは実施の形態
６で説明した前処理と本実施の形態の後処理を併用する
こともできる。
【０１５３】さらに、実施の形態１〜４で説明した半導
体集積回路装置に対し、実施の形態５で説明した洗浄処
理および実施の形態６で説明した還元処理と本実施の形
態の後処理を併用することもできる。
【０１５４】以上、発明者によってなされた本発明を、
実施の形態に基づき具体的に説明したが、本発明は前記
実施の形態に限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。
【０１５５】特に、前述の実施の形態においては、ＭＩ
ＳＦＥＴおよび抵抗素子上に形成された配線に本発明を
適用したが、本発明は、多層配線を用いた半導体集積回
路装置に広く適用可能である。
【０１５６】また、前述の実施の形態においては、銅配
線（銅膜２６ｂ）としたが、銅、銀、アルミニウムもし
くはこれらの金属を主成分とする合金から成る配線とし
ても良い。また、銅合金には、Ｍｇ含有量が５％以下の
合金もしくはＡｌ含有量が３％以下の合金を含む。
【０１５７】また、前述の実施の形態においては、バリ
ア層２６ａ、３５ａ等上に銅膜２６ｂ、３５ｂ等を形成
したが、図３０に示すように、（ａ）タングステン膜８
２６ａ、８３５ａを配線溝底部にのみ残存させる、
（ｂ）バリア層３５ａ上に更にタングステン膜８３５ｄ
を形成する、もしくは、（ｃ）（ａ）に示したタングス
テン膜８２６ａ、８３５ａ上にさらにバリア層２６ａ、
３５ａを形成する等種々の変更、組み合わせが可能であ
る。
【０１５８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【０１５９】本発明の半導体集積回路装置の製造方法に
よれば、配線上にキャップ導電性膜を選択成長もしくは
優先成長させたので、半導体集積回路装置の高速化を図
ることができる。
【０１６０】また、エレクトロマイグレーションやスト
レスマイグレーションの発生を抑え、配線寿命を長くす
ることができる。
【０１６１】さらに、配線上に形成されるコンタクトホ
ール底部エッチングの際に、下地である配線が直接スパ
ッタされることを防止でき、絶縁耐圧の向上や、リーク
電流の低減を図ることができる。
【０１６２】また、このコンタクトホールが配線に対し
てずれた場合であっても、コンタクトを維持でき、コン
タクト不良を低減することができる。
【０１６３】また、配線表面の酸化を防止することがで
き、配線抵抗の上昇を低減することができる。
【０１６４】さらに、前記キャップ導電性膜形成前に、
基板表面をフッ化水素（ＨＦ）を含む溶液で洗浄する、
もしくは、基板表面を水素処理する等の前処理を行え
ば、信頼性の高いキャップ導電性膜を形成することがで
きる。また、前記キャップ導電性膜形成後に、基板表面
をフッ化水素（ＨＦ）もしくは過酸化水素（Ｈ2Ｏ2）を
含む溶液で洗浄すれば、信頼性の高いキャップ導電性膜
を形成することができる。
【０１６５】また、本発明の半導体集積回路装置によれ
ば、配線上にキャップ導電性膜を形成したので、半導体
集積回路装置の高速化を図ることができる。
【０１６６】また、エレクトロマイグレーションやスト
レスマイグレーションの発生を抑え、配線寿命を長くす
ることができる。
【０１６７】さらに、配線上に形成されるコンタクトホ
ール底部エッチングの際に、下地である配線が直接スパ
ッタされることを防止でき、絶縁耐圧の向上や、リーク
電流の低減を図ることができる。
【０１６８】また、このコンタクトホールが配線に対し
てずれた場合であっても、コンタクトを維持でき、コン
タクト不良を低減することができる。
【０１６９】また、配線表面の酸化を防止することがで
き、配線抵抗の上昇を低減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１である半導体集積回路装
置の製造工程を示す断面図である。
【図２】本発明の実施の形態１である半導体集積回路装
置の製造工程を示す断面図である。
【図３】本発明の実施の形態１である半導体集積回路装
置の製造工程を示す断面図である。
【図４】本発明の実施の形態１である半導体集積回路装
置の製造工程を示す断面図である。
【図５】本発明の実施の形態１である半導体集積回路装
置の製造工程を示す断面図である。
【図６】本発明の実施の形態１である半導体集積回路装
置の製造工程を示す断面図である。
【図７】本発明の実施の形態１である半導体集積回路装
置の製造工程を示す断面図である。
【図８】本発明の実施の形態１である半導体集積回路装
置の製造工程を示す断面図である。
【図９】本発明の実施の形態１である半導体集積回路装
置の製造工程を示す断面図である。
【図１０】本発明の実施の形態１である半導体集積回路
装置の製造工程を示す断面図である。
【図１１】本発明の実施の形態１である半導体集積回路
装置の製造工程を示す断面図である。
【図１２】本発明の実施の形態１である半導体集積回路
装置の製造工程を示す断面図である。
【図１３】本発明の実施の形態２である半導体集積回路
装置の製造工程を示す断面図である。
【図１４】本発明の実施の形態２である半導体集積回路
装置の製造工程を示す断面図である。
【図１５】本発明の実施の形態２である半導体集積回路
装置の製造工程を示す断面図である。
【図１６】本発明の実施の形態２である半導体集積回路
装置の製造工程を示す断面図である。
【図１７】本発明の実施の形態２である半導体集積回路
装置の製造工程を示す断面図である。
【図１８】本発明の実施の形態２である半導体集積回路
装置の製造工程を示す断面図である。
【図１９】本発明の実施の形態２である半導体集積回路
装置の製造工程を示す断面図である。
【図２０】本発明の実施の形態２である半導体集積回路
装置の製造工程を示す断面図である。
【図２１】本発明の実施の形態２である半導体集積回路
装置の製造工程を示す断面図である。
【図２２】本発明の効果を説明するための図である。
【図２３】本発明の効果を説明するための図である。
【図２４】本発明の効果を説明するための図である。
【図２５】本発明の実施の形態３である半導体集積回路
装置の製造工程を示す断面図である。
【図２６】本発明の実施の形態４である半導体集積回路
装置の製造工程を示す断面図である。
【図２７】本発明の実施の形態５および実施の形態７に
関する効果を説明するための図である。
【図２８】本発明の実施の形態５および実施の形態６に
関する効果を説明するための図である。
【図２９】本発明の効果を説明するための図である。
【図３０】本発明のその他の実施の形態である半導体集
積回路装置の製造工程を示す断面図である。
【符号の説明】
１ 半導体基板 ２ 素子分離領域 ３ ｐウエル ４ ｎウエル ５ ゲート酸化膜 ６ 多結晶シリコン膜 ７ ゲート電極 ８ ｎ型半導体領域 ９ ｐ型半導体領域 １０ サイドウォール １１ ｎ+型半導体領域 １２ ｐ+型半導体領域 １３ 絶縁膜 １４ 引き出し電極 １６ シリサイド層 １８ 層間絶縁膜 ２０ コンタクトホール ２１ プラグ ２２ 窒化シリコン膜 ２３ 酸化シリコン膜 ２５ 配線溝 ２６ 配線 ２６ａ バリア層 ２６ｂ 銅膜 ２６ｃ タングステン膜 ２８ 窒化シリコン膜 ２９ 酸化シリコン膜 ３０ コンタクトホール ３１ プラグ ３１ａ 窒化チタン膜 ３１ｂ タングステン膜 ３２ 窒化シリコン膜 ３３ 酸化シリコン膜 ３４ 配線溝 ３５ 配線 ３５ａ バリア層 ３５ｂ 銅膜 ３５ｃ タングステン膜 ３６ 窒化シリコン膜 ３７ 酸化シリコン膜 ３８ コンタクトホール ３９ プラグ ３９ａ 窒化チタン膜 ３９ｂ タングステン膜 ４０ アルミニウム配線 ４０ａ チタン膜 ４０ｂ アルミニウム膜 ４０ｃ 窒化チタン膜 ４１ 酸化シリコン膜 ４２ ＳＯＧ膜 ４２ａ 酸化シリコン膜 ４３ 配線 ４４ 窒化シリコン膜 ４５ 酸化シリコン膜 ４７ バンプ下地電極 ４８ バンプ電極 ４９、５１、５３、５５ 窒化シリコン膜 ５０、５２、５４、５６ 酸化シリコン膜 ３３ａ 反射防止膜もしくはレジスト膜 ３２８、３３６ ＴＥＯＳ膜 ３２９、３３７ 絶縁膜 ４２８、４３６ 窒化シリコン膜 ４２９、４３７ ＴＥＯＳ膜 Ｍ３ 第３層配線 Ｍ３ｃ タングステン膜 Ｍ４ 第４層配線 Ｍ４ｃ タングステン膜 Ｐ３ プラグ Ｐ４ プラグ Ｑｎ ｎチャネル型ＭＩＳＦＥＴ Ｑｐ ｐチャネル型ＭＩＳＦＥＴ Ｒ 導体膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/092 Ｈ０１Ｌ 27/08 ３２１Ｆ (72)発明者 今井 俊則 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 野口 純司 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 田丸 剛 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 4M104 AA01 BB01 BB04 BB18 BB20 BB25 BB28 CC01 CC05 DD04 DD16 DD17 DD19 DD22 DD37 DD43 DD47 DD52 DD53 DD75 DD80 DD84 DD86 DD89 EE06 EE08 EE12 EE15 EE17 EE18 FF17 FF18 FF22 GG09 GG10 GG14 GG19 HH01 HH02 HH11 HH15 HH16 5F033 HH04 HH07 HH08 HH11 HH12 HH13 HH14 HH18 HH19 HH21 HH25 HH27 HH28 HH32 HH33 HH34 JJ04 JJ11 JJ12 JJ18 JJ19 JJ21 JJ32 JJ33 JJ34 KK01 KK04 KK07 KK08 KK11 KK12 KK14 KK18 KK19 KK21 KK25 KK27 KK28 KK32 KK33 KK34 LL02 MM01 MM02 MM05 MM08 MM12 MM13 NN06 NN07 PP04 PP06 PP07 PP15 PP27 PP33 QQ04 QQ09 QQ16 QQ23 QQ25 QQ35 QQ37 QQ48 QQ58 QQ59 QQ73 QQ75 QQ80 QQ82 RR04 RR06 RR09 RR11 RR14 RR22 RR25 RR29 SS04 SS08 SS11 SS22 TT02 TT04 TT08 VV00 VV06 VV09 XX05 XX06 XX09 XX10 XX13 XX15 XX20 XX24 XX28 5F048 AA01 AA07 AC03 AC10 BA01 BB05 BB08 BC06 BE03 BF00 BF01 BF06 BF07 BF11 BF15 BF16 BG14 DA27

Claims (36)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）半導体基板上に形成された第１の
    絶縁膜中に配線溝を形成する工程と、（ｂ）前記配線溝
    内を含む前記第1の絶縁膜上にバリア層および導電性膜
    を順次形成後、前記配線溝外部の前記バリア層および導
    電性膜を除去することによって配線を形成する工程と、
    （ｃ）前記配線上にキャップ導電性膜を選択成長もしく
    は優先成長させることにより、前記配線上にキャップ導
    電性膜を形成する工程と、（ｄ）前記キャップ導電性膜
    および前記第1の絶縁膜上に第２の絶縁膜を形成する工
    程と、 を有することを特徴とする半導体集積回路装置の製造方
    法。
  2. 【請求項２】 （ａ）半導体基板上に形成された第１の
    絶縁膜中に配線溝を形成する工程と、（ｂ）前記配線溝
    内にバリア層および第１の導電性膜を順次形成すること
    によって配線を形成する工程と、（ｃ）前記配線上にキ
    ャップ導電性膜を選択成長もしくは優先成長させること
    により、前記配線上にキャップ導電性膜を形成する工程
    と、（ｄ）前記キャップ導電性膜および前記第1の絶縁
    膜上に第２の絶縁膜を形成する工程と、（ｅ）前記配線
    上の前記第２の絶縁膜を部分的に除去して、前記キャッ
    プ導電性膜を露出する開孔を形成する工程と、（ｆ）前
    記開孔内に第２の導電性膜を形成する工程と、を有する
    ことを特徴とする半導体集積回路装置の製造方法。
  3. 【請求項３】 （ａ）半導体基板上に第１の配線を形成
    する工程と、（ｂ）前記第１の配線上に第１の絶縁膜を
    形成する工程と、（ｃ）前記第１の配線のコンタクト領
    域上の前記第1の絶縁膜を除去することによりコンタク
    トホールを形成する工程と、（ｄ）前記コンタクトホー
    ル内を含む第１の絶縁膜上に第１の導電性膜を形成する
    工程と、（ｅ）前記コンタクトホール外部の第１の導電
    性膜を除去することによりプラグを形成する工程と、
    （ｆ）前記第１の絶縁膜および前記プラグ上に第２の絶
    縁膜を形成する工程と、（ｇ）第２の配線形成予定領域
    の前記第２の絶縁膜を除去することにより配線溝を形成
    する工程と、（ｈ）前記配線溝内を含む前記第２の絶縁
    膜上にバリア層および第２の導電性膜を順次形成する工
    程と、（ｉ）前記配線溝外部の前記バリア層および第２
    の導電性膜を除去することにより第２の配線を形成する
    工程と、（ｊ）前記第２の配線膜上にキャップ導電性膜
    を選択成長もしくは優先成長させることにより、前記第
    ２の配線上にキャップ導電性膜を形成する工程と、
    （ｋ）前記キャップ導電性膜および前記第２の絶縁膜上
    に第３の絶縁膜を形成する工程と、を有することを特徴
    とする半導体集積回路装置の製造方法。
  4. 【請求項４】 （ａ）半導体基板上に第１の配線を形成
    する工程と、（ｂ）前記第１の配線上に第１の絶縁膜お
    よび第２の絶縁膜を順次形成する工程と、（ｃ）前記第
    １の配線のコンタクト領域上の前記第１および第２の絶
    縁膜を除去することによりコンタクトホールを形成する
    工程と、（ｄ）第２の配線形成予定領域の前記第２の絶
    縁膜を除去することにより配線溝を形成する工程と、
    （ｅ）前記コンタクトホールおよび配線溝内を含む前記
    第２の絶縁膜上にバリア層および導電性膜を順次形成す
    る工程と、（ｆ）前記コンタクトホールおよび配線溝外
    部の前記バリア層および導電性膜を除去することにより
    第２の配線および前記第１の配線と第２の配線との接続
    部を形成する工程と、（ｇ）前記第２の配線上にキャッ
    プ導電性膜を選択成長もしくは優先成長させることによ
    り、前記第２の配線上にキャップ導電性膜を形成する工
    程と、（ｈ）前記キャップ導電性膜および前記第２の絶
    縁膜上に第３の絶縁膜を形成する工程と、 を有することを特徴とする半導体集積回路装置の製造方
    法。
  5. 【請求項５】 （ａ）半導体基板上に第１の配線を形成
    する工程と、（ｂ）前記第１の配線上に第１の絶縁膜お
    よび第２の絶縁膜を順次形成する工程と、（ｃ）第２の
    配線形成予定領域の前記第２の絶縁膜を除去することに
    より配線溝を形成する工程と、（ｄ）前記第１の配線の
    コンタクト領域上の第１の絶縁膜を除去することにより
    コンタクトホールを形成する工程と、（ｅ）前記コンタ
    クトホールおよび配線溝内を含む前記第２の絶縁膜上に
    バリア層および導電性膜を順次形成する工程と、（ｆ）
    前記コンタクトホールおよび配線溝外部の前記バリア層
    および導電性膜を除去することにより第２の配線および
    前記第１の配線と第２の配線との接続部を形成する工程
    と、（ｇ）前記第２の配線膜上にキャップ導電性膜を選
    択成長もしくは優先成長させることにより、前記第２の
    配線上にキャップ導電性膜を形成する工程と、（ｈ）前
    記キャップ導電性膜および前記第２の絶縁膜上に第３の
    絶縁膜を形成する工程と、 を有することを特徴とする半導体集積回路装置の製造方
    法。
  6. 【請求項６】 請求項１、４もしくは５記載の半導体集
    積回路装置の製造方法であって、 前記半導体集積回路装置の製造方法は、さらに、 前記請求項１記載の第２の絶縁膜、請求項４記載の第３
    の絶縁膜もしくは請求項５記載の第３の絶縁膜を部分的
    に除去して、前記キャップ導電性膜を露出する開孔を形
    成する工程と、 前記開孔内に導電材料を埋め込むことによりプラグを形
    成する工程と、 前記請求項１記載の第２の絶縁膜、請求項４記載の第３
    の絶縁膜もしくは請求項５記載の第３の絶縁膜上に前記
    プラグ上まで延在する上層配線を形成する工程と、 を有することを特徴とする半導体集積回路装置の製造方
    法。
  7. 【請求項７】 請求項１乃至５記載の半導体集積回路装
    置の製造方法であって、前記請求項１記載の配線もしく
    は請求項２乃至５記載の第２の配線は、銅、銀、アルミ
    ニウムもしくはこれらの金属を主成分とする合金から成
    る配線であることを特徴とする半導体集積回路装置の製
    造方法。
  8. 【請求項８】 請求項１乃至５記載の半導体集積回路装
    置の製造方法であって、前記キャップ導電性膜は、Ｗよ
    り成る膜であることを特徴とする半導体集積回路装置の
    製造方法。
  9. 【請求項９】 請求項１乃至５記載の半導体集積回路装
    置の製造方法であって、前記キャップ導電性膜はＷＮ、
    ＴｉＮ、Ｔａ，ＴａＮもしくはＮｉから成る膜であるこ
    とを特徴とする半導体集積回路装置の製造方法。
  10. 【請求項１０】 請求項１乃至５記載の半導体集積回路
    装置の製造方法であって、前記キャップ導電性膜は、１
    Ｔｏｒｒ（１×１．３３３２２×１０2Ｐａ）以下の圧
    力下で形成されることを特徴とする半導体集積回路装置
    の製造方法。
  11. 【請求項１１】 請求項１乃至５記載の半導体集積回路
    装置の製造方法であって、前記請求項１もしくは２記載
    の第２の絶縁膜もしくは請求項３乃至５記載の第３の絶
    縁膜の形成工程は、（ａ）前記キャップ導電性膜上にＴ
    ＥＯＳ膜もしくは炭素を含むシリコン系絶縁膜を形成す
    る工程と、（ｂ）前記ＴＥＯＳ膜もしくは炭素を含むシ
    リコン系絶縁膜上に前記ＴＥＯＳ膜もしくは炭素を含む
    シリコン系絶縁膜より誘電率の低い膜を形成する工程
    と、を有することを特徴とする半導体集積回路装置の製
    造方法。
  12. 【請求項１２】 請求項１乃至５記載の半導体集積回路
    装置の製造方法であって、前記請求項１もしくは２記載
    の第２の絶縁膜もしくは請求項３乃至５記載の第３の絶
    縁膜の形成工程は、（ａ）前記キャップ導電性膜上に、
    前記キャップ導電性膜を構成する導電体材料の拡散を防
    止する拡散防止絶縁膜を形成する工程と、（ｂ）前記拡
    散防止絶縁膜上に前記拡散防止絶縁膜よりも誘電率の低
    い低誘電絶縁膜を形成する工程と、を有することを特徴
    とする半導体集積回路装置の製造方法。
  13. 【請求項１３】 請求項１２記載の半導体集積回路装置
    の製造方法であって、前記拡散防止絶縁膜は、窒化シリ
    コン膜、ＰＳＧ膜もしくは炭化シリコン膜であることを
    特徴とする半導体集積回路装置の製造方法。
  14. 【請求項１４】 請求項１２記載の半導体集積回路装置
    の製造方法であって、前記低誘電絶縁膜は、ＴＥＯＳ膜
    もしくはＳｉＯＦ膜であることを特徴とする半導体集積
    回路装置の製造方法。
  15. 【請求項１５】 請求項１乃至５記載の半導体集積回路
    装置の製造方法であって、前記キャップ導電性膜は、基
    板表面をフッ化水素（ＨＦ）を含む溶液で洗浄した後形
    成されることを特徴とする半導体集積回路装置の製造方
    法。
  16. 【請求項１６】 請求項１乃至５記載の半導体集積回路
    装置の製造方法であって、前記キャップ導電性膜は、基
    板表面を水素処理した後形成されることを特徴とする半
    導体集積回路装置の製造方法。
  17. 【請求項１７】 請求項１乃至５記載の半導体集積回路
    装置の製造方法であって、前記キャップ導電性膜形成工
    程は、前記選択成長もしくは優先成長後に、基板表面を
    フッ化水素（ＨＦ）もしくは過酸化水素（Ｈ2Ｏ2）を含
    む溶液で洗浄する工程を含むことを特徴とする半導体集
    積回路装置の製造方法。
  18. 【請求項１８】 半導体基板上に形成された第1の絶縁
    膜と、前記絶縁膜中に形成された配線溝と、前記配線溝
    側壁および底部に形成されたバリア層と、前記配線溝内
    部であって、前記バリア層上に形成された導電性膜と、
    前記導電性膜上に形成されたキャップ導電性膜と、前記
    キャップ導電性膜および前記第1の絶縁膜上に形成され
    た第２の絶縁膜と、を有することを特徴とする半導体集
    積回路装置。
  19. 【請求項１９】 半導体基板上に形成された配線と、前
    記配線上に形成された第１の絶縁膜と、前記第１の配線
    のコンタクト領域上であって、前記第１の絶縁膜中に形
    成されたコンタクトホールと、前記コンタクトホール内
    部に形成されたプラグと、前記第１の絶縁膜およびプラ
    グ上に形成された第２の絶縁膜と、前記第２の絶縁膜中
    に形成された配線溝と、前記配線溝側壁および底部に形
    成されたバリア層と、前記配線溝内部であって、前記バ
    リア層上に形成された導電性膜と、前記導電性膜上に形
    成されたキャップ導電性膜と、前記キャップ導電性膜上
    および前記第２の絶縁膜上に形成された第３の絶縁膜
    と、 を有することを特徴とする半導体集積回路装置。
  20. 【請求項２０】 半導体基板上に形成された配線と、前
    記配線上に形成された第１の絶縁膜と、前記第１の絶縁
    膜中に形成された配線溝および前記配線溝底部から前記
    配線まで延在する第１のコンタクトホールと、前記配線
    溝および第１のコンタクトホールの側壁および底部に形
    成されたバリア層と、前記配線溝および第１のコンタク
    トホール内部であって前記バリア層上に形成された第１
    の導電性膜と、前記第１の導電性膜上に形成されたキャ
    ップ導電性膜と、前記キャップ導電性膜上および前記第
    １の絶縁膜上に形成された第２の絶縁膜と、前記第２の
    絶縁膜に形成された第２のコンタクトホールの内部に形
    成された第２の導電性膜と、 を有することを特徴とする半導体集積回路装置。
  21. 【請求項２１】 請求項２０記載の半導体集積回路装置
    であって、前記第１の絶縁膜は、前記配線溝が形成され
    た溝用絶縁膜と、前記第１のコンタクトホールが形成さ
    れたコンタクトホール用絶縁膜とから成ることを特徴と
    する半導体集積回路装置。
  22. 【請求項２２】 請求項１８もしくは１９記載の半導体
    集積回路装置であって、前記半導体集積回路装置はさら
    に、 前記請求項１７記載の第２の絶縁膜もしくは１８記載の
    第３の絶縁膜に形成された開孔部であって、前記キャッ
    プ導電性膜上に形成された開口部の内部に形成された導
    電材料を有することを特徴とする半導体集積回路装置。
  23. 【請求項２３】 請求項１８乃至２０記載の半導体集積
    回路装置であって、前記請求項１８もしくは１９記載の
    導電性膜もしくは請求項２０記載の第１の導電性膜は、
    銅、銀、アルミニウムもしくはこれらの金属を主成分と
    する合金から成ることを特徴とする半導体集積回路装
    置。
  24. 【請求項２４】 請求項１８乃至２０記載の半導体集積
    回路装置であって、前記キャップ導電性膜はＷより成る
    膜であることを特徴とする半導体集積回路装置。
  25. 【請求項２５】 請求項１８乃至２０記載の半導体集積
    回路装置であって、前記キャップ導電性膜はＷＮ、Ｔｉ
    Ｎ、Ｔａ，ＴａＮもしくはＮｉから成る膜であることを
    特徴とする半導体集積回路装置。
  26. 【請求項２６】 請求項１８乃至２０記載の半導体集積
    回路装置であって、前記キャップ導電性膜は、選択成長
    もしくは優先成長により形成された膜であることを特徴
    とする半導体集積回路装置。
  27. 【請求項２７】 請求項１８乃至２０記載の半導体集積
    回路装置であって、前記キャップ導電性膜は、１Ｔｏｒ
    ｒ（１×１．３３３２２×１０2Ｐａ）以下の圧力下で
    形成された膜であることを特徴とする半導体集積回路装
    置。
  28. 【請求項２８】 請求項１８乃至２０記載の半導体集積
    回路装置であって、前記キャップ導電性膜は、その膜厚
    が均一であることを特徴とする半導体集積回路装置。
  29. 【請求項２９】 請求項１８乃至２０記載の半導体集積
    回路装置であって、前記キャップ導電性膜は、そのばら
    つきが５０％以下の均一性を有する膜であることを特徴
    とする半導体集積回路装置。
  30. 【請求項３０】 請求項１８乃至２０記載の半導体集積
    回路装置であって、前記キャップ導電性膜は、その膜厚
    が、配線幅によらず均一であることを特徴とする半導体
    集積回路装置。
  31. 【請求項３１】 請求項１８乃至２０記載の半導体集積
    回路装置であって、前記キャップ導電性膜は、前記配線
    溝底部のバリア層より薄いことを特徴とする半導体集積
    回路装置。
  32. 【請求項３２】 請求項１８乃至２０記載の半導体集積
    回路装置であって、前記キャップ導電性膜は、２〜２０
    ｎｍの膜厚であることをを特徴とする半導体集積回路装
    置。
  33. 【請求項３３】 請求項１８乃至２０記載の半導体集積
    回路装置であって、前記請求項１８もしくは２０記載の
    第２の絶縁膜もしくは請求項１９記載の第３の絶縁膜
    は、前記キャップ導電性膜上に形成されたＴＥＯＳ膜も
    しくは炭化シリコン膜と、前記ＴＥＯＳ膜もしくは炭化
    シリコン膜上に形成された前記ＴＥＯＳ膜もしくは炭化
    シリコン膜より誘電率の低い膜と、を有することを特徴
    とする半導体集積回路装置。
  34. 【請求項３４】 請求項１８乃至２０記載の半導体集積
    回路装置であって、前記請求項１８もしくは２０記載の
    第２の絶縁膜もしくは請求項１９記載の第３の絶縁膜
    は、前記キャップ導電性膜上に形成された前記請求項１
    ８もしくは１９記載の導電性膜もしくは請求項２０記載
    の第１の導電性膜を構成する導電体材料の拡散を防止す
    る拡散防止絶縁膜と、前記拡散防止絶縁膜上に形成され
    た前記拡散防止絶縁膜より誘電率の低い低誘電絶縁膜
    と、を有することを特徴とする半導体集積回路装置。
  35. 【請求項３５】 請求項３４記載の半導体集積回路装置
    であって、前記低誘電絶縁は、ＴＥＯＳ膜もしくはＳｉ
    ＯＦ膜であることを特徴とする半導体集積回路装置。
  36. 【請求項３６】 請求項３４記載の半導体集積回路装置
    であって、前記拡散防止絶縁膜は、窒化シリコン膜、Ｐ
    ＳＧ膜もしくは炭化シリコン膜であることを特徴とする
    半導体集積回路装置。
JP2000135041A 2000-05-08 2000-05-08 半導体集積回路装置およびその製造方法 Pending JP2001319928A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000135041A JP2001319928A (ja) 2000-05-08 2000-05-08 半導体集積回路装置およびその製造方法
TW090105990A TW483105B (en) 2000-05-08 2001-03-14 A semiconductor integrated circuit device and a method of manufacturing the same
KR1020010017834A KR100779295B1 (ko) 2000-05-08 2001-04-04 반도체 집적회로장치 및 그 제조방법
US09/850,162 US6818546B2 (en) 2000-05-08 2001-05-08 Semiconductor integrated circuit device and a method of manufacturing the same
US10/970,024 US7321171B2 (en) 2000-05-08 2004-10-22 Semiconductor integrated circuit device
KR1020070077476A KR100832177B1 (ko) 2000-05-08 2007-08-01 반도체 집적회로장치 및 그 제조방법
US11/872,295 US7642652B2 (en) 2000-05-08 2007-10-15 Semiconductor integrated circuit device and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000135041A JP2001319928A (ja) 2000-05-08 2000-05-08 半導体集積回路装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006037551A Division JP2006179950A (ja) 2006-02-15 2006-02-15 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001319928A true JP2001319928A (ja) 2001-11-16
JP2001319928A5 JP2001319928A5 (ja) 2006-03-30

Family

ID=18643204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000135041A Pending JP2001319928A (ja) 2000-05-08 2000-05-08 半導体集積回路装置およびその製造方法

Country Status (4)

Country Link
US (3) US6818546B2 (ja)
JP (1) JP2001319928A (ja)
KR (2) KR100779295B1 (ja)
TW (1) TW483105B (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031652A (ja) * 2001-07-18 2003-01-31 Sony Corp 半導体装置およびその製造方法
JP2004031918A (ja) * 2002-04-12 2004-01-29 Hitachi Ltd 半導体装置
JP2004193431A (ja) * 2002-12-12 2004-07-08 Renesas Technology Corp 半導体装置およびその製造方法
JP2005033164A (ja) * 2003-07-09 2005-02-03 Hynix Semiconductor Inc 半導体素子の銅配線形成方法
JP2005085983A (ja) * 2003-09-09 2005-03-31 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2005038904A1 (ja) * 2003-10-20 2005-04-28 Renesas Technology Corp. 半導体装置
JP2006324584A (ja) * 2005-05-20 2006-11-30 Sharp Corp 半導体装置およびその製造方法
JP2007142421A (ja) * 2005-11-15 2007-06-07 Dongbu Electronics Co Ltd 半導体素子及びこの製造方法
JP2007189243A (ja) * 2007-03-12 2007-07-26 Fujitsu Ltd 半導体装置
JP2007201490A (ja) * 2007-03-12 2007-08-09 Fujitsu Ltd 半導体装置
CN100345277C (zh) * 2003-09-19 2007-10-24 国际商业机器公司 在互连结构中低电阻通道接触的形成
US7323781B2 (en) 2003-03-25 2008-01-29 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
WO2008081824A1 (ja) * 2006-12-28 2008-07-10 Tokyo Electron Limited 半導体装置およびその製造方法
JP2008300674A (ja) * 2007-05-31 2008-12-11 Rohm Co Ltd 半導体装置
JP2008300675A (ja) * 2007-05-31 2008-12-11 Rohm Co Ltd 半導体装置
JP2009124165A (ja) * 2009-01-19 2009-06-04 Fujitsu Microelectronics Ltd 半導体装置
JP2009124164A (ja) * 2009-01-19 2009-06-04 Fujitsu Microelectronics Ltd 半導体装置
US7772700B2 (en) 2002-04-12 2010-08-10 Renesas Technology Corp. Semiconductor device
JP2011040748A (ja) * 2009-08-11 2011-02-24 Internatl Business Mach Corp <Ibm> ヘテロ接合バイポーラ・トランジスタ及びその製造方法
US8012871B2 (en) 2002-10-17 2011-09-06 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8188600B2 (en) 2004-06-24 2012-05-29 Nec Corporation Semiconductor device and method of fabricating the same
JP2015090902A (ja) * 2013-11-05 2015-05-11 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US7381642B2 (en) 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
JP3329380B2 (ja) * 1999-09-21 2002-09-30 日本電気株式会社 半導体装置およびその製造方法
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
US7170115B2 (en) * 2000-10-17 2007-01-30 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and method of producing the same
US7271489B2 (en) * 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
JP4257051B2 (ja) * 2001-08-10 2009-04-22 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3504250B2 (ja) * 2002-03-07 2004-03-08 沖電気工業株式会社 半導体素子の製造方法
US7279423B2 (en) * 2002-10-31 2007-10-09 Intel Corporation Forming a copper diffusion barrier
US20060183317A1 (en) * 2003-03-14 2006-08-17 Junji Noguchi Semiconductor device and a method of manufacturing the same
JP2004319834A (ja) * 2003-04-17 2004-11-11 Renesas Technology Corp 半導体装置およびその製造方法
US7250114B2 (en) * 2003-05-30 2007-07-31 Lam Research Corporation Methods of finishing quartz glass surfaces and components made by the methods
JP2004356453A (ja) * 2003-05-30 2004-12-16 Trecenti Technologies Inc 半導体装置およびその製造方法
US6958540B2 (en) 2003-06-23 2005-10-25 International Business Machines Corporation Dual damascene interconnect structures having different materials for line and via conductors
US7026233B2 (en) * 2003-08-06 2006-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing defects in post passivation interconnect process
US7915085B2 (en) * 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
KR100590203B1 (ko) * 2003-10-22 2006-06-15 삼성전자주식회사 반도체 장치의 금속 패턴 형성 방법
KR100705937B1 (ko) * 2003-12-19 2007-04-11 에스티마이크로일렉트로닉스 엔.브이. 실리콘 질화막의 스트레스를 방지 및 완충하는 패드구조를 구비한 반도체 장치
KR100577528B1 (ko) * 2003-12-30 2006-05-10 매그나칩 반도체 유한회사 반도체 소자의 인덕터 제조 방법
JP3810411B2 (ja) * 2004-01-23 2006-08-16 Ｎｅｃエレクトロニクス株式会社 集積回路装置
JP4408713B2 (ja) * 2004-02-03 2010-02-03 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
DE102004014676B4 (de) * 2004-03-25 2009-05-14 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung
JP2005347622A (ja) * 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置、回路基板及び電子機器
US8552559B2 (en) * 2004-07-29 2013-10-08 Megica Corporation Very thick metal interconnection scheme in IC chips
US7176141B2 (en) * 2004-09-07 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma treatment to improve barrier layer performance over porous low-K insulating dielectrics
JP4535845B2 (ja) * 2004-10-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置
KR100641980B1 (ko) * 2004-12-17 2006-11-02 동부일렉트로닉스 주식회사 반도체 소자의 배선 및 그 형성방법
JP2006179599A (ja) * 2004-12-21 2006-07-06 Toshiba Corp 半導体装置およびその製造方法
US7341958B2 (en) * 2005-01-21 2008-03-11 Intersil Americas Inc. Integrated process for thin film resistors with silicides
US7399702B2 (en) * 2005-02-01 2008-07-15 Infineon Technologies Ag Methods of forming silicide
US7510972B2 (en) * 2005-02-14 2009-03-31 Tokyo Electron Limited Method of processing substrate, post-chemical mechanical polishing cleaning method, and method of and program for manufacturing electronic device
JP4941921B2 (ja) * 2005-03-14 2012-05-30 株式会社アルバック 選択Ｗ−ＣＶＤ法及びＣｕ多層配線の製作法
US7151052B2 (en) * 2005-04-28 2006-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple etch-stop layer deposition scheme and materials
US7122898B1 (en) * 2005-05-09 2006-10-17 International Business Machines Corporation Electrical programmable metal resistor
US20060267198A1 (en) * 2005-05-25 2006-11-30 Mou-Shiung Lin High performance integrated circuit device and method of making the same
JP4548280B2 (ja) * 2005-08-31 2010-09-22 ソニー株式会社 半導体装置の製造方法
JP4959267B2 (ja) 2006-03-07 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの抵抗値の増加方法
US7585782B2 (en) * 2006-04-11 2009-09-08 Micron Technology, Inc. Methods of forming semiconductor constructions, and methods of selectively removing metal-containing materials relative to oxide
US8022552B2 (en) 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
US8592977B2 (en) * 2006-06-28 2013-11-26 Megit Acquisition Corp. Integrated circuit (IC) chip and method for fabricating the same
KR100881621B1 (ko) * 2007-01-12 2009-02-04 삼성전자주식회사 반도체 장치 및 그 형성방법
JP5135827B2 (ja) * 2007-02-27 2013-02-06 株式会社日立製作所 半導体装置及びその製造方法
US8193636B2 (en) 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
JP5220361B2 (ja) * 2007-07-31 2013-06-26 ルネサスエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
US20090072400A1 (en) * 2007-09-18 2009-03-19 International Business Machines Corporation Contact forming in two portions and contact so formed
US8822346B1 (en) * 2008-06-10 2014-09-02 Intermolecular, Inc. Method and apparatus for self-aligned layer removal
DE102008044984A1 (de) * 2008-08-29 2010-07-15 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit Verspannungsrelaxationsspalte zur Verbesserung der Chipgehäusewechselwirkungsstabilität
JP4901898B2 (ja) * 2009-03-30 2012-03-21 株式会社東芝 半導体装置の製造方法
US20110081503A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of depositing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
SG183510A1 (en) * 2010-03-05 2012-09-27 Lam Res Corp Cleaning solution for sidewall polymer of damascene processes
JP5622433B2 (ja) * 2010-04-28 2014-11-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8642460B2 (en) * 2011-06-08 2014-02-04 International Business Machines Corporation Semiconductor switching device and method of making the same
US9029260B2 (en) * 2011-06-16 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Gap filling method for dual damascene process
JP5957840B2 (ja) * 2011-10-04 2016-07-27 ソニー株式会社 半導体装置の製造方法
KR101923120B1 (ko) * 2012-03-21 2018-11-28 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
US9034664B2 (en) 2012-05-16 2015-05-19 International Business Machines Corporation Method to resolve hollow metal defects in interconnects
US8754508B2 (en) * 2012-08-29 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure to increase resistance to electromigration
US8603913B1 (en) * 2012-12-20 2013-12-10 Lam Research Corporation Porous dielectrics K value restoration by thermal treatment and or solvent treatment
US9209072B2 (en) * 2013-10-25 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Global dielectric and barrier layer
CN114093812A (zh) 2013-12-17 2022-02-25 德克萨斯仪器股份有限公司 使用光刻-冷冻-光刻-蚀刻工艺的细长接触件
US9219033B2 (en) * 2014-03-21 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Via pre-fill on back-end-of-the-line interconnect layer
US9418951B2 (en) 2014-05-15 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with composite barrier layer under redistribution layer and manufacturing method thereof
US9633941B2 (en) 2015-08-21 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US10665679B2 (en) * 2016-02-08 2020-05-26 Mitsubishi Electric Corporation Silicon carbide semiconductor device and method for manufacturing same
US10636673B2 (en) * 2017-09-28 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure
US10636701B2 (en) 2017-09-29 2020-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor devices using multiple planarization processes
CN110571187B (zh) * 2018-06-05 2022-03-18 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN112582276A (zh) 2019-09-28 2021-03-30 台湾积体电路制造股份有限公司 半导体结构及其制造方法
US11581276B2 (en) 2019-09-28 2023-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution layers and methods of fabricating the same in semiconductor devices
US11424187B2 (en) * 2020-08-04 2022-08-23 Nanya Technology Corporation Semiconductor device with porous insulating layers and method for fabricating the same
KR20230033128A (ko) * 2021-08-27 2023-03-08 삼성전자주식회사 반도체 소자

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4695327A (en) * 1985-06-13 1987-09-22 Purusar Corporation Surface treatment to remove impurities in microrecesses
JPH0467655A (ja) 1990-07-09 1992-03-03 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
US5627345A (en) 1991-10-24 1997-05-06 Kawasaki Steel Corporation Multilevel interconnect structure
US5300813A (en) 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JP3156886B2 (ja) 1993-01-26 2001-04-16 日本電信電話株式会社 半導体装置の製造方法
JPH07263589A (ja) 1994-02-18 1995-10-13 Kawasaki Steel Corp 多層配線構造およびその製造方法
US5478436A (en) * 1994-12-27 1995-12-26 Motorola, Inc. Selective cleaning process for fabricating a semiconductor device
JPH08222568A (ja) 1995-02-10 1996-08-30 Ulvac Japan Ltd 銅配線製造方法、半導体装置、及び銅配線製造装置
JPH0964034A (ja) 1995-08-18 1997-03-07 Toshiba Corp 半導体装置およびその製造方法
JPH09172070A (ja) 1995-12-18 1997-06-30 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5733176A (en) * 1996-05-24 1998-03-31 Micron Technology, Inc. Polishing pad and method of use
US5892281A (en) * 1996-06-10 1999-04-06 Micron Technology, Inc. Tantalum-aluminum-nitrogen material for semiconductor devices
US5723387A (en) * 1996-07-22 1998-03-03 Industrial Technology Research Institute Method and apparatus for forming very small scale Cu interconnect metallurgy on semiconductor substrates
JPH10135153A (ja) 1996-10-29 1998-05-22 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3409831B2 (ja) 1997-02-14 2003-05-26 日本電信電話株式会社 半導体装置の配線構造の製造方法
JP3228181B2 (ja) * 1997-05-12 2001-11-12 ヤマハ株式会社 平坦配線形成法
US6069068A (en) 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
US6130161A (en) 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
JPH1116906A (ja) * 1997-06-27 1999-01-22 Sony Corp 半導体装置及びその製造方法
US6100184A (en) 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
US5893756A (en) * 1997-08-26 1999-04-13 Lsi Logic Corporation Use of ethylene glycol as a corrosion inhibitor during cleaning after metal chemical mechanical polishing
US6870263B1 (en) 1998-03-31 2005-03-22 Infineon Technologies Ag Device interconnection
US6452276B1 (en) * 1998-04-30 2002-09-17 International Business Machines Corporation Ultra thin, single phase, diffusion barrier for metal conductors
JPH11312680A (ja) * 1998-04-30 1999-11-09 Nec Corp 配線の形成方法
US6265779B1 (en) * 1998-08-11 2001-07-24 International Business Machines Corporation Method and material for integration of fuorine-containing low-k dielectrics
US6153935A (en) * 1999-09-30 2000-11-28 International Business Machines Corporation Dual etch stop/diffusion barrier for damascene interconnects
US6261950B1 (en) 1999-10-18 2001-07-17 Infineon Technologies Ag Self-aligned metal caps for interlevel metal connections
US6541367B1 (en) * 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
JP3907151B2 (ja) * 2000-01-25 2007-04-18 株式会社東芝 半導体装置の製造方法
US6559070B1 (en) * 2000-04-11 2003-05-06 Applied Materials, Inc. Mesoporous silica films with mobile ion gettering and accelerated processing
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6258659B1 (en) * 2000-11-29 2001-07-10 International Business Machines Corporation Embedded vertical DRAM cells and dual workfunction logic gates

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031652A (ja) * 2001-07-18 2003-01-31 Sony Corp 半導体装置およびその製造方法
JP4538995B2 (ja) * 2001-07-18 2010-09-08 ソニー株式会社 半導体装置およびその製造方法
US7772700B2 (en) 2002-04-12 2010-08-10 Renesas Technology Corp. Semiconductor device
JP2004031918A (ja) * 2002-04-12 2004-01-29 Hitachi Ltd 半導体装置
US7986041B2 (en) 2002-04-12 2011-07-26 Renesas Electronics Corporation Semiconductor device
US8012871B2 (en) 2002-10-17 2011-09-06 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2004193431A (ja) * 2002-12-12 2004-07-08 Renesas Technology Corp 半導体装置およびその製造方法
US8431480B2 (en) 2003-03-25 2013-04-30 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8053893B2 (en) 2003-03-25 2011-11-08 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9490213B2 (en) 2003-03-25 2016-11-08 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8810034B2 (en) 2003-03-25 2014-08-19 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US7777343B2 (en) 2003-03-25 2010-08-17 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US7323781B2 (en) 2003-03-25 2008-01-29 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US8617981B2 (en) 2003-03-25 2013-12-31 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9064870B2 (en) 2003-03-25 2015-06-23 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US10304726B2 (en) 2003-03-25 2019-05-28 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9659867B2 (en) 2003-03-25 2017-05-23 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US10121693B2 (en) 2003-03-25 2018-11-06 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9818639B2 (en) 2003-03-25 2017-11-14 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2005033164A (ja) * 2003-07-09 2005-02-03 Hynix Semiconductor Inc 半導体素子の銅配線形成方法
JP4638140B2 (ja) * 2003-07-09 2011-02-23 マグナチップセミコンダクター有限会社 半導体素子の銅配線形成方法
JP4499390B2 (ja) * 2003-09-09 2010-07-07 パナソニック株式会社 半導体装置及びその製造方法
JP2005085983A (ja) * 2003-09-09 2005-03-31 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
CN100345277C (zh) * 2003-09-19 2007-10-24 国际商业机器公司 在互连结构中低电阻通道接触的形成
JP2007042662A (ja) * 2003-10-20 2007-02-15 Renesas Technology Corp 半導体装置
WO2005038904A1 (ja) * 2003-10-20 2005-04-28 Renesas Technology Corp. 半導体装置
US8188600B2 (en) 2004-06-24 2012-05-29 Nec Corporation Semiconductor device and method of fabricating the same
JP2006324584A (ja) * 2005-05-20 2006-11-30 Sharp Corp 半導体装置およびその製造方法
JP2007142421A (ja) * 2005-11-15 2007-06-07 Dongbu Electronics Co Ltd 半導体素子及びこの製造方法
US8017519B2 (en) 2006-12-28 2011-09-13 Tokyo Electron Limited Semiconductor device and manufacturing method thereof
JP2008182174A (ja) * 2006-12-28 2008-08-07 Tokyo Electron Ltd 半導体装置およびその製造方法
WO2008081824A1 (ja) * 2006-12-28 2008-07-10 Tokyo Electron Limited 半導体装置およびその製造方法
JP2007201490A (ja) * 2007-03-12 2007-08-09 Fujitsu Ltd 半導体装置
JP2007189243A (ja) * 2007-03-12 2007-07-26 Fujitsu Ltd 半導体装置
JP2008300675A (ja) * 2007-05-31 2008-12-11 Rohm Co Ltd 半導体装置
JP2008300674A (ja) * 2007-05-31 2008-12-11 Rohm Co Ltd 半導体装置
JP2009124164A (ja) * 2009-01-19 2009-06-04 Fujitsu Microelectronics Ltd 半導体装置
JP2009124165A (ja) * 2009-01-19 2009-06-04 Fujitsu Microelectronics Ltd 半導体装置
JP2011040748A (ja) * 2009-08-11 2011-02-24 Internatl Business Mach Corp <Ibm> ヘテロ接合バイポーラ・トランジスタ及びその製造方法
JP2015090902A (ja) * 2013-11-05 2015-05-11 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20010045651A1 (en) 2001-11-29
US7321171B2 (en) 2008-01-22
US6818546B2 (en) 2004-11-16
TW483105B (en) 2002-04-11
US7642652B2 (en) 2010-01-05
US20080042282A1 (en) 2008-02-21
KR100832177B1 (ko) 2008-05-23
KR20010105158A (ko) 2001-11-28
KR20070083230A (ko) 2007-08-23
KR100779295B1 (ko) 2007-11-23
US20050095844A1 (en) 2005-05-05

Similar Documents

Publication Publication Date Title
JP2001319928A (ja) 半導体集積回路装置およびその製造方法
US6706626B2 (en) Method of fabricating contact plug
KR100755670B1 (ko) 반도체 소자의 제조 방법
JPH02288335A (ja) タングステンコンタクトの製造方法および半導体デバイス
US20130228929A1 (en) Protection Layers for Conductive Pads and Methods of Formation Thereof
US6404058B1 (en) Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof
EP1330842B1 (en) Low temperature hillock suppression method in integrated circuit interconnects
JP2007042662A (ja) 半導体装置
JP2003100746A (ja) 半導体装置の製造方法
US6465345B1 (en) Prevention of inter-channel current leakage in semiconductors
US6251771B1 (en) Hydrogen passivation of chemical-mechanically polished copper-containing layers
KR100783868B1 (ko) 반도체장치의 제조방법 및 반도체장치
JP2006179950A (ja) 半導体集積回路装置の製造方法
KR100606544B1 (ko) 반도체 소자의 구리 배선 방법
US11658067B2 (en) Semiconductor structure and formation method thereof
KR100720402B1 (ko) 듀얼 다마센 공정을 이용한 금속 배선 형성 방법
KR100641910B1 (ko) 반도체 소자의 금속배선 형성방법
JP2002009146A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
JP2000260869A (ja) 半導体装置及びその製造方法
US8008708B2 (en) Metal line of semiconductor device having a diffusion barrier and method for forming the same
JP2001044201A (ja) 半導体集積回路装置の製造方法
US7601633B2 (en) Semiconductor device and method for fabricating the same
US7981781B2 (en) Metal line of semiconductor device having a diffusion barrier and method for forming the same
KR101044007B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JP2001156169A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415