JP3810411B2 - 集積回路装置 - Google Patents

集積回路装置 Download PDF

Info

Publication number
JP3810411B2
JP3810411B2 JP2004016263A JP2004016263A JP3810411B2 JP 3810411 B2 JP3810411 B2 JP 3810411B2 JP 2004016263 A JP2004016263 A JP 2004016263A JP 2004016263 A JP2004016263 A JP 2004016263A JP 3810411 B2 JP3810411 B2 JP 3810411B2
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
wiring
pad
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004016263A
Other languages
English (en)
Other versions
JP2005209963A (ja
Inventor
宏明 大窪
邦子 菊田
康隆 中柴
尚由 川原
寛 村瀬
直樹 小田
得人 佐々木
信和 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Priority to JP2004016263A priority Critical patent/JP3810411B2/ja
Priority to CNB2005100043775A priority patent/CN100521205C/zh
Priority to CN2008101896923A priority patent/CN101452931B/zh
Priority to US11/038,094 priority patent/US7239002B2/en
Publication of JP2005209963A publication Critical patent/JP2005209963A/ja
Application granted granted Critical
Publication of JP3810411B2 publication Critical patent/JP3810411B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01KMEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G01K7/015Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions using microstructures, e.g. made of silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)

Description

本発明は、モノリシック型の温度センサを内蔵した集積回路装置に関する。
近時、集積回路装置において、熱による素子の破壊を防止すること、及び集積回路装置内に設けられた素子のうち、特性が温度依存性を持つ素子、例えば水晶発振器等、の動作を安定化することを目的として、集積回路装置の動作温度をモニタする必要性が高まってきている。
このため、例えば、半導体集積回路装置内において、LSI(Large Scale Integrated circuit:大規模集積回路)と同一の基板上に温度センサを設け、この温度センサによって検出される温度が所定値を超えたときに、異常過熱と判断してLSIを遮断状態とすることにより、LSIを温度上昇による熱破壊から保護する技術が開示されている(例えば、特許文献1参照。)。
また、このような温度センサとして、寄生pn接合ダイオードを使用する技術が提案されている(例えば、特許文献2参照。)。図4は、特許文献2に記載されている従来の温度センサを備えた半導体集積回路装置を示す断面図であり、図5は、図4に示す半導体集積回路装置の温度センサ部を示す等価回路図である。
図4に示すように、この従来の半導体集積回路装置21は、P型シリコン基板PSubと、このP型シリコン基板PSub上に形成された多層配線層M21から構成されている。多層配線層M21は、夫々複数の配線層及び絶縁層が交互に積層されたものである。そして、この半導体集積回路装置21には、P型シリコン基板PSubの表面及び多層配線層M21の所定の領域に形成された論理回路部2と、同じくP型シリコン基板PSubの表面及び多層配線層M21における論理回路部2が形成されていない領域に形成された温度センサ部23とが設けられている。
論理回路部2においては、例えばCMOS(Complementary Metal Oxide Semiconductor:相補型金属酸化膜半導体)回路4が設けられている。CMOS回路4においては、P型シリコン基板PSubの表面にNウエルNW1及びPウエルPW1が相互に隣接するように形成されている。NウエルNW1の表面には、ソース・ドレイン領域となる2ヶ所のp拡散領域P1及びP2が相互に離隔して形成されており、PウエルPW1の表面には、ソース・ドレイン領域となる2ヶ所のn拡散領域N1及びN2が相互に離隔して形成されている。NウエルNW1におけるp拡散領域P1とP2との間はチャネル領域5となっている。また、PウエルPW1におけるn拡散領域N1とN2との間はチャネル領域6となっている。
多層配線層M21におけるチャネル領域5及び6の直上域を含む領域にはゲート絶縁膜(図示せず)が設けられており、ゲート絶縁膜上におけるチャネル領域5及び6の直上域には夫々、例えばポリシリコンからなるゲート電極G1及びG2が設けられている。ゲート電極G1及びG2はゲート端子Vgに共通接続されている。そして、チャネル領域5、ソース・ドレイン領域としてのp拡散領域P1及びP2、ゲート絶縁膜並びにゲート電極G1により、P型MOSトランジスタが形成されている。また、チャネル領域6、ソース・ドレイン領域としてのn拡散領域N1及びN2、ゲート絶縁膜並びにゲート電極G2により、N型MOSトランジスタが形成されている。
多層配線層M21におけるp拡散領域P1上には、このp拡散領域P1に接続するようにビアV1が設けられており、このビアV1上には、ビアV1に接続するように配線W1が設けられている。配線W1上には、この配線W1に接続するようにビアV2が設けられており、ビアV2上には、このビアV2に接続するように、電源電位配線Vccが設けられている。これにより、p拡散領域P1は、ビアV1、配線W1及びビアV2を介して電源電位配線Vccに接続されている。
また、多層配線層M21におけるp拡散領域P2上には、このp拡散領域P2に接続するようにビアV3が設けられており、n拡散領域N1上には、このn拡散領域N1に接続するようにビアV4が設けられている。そして、ビアV3及びV4上には、ビアV3及びV4の双方に接続するように配線W2が設けられており、配線W2上には、この配線W2に接続するようにビアV5が設けられており、ビアV5上にはこのビアV5に接続するように配線W3が設けられている。これにより、p拡散領域P2及びn拡散領域N1は、ビアV3及びV4、配線W2並びにビアV5を介して配線W3に接続されている。
更に、多層配線層M21におけるn拡散領域N2上には、このn拡散領域N1に接続するようにビアV6が設けられており、ビアV6上には、このビアV6に接続するように配線W4が設けられている。配線W4上には、この配線W4に接続するようにビアV7が設けられており、ビアV7上には、このビアV7に接続するように、接地電位配線GNDが設けられている。これにより、n拡散領域N2は、ビアV6、配線W4及びビアV7を介して接地電位配線GNDに接続されている。
一方、P型シリコン基板PSubの表面におけるNウエルNW1及びPウエルPW1が形成されている領域以外の領域に、p拡散領域P3が形成されている。多層配線層M21におけるp拡散領域P3上には、下から順にビアV8、配線W5、ビアV9及び接地電位配線GNDがこの順に設けられており、p拡散領域P3は、ビアV8、配線W5及びビアV9を介して接地電位配線GNDに接続されている。
温度センサ部23においては、P型シリコン基板PSubの表面にNウエルNW2が形成されており、このNウエルNW2の表面にはp拡散領域P21及びn拡散領域N21が相互に離隔して形成されている。そして、多層配線層M21におけるp拡散領域P21上には、下から順にビアV21、配線W21、ビア22及び接地電位配線GNDがこの順に設けられており、p拡散領域P21は、ビアV21、配線W21及びビアV22を介して接地電位配線GNDに接続されている。
また、多層配線層M21におけるn拡散領域N21上には、このn拡散領域N21に接続するようにビアV23が設けられており、このビアV23上には、配線W22が設けられている。配線W22は、その一端部がビアV23に接続されていると共に、出力端子Vout21に接続されている。また、配線W22の下方には、配線W22の他端部に接続するようにビアV24が設けられており、ビアV24の下方には、例えばポリシリコンからなる抵抗体Rが設けられている。抵抗体Rはシート状の形状を持ち、その一端部がビアV24に接続されている。抵抗体RはCMOS回路4のゲート電極G1及びG2と同時に形成されたものであり、ゲート電極G1及びG2と同層に設けられている。更に、抵抗体R上には抵抗体Rの他端部に接続するようにビアV25が設けられている。更にまた、ビアV25上には、下から順に、配線W23、ビアV26及び電源電位配線Vccが設けられており、抵抗体RはビアV25、配線W23及びビアV26を介して電源電位配線Vccに接続されている。
これにより、NウエルNW2にはp拡散領域P21よりも高い電位が印加される。この結果、p拡散領域P21とNウエルNW2との間で、順方向のpn接合が形成され、寄生pn接合ダイオードDが形成される。
なお、多層配線層M21において、ビアV1、V3、V4、V6、V8、V21及びV23は第1の絶縁層内に設けられており、この第1の絶縁層内に、ゲート電極G1及びG2並びに抵抗体Rが同層に設けられている。また、配線W1、W2、W4、W5、W21、W22及びW23は前記第1の絶縁層上に設けられた第1の配線層内に相互に同層に設けられており、ビアV2、V5、V7、V9、V22及びV26はこの第1の配線層上に設けられた第2の絶縁層内に設けられている。更に、各接地電位配線GND、各電源電位配線Vcc及び配線W3は第2の絶縁層上に設けられた第2の配線層内に相互に同層に設けられている。更にまた、多層配線層M21における前記各ビア、各配線及び抵抗体R以外の部分、並びに第2の絶縁層の上層は、絶縁材料7により埋め込まれている。
図5に示すように、半導体集積回路装置21における温度センサ部23においては、電源電位配線Vccから接地電位配線GNDに向かって、抵抗体R及び寄生pn接合ダイオードDがこの順に直列に接続されており、抵抗体Rと寄生pn接合ダイオードDとの間の接続点には出力端子Vout21が接続されている。このとき、寄生pn接合ダイオードDは順方向になるように接続されている。
これにより、図4に示すように、半導体集積回路装置21の温度が変化すると、寄生pn接合ダイオードDの特性が変化し、この特性の変化により出力端子Vout21の電位が変化する。そして、この出力端子Vout21の電位を検出することにより、半導体集積回路装置21の温度を測定することができる。また、この半導体集積回路装置21においては、寄生pn接合ダイオードDを、MOSトランジスタの素子構造を利用して形成することができるため、従来のMOSプロセスを変更することなく、温度センサ部23を形成することができる。
特開平1−302849号公報 特開平9−229778号公報
しかしながら、上述の従来の技術には、以下に示すような問題点がある。図4及び図5に示す従来の技術においては、寄生pn接合ダイオードDの温度係数が0.002/K程度と低く、十分なSNR(Signal-to-Noise Ratio:信号対雑音比)を得ることができない。
本発明はかかる問題点に鑑みてなされたものであって、十分なSNRを得ることができる温度センサを備えた集積回路装置を提供することを目的とする。
本発明に係る集積回路装置は、基板と、この基板上に設けられた多層配線層とを備えた集積回路装置において、前記多層配線層は、2本の配線と、この2本の配線に夫々接続された2個のプラグと、金属酸化物からなり前記2個のプラグ間に接続されると共に前記プラグの直上に設けられた温度モニタ部材と、前記プラグと前記温度モニタ部材との間に設けられた導電性材料からなる2個のパッドと、を有し、前記パッドによって、前記プラグと前記温度モニタ部材との間に絶縁体が形成されないようにしたことを特徴とする。
本発明においては、配線間にプラグ及びパッドを介して温度モニタ部材が接続されている。温度モニタ部材を形成する金属酸化物の抵抗率は温度に応じて変化するため、配線間の抵抗値を測定することによって、温度を測定することができる。そして、金属酸化物の抵抗率の温度係数はpn接合ダイオードの抵抗値の温度係数よりも高く、安定であるため、SNRが高い温度測定を行うことができる。また、本発明においては、プラグと温度モニタ部材との間に上述の導電性材料からなるパッドが設けられているため、温度モニタ部材を形成するときに、プラグと温度モニタ部材との界面に絶縁膜が形成されることがなく、プラグと温度モニタ部材との間の接続信頼性が高い。
また、前記金属酸化物が酸化バナジウム(VO)であってもよく、前記プラグを形成する材料がタングステン(W)であってもよく、前記パッドが、Ti、TiN、Al、AlCu合金、Cu、Ta、TaN、NiCr合金からなる群から選択された1種の導電性材料、2種以上の導電性材料の化合物、又はこれらの導電性材料若しくは化合物を含む材料により形成されていてもよい。タングステンからなるプラグ上に酸化バナジウムからなる温度モニタ部材を直接形成すると、プラグと温度モニタ部材との界面に絶縁膜が形成され、接続信頼性が低下することがあるが、プラグと温度モニタ部材との間に上述の材料からなるパッドを設けることにより、これを防止できる。
更に、前記温度モニタ部材の直下域にその少なくとも一部が配置された論理回路部を有することが好ましい。これにより、温度モニタ部の直下域を有効に利用して省スペース化を図ることができ、集積回路装置を小型化することができる。
更にまた、前記配線が前記多層配線層の最上層の配線であり、前記プラグ、前記パッド及び前記温度モニタ部材は前記配線の上方に配置されていることことが好ましい。これにより、半導体集積回路装置における多層配線層の最上層配線以下の部分は、従来のプラットフォームをそのまま使用することができる。また、温度モニタ部材を特殊な材料により形成する場合においても、最上層配線以下の部分を製造する製造装置が汚染されることがない。
本発明によれば、金属酸化物からなる温度モニタ部材を設けることにより、SNRが高い温度センサを備えた集積回路装置を実現することができる。
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第1の実施形態について説明する。図1は、本実施形態に係る半導体集積回路装置を示す断面図であり、図2は、図1に示す半導体集積回路装置の温度センサ部を示す等価回路図である。本実施形態に係る半導体集積回路装置は1個のシリコンチップ上に形成されたものである。図1に示すように、本実施形態に係る半導体集積回路装置1においては、温度センサ部3及び論理回路部(図示せず)が設けられており、更に半導体集積回路装置1内の回路を外部に接続する外部パッド20が設けられている。以下、半導体集積回路装置1全体に共通する構成について説明する。
半導体集積回路装置1においては、P型シリコン基板PSubが設けられており、このP型シリコン基板PSub上に多層配線層M1が設けられている。そして、この多層配線層M1上にシート層16が設けられている。多層配線層M1は、基板側から順に例えば3層の配線層L1乃至L3が積層されたものである。配線層L2には、例えばアルミニウム(Al)からなる配線W11が設けられており、この配線W11上にはプラグとして例えばタングステン(W)からなるビアV11が設けられている。また、配線層L3には、例えばAlからなる配線W12が設けられており、この配線W12上にはプラグとして例えばWからなるビアV12が設けられている。配線W12は多層配線層M1の最上層配線である。そして、配線W11、ビアV11、配線W12、ビアV12はこの順に直列に接続されている。また、配線層L1には、配線W11をP型シリコン基板PSubの表面に形成された拡散領域(図示せず)に接続するビア(図示せず)が設けられている。また、多層配線層M1内の配線層とは異なり、シート層16内には通常の配線は形成されていない。更に、多層配線層M1及びシート層16における配線及びビア以外の部分は、例えばシリコン酸化物等の絶縁材料7により埋め込まれている。
次に、半導体集積回路装置1における各部の構成について説明する。半導体集積回路装置1の論理回路部の構成は、図4に示す従来の半導体集積回路装置21の論理回路部2の構成と同じである。即ち、論理回路部は、演算及び記憶等の処理を行うものであり、CMOS回路等の素子が設けられている。また、論理回路部には、温度センサ部3の測定結果をデータ処理する回路が含まれていてもよい。
また、温度センサ部3においては、前述の如く、多層配線層M1の配線層L2及びL3に、夫々2本の配線W11及び配線W12が設けられており、これらの配線W11及びW12上には、夫々ビアV11及びビアV12が設けられている。これにより、多層配線層M1には、配線W11、ビアV11、配線W12及びビアV12がこの順に直列に接続された導電構造体が2組設けられている。そして、多層配線層M1上における各ビアV12の上面を覆う領域には、例えばチタン(Ti)からなるパッド8が設けられている。パッド8の厚さは例えば100乃至200nmである。また、多層配線層M1の表面に垂直な方向から見て(以下、平面視で、という)、パッド8はビアV12を覆うような形状となっている。
また、多層配線層M1及びパッド8を覆うように、絶縁層15が設けられており、絶縁層15におけるパッド8の直上域には、パッド8に到達するようにビア9が形成されている。即ち、絶縁層15は、多層配線層M1の上面におけるパッド8により覆われていない領域、及びパッド8の周辺部分を覆っており、パッド8の中央部分は覆っていない。
更に、ビア9の内部には酸化バナジウム(VO)が埋め込まれている。そして、2個のビア9同士を接続するように、酸化バナジウムからなる温度モニタ部材10が設けられている。ビア9の内部に埋め込まれた酸化バナジウム及び温度モニタ部材10を形成する酸化バナジウムは、バナジウムからなるターゲットを使用して酸素雰囲気中において行う反応性スパッタリング法により連続して堆積されて形成されたものである。従って、ビア9と温度モニタ部材10との間には実体的な境界面は存在せず、両者は一体化している。そして、絶縁層15上には、温度モニタ部材10を覆うように、絶縁材料7からなる絶縁層が形成されている。パッド8、絶縁層15、温度モニタ部材10及び絶縁材料7からなる絶縁層により、シート層16が形成されている。
温度モニタ部材10の形状は、例えば平面視で正方形をなすシート形状であり、この正方形の1辺の長さは例えば10乃至20μmであり、膜厚は例えば0.1乃至0.2μmである。また、酸化バナジウムの安定な化合物は、例えばVO及びV等であり、酸化バナジウムを化学式VOで表すと、xは2前後である。なお、温度が25℃であるときの酸化バナジウムの体積抵抗率は、シリコンウエハ上で例えば0.01乃至10(Ω・cm)程度であり、温度係数は−0.02乃至−0.03(/K)程度である。温度モニタ部材10の抵抗値は例えば数百Ω、例えば300Ωである。
温度センサ部3が上述の如く構成されているため、2本の配線W11のうち一方は、各1個のビアV11、配線W12、ビアV12、パッド8及びビア9を介して、温度モニタ部材10の一端部に接続されており、2本の配線W11のうち他方は、他の各1個のビアV11、配線W12、ビアV12、パッド8及びビア9を介して、温度モニタ部材10の他端部に接続されている。即ち、2本の配線W11間には、温度モニタ部材10が接続されている。
そして、例えば、一方の配線W11は接地電位配線GND(図2参照)に接続されており、他方の配線W11は抵抗体R(図2参照)を介して電源電位配線Vcc(図2参照)に接続されており、温度モニタ部材10と抵抗体Rとの間には出力端子Vout1(図2参照)が接続されている。なお、抵抗体Rの構成及び多層配線層M1中における配設位置は、例えば図4に示す従来の半導体集積回路装置21の抵抗体Rと同様である。即ち、本実施形態における抵抗体Rは例えばポリシリコン膜により形成されており、その抵抗値は、例えば、温度モニタ部材10の抵抗値と略等しく設定されており、例えば数百Ω、例えば300Ωである。
また、半導体集積回路装置1における論理回路部及び温度センサ部3以外の部分の一部において、多層配線層M1の配線層L3及びシート層16に開口部19が形成されており、この開口部19の底部には外部パッド20が設けられている。外部パッド20は例えばAlからなり、配線W12と同層に設けられたものである。この外部パッド20は半導体集積回路装置1を外部に接続するものである。
本実施形態に係る半導体集積回路装置1を上述の如く構成した結果、図2に示すように、温度センサ部3においては、電源電位配線Vccから接地電位配線GNDに向かって、抵抗体R及び温度モニタ部材10がこの順に直列に接続された回路が形成される。そして、抵抗体Rと温度モニタ部材10との接続点に、出力端子Vout1が接続されている。
なお、半導体集積回路装置1においては、論理回路部(図示せず)はP型シリコン基板PSub及び多層配線層M1に設けられており、多層配線層M1の上層にあるシート層16には設けられていない。一方、温度センサ部3の温度モニタ部材10はシート層16に設けられている。
次に、上述の如く構成された本実施形態に係る半導体集積回路装置1の動作について説明する。図2に示すように、接地電位配線GNDに接地電位を印加し、電源電位配線Vccに電源電位を印加すると、出力端子Vout1の電位は、温度モニタ部材10の抵抗値及び抵抗体Rの抵抗値によって決定される接地電位と電源電位との中間の値となる。そして、外部の温度が上昇するか、又は論理回路部が駆動して発熱することにより半導体集積回路装置1の温度が上昇すると、温度モニタ部材10の温度も上昇し、その抵抗値が低下する。このとき、温度モニタ部材10を形成する酸化バナジウムの抵抗率の温度係数は−0.02乃至−0.03程度であるため、温度が1℃上昇すると抵抗値は2〜3%程度減少する。そして、出力端子Vout1の電位を検出することにより、半導体集積回路装置1の温度を測定する。
次に、本実施形態の効果について説明する。酸化バナジウムの抵抗率の温度係数の絶対値は0.02〜0.03程度であり、寄生pn接合ダイオードの温度係数の絶対値である0.002よりも大きいため、本実施形態においては、温度測定に際して高いSNRを得ることができる。また、酸化バナジウムは化学的に安定であるため、温度センサ部3の信頼性を向上させることができ、この結果、半導体集積回路装置1の信頼性を向上させることができる。
また、タングステンからなるビアV12と酸化バナジウムからなるビア9との間にTiからなるパッド8が設けられているため、ビア9の内部に酸化バナジウムを堆積させる際に、ビアV12とビア9との間に絶縁膜が形成されることがない。これにより、ビアV12とビア9との間の接続信頼性を向上させることができる。
なお、仮にパッド8を設けず、タングステンからなるビアV12上に直接酸化バナジウムを堆積させると、タングステンと酸化バナジウムとの間に絶縁膜が形成されてしまうことがある。この結果、ビアV12とビア9との間の接続信頼性が低下する。この絶縁膜の組成はタングステンとバナジウムの金属間化合物を含むものと推定されているが、詳細な組成及び膜厚等は不明である。
更に、本実施形態においては、温度モニタ部材10が多層配線層M1の上層のシート層16に設けられており、論理回路部がこのシート層16には設けられておらず、それよりも下層の配線層に設けられているため、論理回路部には既存のマクロを使用することができる。そして、論理回路部を形成した後に、温度モニタ部材10を形成することができるため、論理回路部を従来の製造プロセスにより形成することができる。このため、論理回路部については、既存のプラットフォームを変更する必要がない。この結果、温度モニタ部材10を設けることによる製造コストの上昇を抑制できる。また、酸化バナジウムにより、論理回路部を汚染することがなく、論理回路部を製造するための半導体製造装置を汚染することがない。
なお、本実施形態においては、パッド8がTiにより形成されている例を示したが、本発明はこれに限定されず、パッド8は、ビアV12を形成する材料及び温度モニタ部材10を形成する材料との間に絶縁体を形成しない材料により形成されていればよく、例えば、TiN、Al、AlCu合金、Cu、Ta、TaN、NiCr合金からなる群から選択された1種の導電性材料、2種以上の導電性材料の化合物、又はこれらの導電性材料若しくは化合物を含む材料により形成されていてもよい。
また、本実施形態においては、配線W11及びW12をAlにより形成する例を示したが、本発明はこれに限定されず、例えば、TiN層、AlCu合金層及びTiN層からなる3層膜により形成してもよい。
更に、本実施形態においては、論理回路部が形成されている領域と異なる領域に温度センサ部3が形成されている例を示したが、本発明においては、温度モニタ部材10の直下域に論理回路部の少なくとも一部が配置されていてもよい。これにより、温度モニタ部材10の直下域を有効に利用して省スペース化を図ることができ、半導体集積回路装置1のレイアウト面積を低減して小型化を図ることができる。
また、温度センサ部3は、半導体集積回路装置1が形成されているチップの1ヶ所に形成されていてもよく、複数の箇所に夫々形成されていてもよい。例えば、チップの中央部及び四隅部の合計5ヶ所に形成されていてもよい。温度センサ部3を複数ヶ所に夫々設け、各温度センサ部3の測定値の平均値を算出することにより、温度測定の精度をより向上させることができる。
次に、本発明の第2の実施形態について説明する。図3は本実施形態に係る半導体集積回路装置を示す断面図である。図3に示すように、本実施形態においては、前述の第1の実施形態と比較して、半導体集積回路装置11のシート層16に絶縁層15が設けられていない点が異なっている。このため、本実施形態においては、多層配線層M1上に設けられたパッド8を覆うように、温度モニタ部材10が設けられており、温度モニタ部材10はパッド8に接触している。即ち、温度モニタ部材10は、ビア等を介さずに、パッド8に直接接続されている。本実施形態における上記以外の構成及び動作は、前述の第1の実施形態と同様である。
本実施形態においては、前述の第1の実施形態と比較して、絶縁層15を省略しているため、半導体集積回路装置の製造工程を簡略化することができる。また、温度モニタ部材10がパッド8に直接接続されているため、両者間の接続抵抗を低減することができる。本実施形態における上記以外の効果は、前述の第1の実施形態と同様である。
本発明は、モノリシック型の温度センサを備えた集積回路装置に適用することができ、特に、半導体プロセスによって製造される温度センサを備えた半導体集積回路装置に好適に適用することができる。
本発明の第1の実施形態に係る半導体集積回路装置を示す断面図である。 図1に示す半導体集積回路装置の温度センサ部を示す等価回路図である。 本発明の第2の実施形態に係る半導体集積回路装置を示す断面図である。 従来の温度センサを備えた半導体集積回路装置を示す断面図である。 図4に示す半導体集積回路装置の温度センサ部を示す等価回路図である。
符号の説明
1、11、21;半導体集積回路装置
2;論理回路部
3、23;温度センサ部
4;CMOS回路
5、6;チャネル領域
7;絶縁材料
8;パッド
9;ビア
10;温度モニタ部材
15;絶縁層
16;シート層
19;開口部
20;外部パッド
D;寄生pn接合ダイオード
G1、G2;ゲート電極
M1、M21;多層配線層
PSub;P型シリコン基板
R;抵抗体
Vg;ゲート端子
Vout1、Vout21;出力端子
PW1;Pウエル
NW1、NW2;Nウエル
P1、P2、P21;p拡散領域
N1、N2、N21;n拡散領域
V1〜V6、V11、V12、V21〜V26;ビア
W1〜W5、W11、W12、W21〜W23;配線
Vcc;電源電位配線
GND;接地電位配線

Claims (10)

  1. 基板と、この基板上に設けられた多層配線層とを備えた集積回路装置において、前記多層配線層は、2本の配線と、この2本の配線に夫々接続された2個のプラグと、金属酸化物からなり前記2個のプラグ間に接続されると共に前記プラグの直上に設けられた温度モニタ部材と、前記プラグと前記温度モニタ部材との間に設けられた導電性材料からなる2個のパッドと、を有し、前記パッドによって、前記プラグと前記温度モニタ部材との間に絶縁体が形成されないようにしたことを特徴とする集積回路装置。
  2. 前記金属酸化物が酸化バナジウムであることを特徴とする請求項1に記載の集積回路装置。
  3. 前記プラグを形成する材料がタングステンであることを特徴とする請求項1又は2に記載の集積回路装置。
  4. 前記パッドが、Ti、TiN、Al、AlCu合金、Cu、Ta、TaN、NiCr合金からなる群から選択された1種の導電性材料、2種以上の導電性材料の化合物、又はこれらの導電性材料若しくは化合物を含む材料により形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の集積回路装置。
  5. 前記パッドを覆うように設けられた絶縁層を有し、この絶縁層における前記パッドの直上域に前記パッドに到達するようにビアが設けられており、このビア内に前記金属酸化物が埋め込まれており、前記温度モニタ部材はこのビア内の金属酸化物を介して前記パッドに接続されていることを特徴とする請求項1乃至4のいずれか1項に記載の集積回路装置。
  6. 前記温度モニタ部材が前記パッドを覆うように配置されており、前記温度モニタ部材が前記パッドに接触していることを特徴とする請求項1乃至4のいずれか1項に記載の集積回路装置。
  7. 前記温度モニタ部材の直下域にその少なくとも一部が配置された論理回路部を有することを特徴とする請求項1乃至6のいずれか1項に記載の集積回路装置。
  8. 前記配線が前記多層配線層の最上層の配線であり、前記プラグ、前記パッド及び前記温度モニタ部材は前記配線の上方に配置されていることを特徴とする請求項1乃至7のいずれか1項に記載の集積回路装置。
  9. 前記プラグ、前記パッド及び前記温度モニタ部材を含む層における前記配線の直上域であって前記温度モニタ部材の直上域及び直下域を除く領域の一部に、前記配線に到達する開口部が形成されていることを特徴とする請求項8に記載の集積回路装置。
  10. 前記温度モニタ部材の形状がシート状であることを特徴とする請求項1乃至9のいずれか1項に記載の集積回路装置。
JP2004016263A 2004-01-23 2004-01-23 集積回路装置 Expired - Fee Related JP3810411B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004016263A JP3810411B2 (ja) 2004-01-23 2004-01-23 集積回路装置
CNB2005100043775A CN100521205C (zh) 2004-01-23 2005-01-17 集成电路器件
CN2008101896923A CN101452931B (zh) 2004-01-23 2005-01-17 集成电路器件
US11/038,094 US7239002B2 (en) 2004-01-23 2005-01-21 Integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004016263A JP3810411B2 (ja) 2004-01-23 2004-01-23 集積回路装置

Publications (2)

Publication Number Publication Date
JP2005209963A JP2005209963A (ja) 2005-08-04
JP3810411B2 true JP3810411B2 (ja) 2006-08-16

Family

ID=34792472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004016263A Expired - Fee Related JP3810411B2 (ja) 2004-01-23 2004-01-23 集積回路装置

Country Status (3)

Country Link
US (1) US7239002B2 (ja)
JP (1) JP3810411B2 (ja)
CN (2) CN101452931B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4541717B2 (ja) * 2004-02-09 2010-09-08 ルネサスエレクトロニクス株式会社 集積回路装置及びその製造方法
US7839201B2 (en) 2005-04-01 2010-11-23 Raytheon Company Integrated smart power switch
US7510323B2 (en) * 2006-03-14 2009-03-31 International Business Machines Corporation Multi-layered thermal sensor for integrated circuits and other layered structures
WO2007122560A2 (en) * 2006-04-20 2007-11-01 Nxp B.V. Semiconductor substrate temperature determination
JP4434214B2 (ja) * 2007-02-08 2010-03-17 株式会社デンソー バッテリ状態検知装置
KR100902584B1 (ko) * 2007-12-03 2009-06-11 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
JP5601566B2 (ja) * 2010-01-28 2014-10-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8946904B2 (en) * 2010-08-27 2015-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Substrate vias for heat removal from semiconductor die
CH709489B1 (de) * 2014-04-14 2021-04-30 Tecan Trading Ag Verfahren zur Durchführung einer kapazitiven Flüssigniveaumessung.
US10371583B1 (en) * 2014-11-11 2019-08-06 Ansys, Inc. Systems and methods for estimating temperatures of wires in an integrated circuit chip
CN105938021B (zh) * 2016-06-30 2018-02-23 东南大学 一种多层电感无源无线lc温度传感器
TWI742613B (zh) * 2020-04-14 2021-10-11 聯陽半導體股份有限公司 積體電路的溫度感測裝置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA991756A (en) * 1974-04-19 1976-06-22 Richard I. Maran Semi-conductor thermal protection arrangement
US4900695A (en) * 1986-12-17 1990-02-13 Hitachi, Ltd. Semiconductor integrated circuit device and process for producing the same
JPH01302849A (ja) 1988-05-31 1989-12-06 Fujitsu Ltd 半導体集積回路装置
US5602043A (en) * 1995-01-03 1997-02-11 Texas Instruments Incorporated Monolithic thermal detector with pyroelectric film and method
JP3349036B2 (ja) 1995-06-14 2002-11-20 三菱電機株式会社 測温用抵抗体、その製法および該測温用抵抗体を用いる赤外線検知素子
JPH09229778A (ja) 1996-02-26 1997-09-05 Hitachi Ltd Ic化温度センサ
JP3277827B2 (ja) 1996-11-19 2002-04-22 三菱電機株式会社 抵抗素子
US6013934A (en) * 1997-03-18 2000-01-11 Lucent Technologies Inc. Semiconductor structure for thermal shutdown protection
JP3600415B2 (ja) * 1997-07-15 2004-12-15 株式会社東芝 分布定数素子
JP3697044B2 (ja) * 1997-12-19 2005-09-21 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP3180768B2 (ja) 1998-07-14 2001-06-25 日本電気株式会社 半導体記憶装置及びその製造方法
US6031729A (en) * 1999-01-08 2000-02-29 Trw Inc. Integral heater for reworking MCMS and other semiconductor components
TW454330B (en) * 1999-05-26 2001-09-11 Matsushita Electronics Corp Semiconductor apparatus and its manufacturing method
CA2293118A1 (en) * 1999-12-24 2001-06-24 Francis Picard Bolometric fingerprint sensor
JP2001196372A (ja) * 2000-01-13 2001-07-19 Mitsubishi Electric Corp 半導体装置
US6407440B1 (en) * 2000-02-25 2002-06-18 Micron Technology Inc. Pixel cell with high storage capacitance for a CMOS imager
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6492242B1 (en) * 2000-07-03 2002-12-10 Chartered Semiconductor Manufacturing Ltd. Method of forming of high K metallic dielectric layer
JP2002217258A (ja) 2001-01-22 2002-08-02 Hitachi Ltd 半導体装置およびその測定方法、ならびに半導体装置の製造方法
JP4135857B2 (ja) * 2001-03-27 2008-08-20 独立行政法人産業技術総合研究所 赤外線センサの製造方法
CN1290194C (zh) * 2001-06-25 2006-12-13 松下电器产业株式会社 电容元件、半导体存储器及其制备方法
CA2468251A1 (en) * 2001-11-26 2003-06-05 Sony International (Europe) G.M.B.H. The use of 1d semiconductor materials as chemical sensing materials, produced and operated close to room temperature
JP2003188254A (ja) * 2001-12-18 2003-07-04 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2003297994A (ja) * 2002-03-29 2003-10-17 Hitachi Ltd 半導体装置およびその製造方法
JP3869815B2 (ja) * 2003-03-31 2007-01-17 Necエレクトロニクス株式会社 半導体集積回路装置
CN100377357C (zh) * 2003-10-22 2008-03-26 松下电器产业株式会社 半导体装置及其制造方法
JP4541717B2 (ja) * 2004-02-09 2010-09-08 ルネサスエレクトロニクス株式会社 集積回路装置及びその製造方法
JP4620962B2 (ja) * 2004-03-30 2011-01-26 ルネサスエレクトロニクス株式会社 集積回路装置の製造方法及び酸化バナジウム膜の形成方法
JP4536408B2 (ja) * 2004-03-30 2010-09-01 ルネサスエレクトロニクス株式会社 集積回路装置
US6945735B1 (en) * 2004-04-06 2005-09-20 Mark Doverspike Alignment and support apparatus
JP4535367B2 (ja) * 2004-05-24 2010-09-01 ルネサスエレクトロニクス株式会社 集積回路装置

Also Published As

Publication number Publication date
CN101452931A (zh) 2009-06-10
CN101452931B (zh) 2010-11-10
US20050161822A1 (en) 2005-07-28
US7239002B2 (en) 2007-07-03
CN1645613A (zh) 2005-07-27
CN100521205C (zh) 2009-07-29
JP2005209963A (ja) 2005-08-04

Similar Documents

Publication Publication Date Title
US7239002B2 (en) Integrated circuit device
US7391092B2 (en) Integrated circuit including a temperature monitor element and thermal conducting layer
US6727556B2 (en) Semiconductor device and a method of manufacturing thereof
US8067789B2 (en) Semiconductor integrated circuit device
JP4995455B2 (ja) 半導体装置
US7692274B2 (en) Reinforced semiconductor structures
US20120313094A1 (en) Semiconductor device and manufacturing method thereof
US7741692B2 (en) Integrated circuit device with temperature monitor members
JP3869815B2 (ja) 半導体集積回路装置
JP4970787B2 (ja) 半導体装置
US7777288B2 (en) Integrated circuit device and fabrication method therefor
JP2003273233A (ja) 半導体装置およびその製造方法
JPH11214691A (ja) 半導体装置
JP6101162B2 (ja) 半導体装置
JP2019219366A (ja) 半導体装置
JP2010123735A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees