JPH01302849A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH01302849A JPH01302849A JP63133659A JP13365988A JPH01302849A JP H01302849 A JPH01302849 A JP H01302849A JP 63133659 A JP63133659 A JP 63133659A JP 13365988 A JP13365988 A JP 13365988A JP H01302849 A JPH01302849 A JP H01302849A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- temperature
- lsi
- abnormal
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 230000002159 abnormal effect Effects 0.000 claims abstract description 27
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000010586 diagram Methods 0.000 abstract description 3
- 238000001816 cooling Methods 0.000 description 7
- 230000003685 thermal hair damage Effects 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 5
- 230000020169 heat generation Effects 0.000 description 5
- 230000006378 damage Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
- H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
- H02H5/044—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using a semiconductor device to sense the temperature
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、ＬＳＩ回路を温度上昇による熱破壊から保護
するための機能を備えた半導体集積回路装置に関し、 ＬＳＩ内部の温度を検出し、異常温度状態になったら直
ちに発熱を停止することを可能とすることを目的とし、 ＬＳＩ回路と、このＬＳＩ回路の温度を検出するために
同一の基板上に設けられた温度センサと、この温度セン
サによって検出される温度が所定値を超えたとき異常温
度信号を出力する異常温度検出回路と、この異常温度検
出回路からの異常温度信号に基づいてＬＳＩ回路にこれ
を遮断状態にするためのバイアス電圧を供給するバイア
ス回路とを備えたものとして構成する。
するための機能を備えた半導体集積回路装置に関し、 ＬＳＩ内部の温度を検出し、異常温度状態になったら直
ちに発熱を停止することを可能とすることを目的とし、 ＬＳＩ回路と、このＬＳＩ回路の温度を検出するために
同一の基板上に設けられた温度センサと、この温度セン
サによって検出される温度が所定値を超えたとき異常温
度信号を出力する異常温度検出回路と、この異常温度検
出回路からの異常温度信号に基づいてＬＳＩ回路にこれ
を遮断状態にするためのバイアス電圧を供給するバイア
ス回路とを備えたものとして構成する。
本発明は、ＬＳＩ回路を温度上昇による熱破壊から保護
するための機能を備えた半導体集積回路装置に関する。
するための機能を備えた半導体集積回路装置に関する。
特にバイポーラＥＣＬ回路型ＬＳＩにおいては、動作速
度と集積度の向上に伴って消費電力が増大し、それに伴
って冷却方式も従来の自然空冷から強制空冷や液体冷却
へと変化してきている。このような冷却系になんらかの
異常が生ずると、動作中のＬＳＩの温度は急激に上昇し
、瞬時に破壊温度に達してしまうので、破壊に至る前に
ＬＳＩ温度を検出し、ＬＳＩの発熱を断つことにより、
ＬＳＩを自己発熱による熱破壊から保護することが必要
である。
度と集積度の向上に伴って消費電力が増大し、それに伴
って冷却方式も従来の自然空冷から強制空冷や液体冷却
へと変化してきている。このような冷却系になんらかの
異常が生ずると、動作中のＬＳＩの温度は急激に上昇し
、瞬時に破壊温度に達してしまうので、破壊に至る前に
ＬＳＩ温度を検出し、ＬＳＩの発熱を断つことにより、
ＬＳＩを自己発熱による熱破壊から保護することが必要
である。
従来のＬＳＩ回路においては、熱破壊から保護するため
の保護回路を自身の中にではなく、ＬＳＩを搭載したシ
ステム装置の中で別途に考慮していた。たとえば、装置
内の空気温度や冷却ファン駆動モータの動作を監視し、
異常が発生した場合、ＬＳＩへの電力供給を断つことに
よりＬＳＩの発熱を止め、熱破壊を防止するようにして
いた。
の保護回路を自身の中にではなく、ＬＳＩを搭載したシ
ステム装置の中で別途に考慮していた。たとえば、装置
内の空気温度や冷却ファン駆動モータの動作を監視し、
異常が発生した場合、ＬＳＩへの電力供給を断つことに
よりＬＳＩの発熱を止め、熱破壊を防止するようにして
いた。
しかしながら、このようなＬＳＩ外部の温度をモニタす
る方式では、ＬＳＩ自体の温度との間に大きなずれがあ
るばかりでなく、冷却系の異常によるＬＳＩ内の温度上
昇とそれが伝わって起こる外部の温度上昇とでは、後者
の方が時間的にかなり遅れるため、それだけ保護のタイ
ミングが遅れてしまい、確実な保護手段とは言えなかっ
た。
る方式では、ＬＳＩ自体の温度との間に大きなずれがあ
るばかりでなく、冷却系の異常によるＬＳＩ内の温度上
昇とそれが伝わって起こる外部の温度上昇とでは、後者
の方が時間的にかなり遅れるため、それだけ保護のタイ
ミングが遅れてしまい、確実な保護手段とは言えなかっ
た。
したがって本発明は、ＬＳＩ内部の温度を検出し、異常
温度状態になったら直ちに発熱を停止する機能を備えた
半導体集積回路装置を提供することを目的とする。
温度状態になったら直ちに発熱を停止する機能を備えた
半導体集積回路装置を提供することを目的とする。
上記目的を達成するために本発明の半導体集積回路装置
は、ＬＳＩ回路と、このＬＳＩ回路の温度を検出するた
めに同一の基板上に設けられた温度センサと、この温度
センサによって検出される温度が所定値を超えたとき異
常温度信号を出力する異常温度検出回路と、この異常温
度検出回路からの異常温度信号に基づいて前記ＬＳＩ回
路にこれを遮断状態にするためのバイアス電圧を供給す
るバイアス回路とを備えていることを特徴とする。
は、ＬＳＩ回路と、このＬＳＩ回路の温度を検出するた
めに同一の基板上に設けられた温度センサと、この温度
センサによって検出される温度が所定値を超えたとき異
常温度信号を出力する異常温度検出回路と、この異常温
度検出回路からの異常温度信号に基づいて前記ＬＳＩ回
路にこれを遮断状態にするためのバイアス電圧を供給す
るバイアス回路とを備えていることを特徴とする。
上記半導体集積回路装置においては、温度センサにより
ＬＳＩ自体の温度を検出し、異常温度が検出されたら自
らバイアス電圧を調整して電流供給を断つため、保護動
作の応答に遅れが無く、熱破壊からの確実な保護を達成
することができる。
ＬＳＩ自体の温度を検出し、異常温度が検出されたら自
らバイアス電圧を調整して電流供給を断つため、保護動
作の応答に遅れが無く、熱破壊からの確実な保護を達成
することができる。
第１図は本発明の一実施例を示すものである。
第１図において、保護対象のＬＳＩ回路は符号１０で示
されている。このＬＳＩ回路１０を異常温度から保護す
るために温度センサ２０、異常温度検出回路３０、およ
びシャットダウン機能付きバイアス回路４０がＬＳＩ回
路１０と共通の基板上に設けられている。
されている。このＬＳＩ回路１０を異常温度から保護す
るために温度センサ２０、異常温度検出回路３０、およ
びシャットダウン機能付きバイアス回路４０がＬＳＩ回
路１０と共通の基板上に設けられている。
ＬＳＩ回路１０は、ＥＣＬ回路から構成され、カレント
スイッチ回路に定電流■。、を流すトランジスタＱ１５
と、エミッタフォロワ回路に定電流■ を流すトランジ
スタＱ１６とを備えている。力ｆ レントスイッチ回路のトランジスタＱ１５は、第１の入
力（１１）用のトランジスタＱ１１、第２の入力（Ｉ
）用のトランジスタＱ１゜、および基準電圧■ｂｂを
与えるためのトランジスタＱ１３を介してコレクタ電圧
源”ｃｃに接続され、自らはエミッタ電圧源Ｖ。８に接
続されている。エミッタフォロワ回路に設けられたトラ
ンジスタＱ１６は、トランジスタＱ１４を介してコレク
タ電圧源Ｖ。０に接続されている。トランジスタＱ１４
のベースはトランジスタＱ１３のコレクタに接続されて
いる。トランジスタＱ１４のエミッタ側からＯＲ出力が
取出される。
スイッチ回路に定電流■。、を流すトランジスタＱ１５
と、エミッタフォロワ回路に定電流■ を流すトランジ
スタＱ１６とを備えている。力ｆ レントスイッチ回路のトランジスタＱ１５は、第１の入
力（１１）用のトランジスタＱ１１、第２の入力（Ｉ
）用のトランジスタＱ１゜、および基準電圧■ｂｂを
与えるためのトランジスタＱ１３を介してコレクタ電圧
源”ｃｃに接続され、自らはエミッタ電圧源Ｖ。８に接
続されている。エミッタフォロワ回路に設けられたトラ
ンジスタＱ１６は、トランジスタＱ１４を介してコレク
タ電圧源Ｖ。０に接続されている。トランジスタＱ１４
のベースはトランジスタＱ１３のコレクタに接続されて
いる。トランジスタＱ１４のエミッタ側からＯＲ出力が
取出される。
両トランジスタＱ１５．Ｑ１６のベースに対して、後述
のバイアス電圧ｖｃＳが入力される。
のバイアス電圧ｖｃＳが入力される。
温度センサ２０は、ダイオードＤと抵抗Ｒの温度係数が
異なることを利用してＬＳＩ回路１０の温度を検出し、
その温度に応じた電圧出力を異常温度検出回路３０に与
える回路であって、ＬＳＩの近く、とりわけ基板のほぼ
中央部分に設けられる。ダイオードＤおよび抵抗Ｒは、
それぞれ定電流源Ｓ 、Ｓ２を直列に接続しており、そ
れらの直列接続点から温度センサ２０の出力端子■およ
び■が導出されている。
異なることを利用してＬＳＩ回路１０の温度を検出し、
その温度に応じた電圧出力を異常温度検出回路３０に与
える回路であって、ＬＳＩの近く、とりわけ基板のほぼ
中央部分に設けられる。ダイオードＤおよび抵抗Ｒは、
それぞれ定電流源Ｓ 、Ｓ２を直列に接続しており、そ
れらの直列接続点から温度センサ２０の出力端子■およ
び■が導出されている。
異常温度検出回路３０はコンパレータＣＰおよびラッチ
回路とからなっている。温度センサ２０の出力電圧はコ
ンパレータＣＰの両入力端子に導かれる。
回路とからなっている。温度センサ２０の出力電圧はコ
ンパレータＣＰの両入力端子に導かれる。
温度センサ２０の出力端子■、■の電位は、通常の動作
温度においては出力端子■の電位が出力端子■の電位よ
りも低くなるように設定されている。ＬＳＩ回路１０の
温度が上昇するにつれてダイオードＤの端子間電圧は小
さくなるのに対し、抵抗Ｒの抵抗値はほとんど変化しな
い、そのためＬＳＩ回ｆＮ１０の温度上昇が続けば再出
力端子■。
温度においては出力端子■の電位が出力端子■の電位よ
りも低くなるように設定されている。ＬＳＩ回路１０の
温度が上昇するにつれてダイオードＤの端子間電圧は小
さくなるのに対し、抵抗Ｒの抵抗値はほとんど変化しな
い、そのためＬＳＩ回ｆＮ１０の温度上昇が続けば再出
力端子■。
■の電位が等しくなる温度Ｔ。を境にして出力端子■、
■間の電圧、すなわちコンパレータＣＰの入力電圧の極
性が反転する（第２図（ａ）参照）。
■間の電圧、すなわちコンパレータＣＰの入力電圧の極
性が反転する（第２図（ａ）参照）。
それに応じてコンパレータＣＰの論理出力も反転する。
ラッチ回路しはコンパレータＣＰの出力反転を記憶する
回路であって、その反転出力を異常温度信号として出力
する。このラッチ回路りの出力反転はリセット端子ＲＳ
にリセット信号が入力されるまで継続する。ラッチ回路
しは、通常動作時すなわち出力反転前は出力端子■が“
Ｈ”レベルに、また出力端子■が“Ｌ″レベルなってお
り、ＬＳＩ回路１０の温度上昇によって出力反転が行わ
れる（第２図（ｂ）参照）。
回路であって、その反転出力を異常温度信号として出力
する。このラッチ回路りの出力反転はリセット端子ＲＳ
にリセット信号が入力されるまで継続する。ラッチ回路
しは、通常動作時すなわち出力反転前は出力端子■が“
Ｈ”レベルに、また出力端子■が“Ｌ″レベルなってお
り、ＬＳＩ回路１０の温度上昇によって出力反転が行わ
れる（第２図（ｂ）参照）。
上記温度Ｔ。の値はＬＳＩ回８ＩＯの動作保証温度（通
常は最高１２５℃）よりも少し高い程度に設定すればよ
く、動作機能を失わない温度範囲、たとえば１５０℃〜
２００°Ｃ程度が適当である。
常は最高１２５℃）よりも少し高い程度に設定すればよ
く、動作機能を失わない温度範囲、たとえば１５０℃〜
２００°Ｃ程度が適当である。
この温度設定は、ダイオードＤ、抵抗Ｒおよび定電流源
Ｓ１．Ｓ２の各特性値を適当に設定することによって行
われる。
Ｓ１．Ｓ２の各特性値を適当に設定することによって行
われる。
シャットダウン機能付きバイアス回路４０は、トランジ
スタＱ 〜Ｑ５を有するシャットダウン部４１と、トラ
ンジスタＱ６〜Ｑ１ｏを有するバイアス回路部４２とか
らなっている。シャットダウン部４１の出力端子は■で
示され、バイアス回路部４２の出力端子すなわちバイア
ス回路４０全体の出力端子は■で示されている。トラン
ジスタＱ１．Ｑ２はシャットダウン部４１の入力部を形
成しており、このトランジスタＱ１．Ｑ２に対してそれ
ぞれ互いに等しい抵抗値の抵抗Ｒ１，Ｒ２を介してカレ
ントミラー回路を形成するトランジスタＱ３．Ｑ４が接
続されている。トランジスタＱ４のコレクタはトランジ
スタＱ５のベースに接続されており、このトランジスタ
Ｑ５のコレクタ端子がシャットダウン部４１の出力端子
■を形成する。
スタＱ 〜Ｑ５を有するシャットダウン部４１と、トラ
ンジスタＱ６〜Ｑ１ｏを有するバイアス回路部４２とか
らなっている。シャットダウン部４１の出力端子は■で
示され、バイアス回路部４２の出力端子すなわちバイア
ス回路４０全体の出力端子は■で示されている。トラン
ジスタＱ１．Ｑ２はシャットダウン部４１の入力部を形
成しており、このトランジスタＱ１．Ｑ２に対してそれ
ぞれ互いに等しい抵抗値の抵抗Ｒ１，Ｒ２を介してカレ
ントミラー回路を形成するトランジスタＱ３．Ｑ４が接
続されている。トランジスタＱ４のコレクタはトランジ
スタＱ５のベースに接続されており、このトランジスタ
Ｑ５のコレクタ端子がシャットダウン部４１の出力端子
■を形成する。
通常動作時は、すでに述べたように出力端子■がＨレベ
ルに、出力端子■がＬレベルになっている。またカレン
トミラー回路を形成する両トランジスタＱ３．Ｑ、には
常に等しい電流が流れている。更に、抵抗Ｒ１と抵抗Ｒ
２の値が等しく設定されている。したがってトランジス
タＱ３．Ｑ４の各コレクタ電圧には、出力端子■、■の
電圧差がそのまま現れるので、トランジスタＱ４のコレ
クタ電圧はトランジスタＱ３のコレクタ電圧より所定値
ΔＶ（出力端子■と■の電圧差）だけ低くなる。その結
果、トランジスタＱ５はカットオフ状態となる。
ルに、出力端子■がＬレベルになっている。またカレン
トミラー回路を形成する両トランジスタＱ３．Ｑ、には
常に等しい電流が流れている。更に、抵抗Ｒ１と抵抗Ｒ
２の値が等しく設定されている。したがってトランジス
タＱ３．Ｑ４の各コレクタ電圧には、出力端子■、■の
電圧差がそのまま現れるので、トランジスタＱ４のコレ
クタ電圧はトランジスタＱ３のコレクタ電圧より所定値
ΔＶ（出力端子■と■の電圧差）だけ低くなる。その結
果、トランジスタＱ５はカットオフ状態となる。
バイアス回路部４２はトランジスタＱ６〜ＱＩＯおよび
抵抗Ｒ〜Ｒ７を有する。シャットダウン部４１のトラン
ジスタＱ５が力・ｙトオフされると、バイアス回路部４
２は正常な動作によるバイアス出力電圧ｖＣ３をその出
力端子■に発生し、それをＬＳＩ回路１０に供給する。
抵抗Ｒ〜Ｒ７を有する。シャットダウン部４１のトラン
ジスタＱ５が力・ｙトオフされると、バイアス回路部４
２は正常な動作によるバイアス出力電圧ｖＣ３をその出
力端子■に発生し、それをＬＳＩ回路１０に供給する。
この結果、ＬＳＩ回路１０内のカレントスイッチ回路を
構成するトランジスタＱ１５およびエミッタフォロワ回
路を構成するトランジスタＱ１６にそれぞれ電流■。、
。
構成するトランジスタＱ１５およびエミッタフォロワ回
路を構成するトランジスタＱ１６にそれぞれ電流■。、
。
Ｉｅｆが流れるように制御する。
次に、ＬＳＩ回路１０の温度Ｔが前述の温度Ｔｏを超え
て高くなった場合であるが、この場合は異常温度検出回
路３０からの異常温度信号によりシャットダウン部４１
のシャットダウン機能が作用し、ＬＳＩ回路１０には電
流が流れない。すなわち、この場合、すでに述べたよう
に出力端子■の電位は出力端子■の電位よりも高くなり
、その結果、出力端子■が“Ｌ”レベルに、出力端子■
が“Ｈ”レベルになるので、トランジスタＱ５がオンと
なる。このトランジスタＱ５のコレクタ電流は抵抗Ｒ３
を通して流れるので出力端子■の電圧は降下し、はぼト
ランジスタＱ５のコレクタ・エミッタ間の飽和電圧Ｃ〜
Ｏ，ＩＶ程度）にまで下がる。この結果、トランジスタ
Ｑ８はカットオフされ、出力端子■の電圧■ は最低な
位■。。
て高くなった場合であるが、この場合は異常温度検出回
路３０からの異常温度信号によりシャットダウン部４１
のシャットダウン機能が作用し、ＬＳＩ回路１０には電
流が流れない。すなわち、この場合、すでに述べたよう
に出力端子■の電位は出力端子■の電位よりも高くなり
、その結果、出力端子■が“Ｌ”レベルに、出力端子■
が“Ｈ”レベルになるので、トランジスタＱ５がオンと
なる。このトランジスタＱ５のコレクタ電流は抵抗Ｒ３
を通して流れるので出力端子■の電圧は降下し、はぼト
ランジスタＱ５のコレクタ・エミッタ間の飽和電圧Ｃ〜
Ｏ，ＩＶ程度）にまで下がる。この結果、トランジスタ
Ｑ８はカットオフされ、出力端子■の電圧■ は最低な
位■。。
Ｃ３
まで下がる（第２図（ｃ）参照）、シたがって、ＬＳＩ
回路１０の定電流源用トランジスタＱ１５゜Ｑ はカッ
トオフされ、電流１ 、Ｉ は流れな１６
ｃｓ ｅｆくなる（第２図（ｄ
）参照）、これによりＬＳＩ回路１０の発熱は無くなり
、チップの温度は低下する。
回路１０の定電流源用トランジスタＱ１５゜Ｑ はカッ
トオフされ、電流１ 、Ｉ は流れな１６
ｃｓ ｅｆくなる（第２図（ｄ
）参照）、これによりＬＳＩ回路１０の発熱は無くなり
、チップの温度は低下する。
なお、異常温度検出回路３０のリセット端子Ｒ８は、通
常は“Ｌ’レベルであるが、これに“Ｈ”レベルの信号
を印加することにより、シャットダウン機能付きバイア
ス回路４０をシャットダウン状態から正常動作状態に復
帰させることができる。
常は“Ｌ’レベルであるが、これに“Ｈ”レベルの信号
を印加することにより、シャットダウン機能付きバイア
ス回路４０をシャットダウン状態から正常動作状態に復
帰させることができる。
以上の説明においては、ＬＳＩ回路１０は１個のカレン
トスイッチと１個のエミッタフォロワからなるものとし
たが、これはあくまでも説明の便宜上であって、−ｆｉ
的には数多くのカレントスイッチやエミッタフォロワか
ら構成されるので、大部分の発熱は、これらの部分で生
じている。温度センサ２０、異常温度検出回路３０、お
よびシャットダウン機能付きバイアス回Ｆ＃１４０には
、シャットダウン時にも幾分かの電流が流れているが、
これらの回路部分の部品数は少なく、その発熱量は微小
であり、はぼ無視することができる。
トスイッチと１個のエミッタフォロワからなるものとし
たが、これはあくまでも説明の便宜上であって、−ｆｉ
的には数多くのカレントスイッチやエミッタフォロワか
ら構成されるので、大部分の発熱は、これらの部分で生
じている。温度センサ２０、異常温度検出回路３０、お
よびシャットダウン機能付きバイアス回Ｆ＃１４０には
、シャットダウン時にも幾分かの電流が流れているが、
これらの回路部分の部品数は少なく、その発熱量は微小
であり、はぼ無視することができる。
以上述べたように、第１図の装置によれば、ＬＳＩ回路
１０の温度が予め設定された温度を超えると、シャット
ダウン機能が働いてＬＳＩ回路１０の発熱を大幅に低下
させ、ＬＳＩ回路１０を熱破壊から保護することができ
、今後ますます高集積化・大消費電力化するバイポーラ
ＬＳＩの熱破壊の危険を未然に防止することができる。
１０の温度が予め設定された温度を超えると、シャット
ダウン機能が働いてＬＳＩ回路１０の発熱を大幅に低下
させ、ＬＳＩ回路１０を熱破壊から保護することができ
、今後ますます高集積化・大消費電力化するバイポーラ
ＬＳＩの熱破壊の危険を未然に防止することができる。
以上の説明においてはＬＳＩ回路１０として最も単純な
ＥＣＬ回路を例示したが、本発明はそれに限られること
なく、定電流用バイアス回路をもった他の型のＬＳＩ回
路にも応用可能であることはもちろんである。
ＥＣＬ回路を例示したが、本発明はそれに限られること
なく、定電流用バイアス回路をもった他の型のＬＳＩ回
路にも応用可能であることはもちろんである。
温度センサ２０は、図示の実施例においてはダイオード
と抵抗とによって構成したが、これはＬＳＩ回路基板上
に搭載でき、かつ温度上昇を検出できさえすれば、他の
素子で構成してもよい。
と抵抗とによって構成したが、これはＬＳＩ回路基板上
に搭載でき、かつ温度上昇を検出できさえすれば、他の
素子で構成してもよい。
以上説明したように、本発明によれば、ＬＳＩ回路の温
度上昇を迅速に検出し、温度上昇が原因で生ずるＬＳＩ
回路の熱破壊を確実かつ未然に防止することができる。
度上昇を迅速に検出し、温度上昇が原因で生ずるＬＳＩ
回路の熱破壊を確実かつ未然に防止することができる。
第１図は本発明の一実施例を示す回路図、第２図は第１
図の装置の動作を説明するために各部の出力を横軸に温
度をとって示したグラフである。 １０・・・ＬＳＩ回路、２０・・・温度センサ、３０・
・・異常温度検出回路、４０・・・シャットダウン機能
付きバイアス回路、４１・・・シャットダウン部、４２
・・・バイアス回路部。 第２図
図の装置の動作を説明するために各部の出力を横軸に温
度をとって示したグラフである。 １０・・・ＬＳＩ回路、２０・・・温度センサ、３０・
・・異常温度検出回路、４０・・・シャットダウン機能
付きバイアス回路、４１・・・シャットダウン部、４２
・・・バイアス回路部。 第２図
Claims (1)
- ＬＳＩ回路（１０）と、このＬＳＩ回路の温度を検出
するために同一の基板上に設けられた温度センサ（２０
）と、この温度センサによって検出される温度が所定値
を超えたとき異常温度信号を出力する異常温度検出回路
（３０）と、この異常温度検出回路からの異常温度信号
に基づいて前記ＬＳＩ回路にこれを遮断状態にするため
のバイアス電圧を供給するバイアス回路（４０）とを備
えていることを特徴とする半導体集積回路装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63133659A JPH01302849A (ja) | 1988-05-31 | 1988-05-31 | 半導体集積回路装置 |
| EP19890109740 EP0344715A3 (en) | 1988-05-31 | 1989-05-30 | Semiconductor integrated circuit device having temperature detecting means |
| KR1019890007198A KR900019221A (ko) | 1988-05-31 | 1989-05-30 | 온도검출수단을 갖는 반도체 집적회로 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63133659A JPH01302849A (ja) | 1988-05-31 | 1988-05-31 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01302849A true JPH01302849A (ja) | 1989-12-06 |
Family
ID=15109938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63133659A Pending JPH01302849A (ja) | 1988-05-31 | 1988-05-31 | 半導体集積回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0344715A3 (ja) |
| JP (1) | JPH01302849A (ja) |
| KR (1) | KR900019221A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461252A (en) * | 1992-10-06 | 1995-10-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device comprising an over-temperature detection element for detecting excessive temperature of amplifiers |
| US6841843B2 (en) | 2003-03-31 | 2005-01-11 | Nec Electronics Corporation | Semiconductor integrated circuit device |
| US7239002B2 (en) | 2004-01-23 | 2007-07-03 | Nec Electronics Corporation | Integrated circuit device |
| US7391092B2 (en) | 2004-03-30 | 2008-06-24 | Nec Electronics Corporation | Integrated circuit including a temperature monitor element and thermal conducting layer |
| JP2008181585A (ja) * | 2007-01-23 | 2008-08-07 | Elpida Memory Inc | 基準電圧発生回路及び半導体集積回路装置 |
| US7462921B2 (en) | 2004-03-30 | 2008-12-09 | Nec Corporation | Integrated circuit device, method of manufacturing the same and method of forming vanadium oxide film |
| US7544940B2 (en) | 2004-05-24 | 2009-06-09 | Nec Electronics Corporation | Semiconductor device including vanadium oxide sensor element with restricted current density |
| US7741692B2 (en) | 2004-03-30 | 2010-06-22 | Nec Electronics Corporation | Integrated circuit device with temperature monitor members |
| US7777288B2 (en) | 2004-02-09 | 2010-08-17 | Nec Electronics Corporation | Integrated circuit device and fabrication method therefor |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100389308C (zh) * | 2004-05-26 | 2008-05-21 | 鸿富锦精密工业（深圳）有限公司 | 芯片温测装置及其温测方法 |
| KR100736403B1 (ko) * | 2005-08-19 | 2007-07-09 | 삼성전자주식회사 | 온도 검출기, 온도 검출방법, 및 상기 온도 검출기를구비하는 반도체 장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3916263A (en) * | 1971-12-13 | 1975-10-28 | Honeywell Inf Systems | Memory driver circuit with thermal protection |
| DE3415764A1 (de) * | 1984-04-27 | 1985-10-31 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur temperaturueberwachung integrierter schaltungen |
| US4667265A (en) * | 1985-12-20 | 1987-05-19 | National Semiconductor Corporation | Adaptive thermal shutdown circuit |
| JPS6315528A (ja) * | 1986-07-08 | 1988-01-22 | Nec Corp | 半導体装置 |
| JPS63124618A (ja) * | 1986-11-14 | 1988-05-28 | Nec Corp | 論理ゲ−ト駆動制御回路 |
-
1988
- 1988-05-31 JP JP63133659A patent/JPH01302849A/ja active Pending
-
1989
- 1989-05-30 EP EP19890109740 patent/EP0344715A3/en not_active Withdrawn
- 1989-05-30 KR KR1019890007198A patent/KR900019221A/ko not_active IP Right Cessation
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461252A (en) * | 1992-10-06 | 1995-10-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device comprising an over-temperature detection element for detecting excessive temperature of amplifiers |
| US5629551A (en) * | 1992-10-06 | 1997-05-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device comprising an over-temperature detection element for detecting excessive temperatures amplifiers |
| US6841843B2 (en) | 2003-03-31 | 2005-01-11 | Nec Electronics Corporation | Semiconductor integrated circuit device |
| US7239002B2 (en) | 2004-01-23 | 2007-07-03 | Nec Electronics Corporation | Integrated circuit device |
| US7777288B2 (en) | 2004-02-09 | 2010-08-17 | Nec Electronics Corporation | Integrated circuit device and fabrication method therefor |
| US7391092B2 (en) | 2004-03-30 | 2008-06-24 | Nec Electronics Corporation | Integrated circuit including a temperature monitor element and thermal conducting layer |
| US7462921B2 (en) | 2004-03-30 | 2008-12-09 | Nec Corporation | Integrated circuit device, method of manufacturing the same and method of forming vanadium oxide film |
| US7741692B2 (en) | 2004-03-30 | 2010-06-22 | Nec Electronics Corporation | Integrated circuit device with temperature monitor members |
| US7544940B2 (en) | 2004-05-24 | 2009-06-09 | Nec Electronics Corporation | Semiconductor device including vanadium oxide sensor element with restricted current density |
| JP2008181585A (ja) * | 2007-01-23 | 2008-08-07 | Elpida Memory Inc | 基準電圧発生回路及び半導体集積回路装置 |
| JP4524688B2 (ja) * | 2007-01-23 | 2010-08-18 | エルピーダメモリ株式会社 | 基準電圧発生回路及び半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920008421B1 (ja) | 1992-09-28 |
| EP0344715A2 (en) | 1989-12-06 |
| EP0344715A3 (en) | 1991-03-27 |
| KR900019221A (ko) | 1990-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4787007A (en) | Output driver circuit | |
| US4186418A (en) | Overvoltage protected integrated circuit network, to control current flow through resistive or inductive loads | |
| JPH01302849A (ja) | 半導体集積回路装置 | |
| EP0561386A1 (en) | Semiconductor device | |
| US5543996A (en) | Protective circuit for protecting transistor from thermal destruction | |
| KR910001425B1 (ko) | 입력보호회로를 갖춘 반도체집적회로 | |
| JPH03207218A (ja) | 保護電力制御器 | |
| KR100292572B1 (ko) | 유도성구성부품을지니는단락회로동안트랜지스터를불활성화시키는데사용되는보호회로 | |
| JP2676762B2 (ja) | 電力用半導体装置 | |
| US4329725A (en) | Control circuitry for multistage fans | |
| JPH04317365A (ja) | 半導体集積回路及びそれを含むデータ処理システム | |
| JP3710616B2 (ja) | トランジスタ保護回路および出力電力増幅回路 | |
| JPH11340459A (ja) | 温度検出回路 | |
| JPH11211792A (ja) | 半導体試験装置の保護装置 | |
| JP2826322B2 (ja) | 半導体装置 | |
| JPH0259630A (ja) | 温度検出回路 | |
| JP5145615B2 (ja) | 半導体装置 | |
| JPH02248113A (ja) | 狭いしきい値変動範囲を有する過熱防止トリガ回路 | |
| JPH11225055A (ja) | 光結合装置 | |
| JPS6042624A (ja) | 温度検出回路 | |
| JPH07114354B2 (ja) | トランジスタ制御回路の高温リーク補償回路 | |
| US9519298B2 (en) | Multi-junction semiconductor circuit and method | |
| JPH01114060A (ja) | 集積回路装置 | |
| JPS618634A (ja) | 熱検知回路 | |
| JPH04285424A (ja) | 熱遮断回路の熱遮断動作試験方法 |