JPH02248113A - 狭いしきい値変動範囲を有する過熱防止トリガ回路 - Google Patents
狭いしきい値変動範囲を有する過熱防止トリガ回路Info
- Publication number
- JPH02248113A JPH02248113A JP2042307A JP4230790A JPH02248113A JP H02248113 A JPH02248113 A JP H02248113A JP 2042307 A JP2042307 A JP 2042307A JP 4230790 A JP4230790 A JP 4230790A JP H02248113 A JPH02248113 A JP H02248113A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- emitter
- current mirror
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003449 preventive effect Effects 0.000 title 1
- 230000002265 prevention Effects 0.000 claims abstract description 6
- 230000000295 complement effect Effects 0.000 claims description 11
- 230000001419 dependent effect Effects 0.000 claims description 3
- 238000013021 overheating Methods 0.000 claims description 2
- 230000010355 oscillation Effects 0.000 claims 2
- 230000007423 decrease Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
- H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
- H02H5/044—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using a semiconductor device to sense the temperature
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は集積回路に関し、より詳細にはシリコンチップ
の温度が設定されたしきい値より大きくなったときに集
積回路を完全にスイッチオフするための保護回路に関す
る。
の温度が設定されたしきい値より大きくなったときに集
積回路を完全にスイッチオフするための保護回路に関す
る。
（従来技術とその問題点）
設定されたしきい温度値を狭い変動範囲にあるいは容易
に制限できる限界内に維持することに関する問題が頻発
している。素子のパラメータの広がり、典型的には引き
続く特定の製造プロセスのため、設定値からのしきい温
度の過度のシフトが過熱防止の誤った介入とその結果と
しての集積回路の不規則な性能を生じさせる。例えば低
過ぎる温度における保護システムのトリガリングは集積
回路の動作の温度範囲を不当に限定し、過度の高温にお
ける介入は安全性を喪失させ集積回路を回復できないダ
メージに曝すことになる。
に制限できる限界内に維持することに関する問題が頻発
している。素子のパラメータの広がり、典型的には引き
続く特定の製造プロセスのため、設定値からのしきい温
度の過度のシフトが過熱防止の誤った介入とその結果と
しての集積回路の不規則な性能を生じさせる。例えば低
過ぎる温度における保護システムのトリガリングは集積
回路の動作の温度範囲を不当に限定し、過度の高温にお
ける介入は安全性を喪失させ集積回路を回復できないダ
メージに曝すことになる。
集積回路で現在使用されている過熱防止回路は基本的に
参照電圧をベース−エミッタ電圧（ＶＢＥ）又はそのマ
ルチプルと比較するトリガ回路から成っている。これら
の既知の保護回路の典型的な例が第１図に示されている
。該保護回路はデバイダＲａ−Ｒｈ上に設定された電圧
をトランジスタＱのしきい値ＶＢＥと比較する。温度が
上昇するとＶＢＥは約−２ｍＶ／”Ｃ（シリコン中）の
割合で減少し、これは最終的にはトランジスタＱのスイ
ッチオフに導き、該トランジスタは許容された動作温度
の設定範囲中にカットオフ状態で維持される。
参照電圧をベース−エミッタ電圧（ＶＢＥ）又はそのマ
ルチプルと比較するトリガ回路から成っている。これら
の既知の保護回路の典型的な例が第１図に示されている
。該保護回路はデバイダＲａ−Ｒｈ上に設定された電圧
をトランジスタＱのしきい値ＶＢＥと比較する。温度が
上昇するとＶＢＥは約−２ｍＶ／”Ｃ（シリコン中）の
割合で減少し、これは最終的にはトランジスタＱのスイ
ッチオフに導き、該トランジスタは許容された動作温度
の設定範囲中にカットオフ状態で維持される。
この回路ではＶＢＥの設定値からの変動、電圧デバイダ
比及び／又は参照電圧Ｖｏは、ガードトランジスタに生
ずるスイッチオンしきい温度に対する直接の影響を有す
る。
比及び／又は参照電圧Ｖｏは、ガードトランジスタに生
ずるスイッチオンしきい温度に対する直接の影響を有す
る。
（発明の目的と概要）
本発明の目的は、引き続く特定の製造プロセスに起因す
るパラメータの広がりにもかかわらず、設定された介入
しきい値の変動の範囲を制限することを許容する改良さ
れた過熱防止トリガ回路を提供することである。
るパラメータの広がりにもかかわらず、設定された介入
しきい値の変動の範囲を制限することを許容する改良さ
れた過熱防止トリガ回路を提供することである。
本発明によると、２種類の電流間の比較を実質的に行う
回路を使用することにより、従来技術に対して明らかな
利点をもって前記目的が達成される。前記一方の電流は
強い温度依存性のＶＢＥ／Ｒ１比に実質的に比例し、他
方の電流は比較的小さな温度依存性のδＶＢＥ／Ｒ２に
比例する。ここでＲ１及びＲ２は所望の介入しきい温度
を設定するために他のパラメータの関数としてその値が
予備設定される２個の抵抗であり、δＶＢＥはエミッタ
縮退電流ミラーを形成するトランジスタのそれぞれのヘ
ースーエミソタ電圧の差である。電流ミラーの２個のブ
ランチを通って流れる電流が互いに等しくなると、所望
の介入しきい温度に等しい温度に達した結果としてトラ
ンジスタが通電し、過熱防止回路の通常の介入モードに
従って過熱した全集積回路のスイッチオフを行う。
回路を使用することにより、従来技術に対して明らかな
利点をもって前記目的が達成される。前記一方の電流は
強い温度依存性のＶＢＥ／Ｒ１比に実質的に比例し、他
方の電流は比較的小さな温度依存性のδＶＢＥ／Ｒ２に
比例する。ここでＲ１及びＲ２は所望の介入しきい温度
を設定するために他のパラメータの関数としてその値が
予備設定される２個の抵抗であり、δＶＢＥはエミッタ
縮退電流ミラーを形成するトランジスタのそれぞれのヘ
ースーエミソタ電圧の差である。電流ミラーの２個のブ
ランチを通って流れる電流が互いに等しくなると、所望
の介入しきい温度に等しい温度に達した結果としてトラ
ンジスタが通電し、過熱防止回路の通常の介入モードに
従って過熱した全集積回路のスイッチオフを行う。
後に十分説明するように、本発明の回路は、集積された
トランジスタのパラメータ、抵抗の値及び使用する参照
電圧のそれぞれの設定値からの広がりに対して実際」−
鋭敏でない。
トランジスタのパラメータ、抵抗の値及び使用する参照
電圧のそれぞれの設定値からの広がりに対して実際」−
鋭敏でない。
（図面の簡単な説明）
本発明の種々の態様及び利点が、添付図面に純粋に例示
的で限定することを意図せずに示されたいくつかの好ま
しい実施例の引き続く詳細な説明を通して明らかになる
であろう。
的で限定することを意図せずに示されたいくつかの好ま
しい実施例の引き続く詳細な説明を通して明らかになる
であろう。
第１図は、従来の過熱防止回路を示す。
第２図は、本発明の過熱防止回路の一実施例を示す。
第３図は、本発明の回路の特定の態様を示す。
第４図は、本発明の回路の異なった態様を示す。
（発明の好ましい態様の説明）
第２図を参照すると、本発明の実施例である過熱防止ト
リガ回路つまり所望の介入温度しきい値を制限する回路
が該温度に達したときにガードトランジスタＱ７がスイ
ッチオンする該回路は、設定されたＶＢＥ／Ｒ１比に比
例する電流１１を発生する回路Ｃ，Ｇ、と実質的に相補
的な２個の電流ミラーにより形成される電流ミラー回路
を使用する。第１のミラーは１対の（ＰＮＰ） トラ
ンジスタＱ３及びＱ４から形成され、第２のミラーは１
対の（ＮＰＮ））ランジスタＱ５及びＱ６から形成され
ている。第１の電流ミラーの１入力」ブランチのトラン
ジスタＱ３及び第２の電流ミラーの「出力」ブランチの
トランジスタＱ６は、第１のミラー又は両ミラーのそれ
ぞれ他のトランジスタのデイメンジョンより小さいデイ
メンジョンを有し、更に第１の電流ミラーは予備設定さ
れた値を有する抵抗Ｒ２によりエミッタ縮退されている
。
リガ回路つまり所望の介入温度しきい値を制限する回路
が該温度に達したときにガードトランジスタＱ７がスイ
ッチオンする該回路は、設定されたＶＢＥ／Ｒ１比に比
例する電流１１を発生する回路Ｃ，Ｇ、と実質的に相補
的な２個の電流ミラーにより形成される電流ミラー回路
を使用する。第１のミラーは１対の（ＰＮＰ） トラ
ンジスタＱ３及びＱ４から形成され、第２のミラーは１
対の（ＮＰＮ））ランジスタＱ５及びＱ６から形成され
ている。第１の電流ミラーの１入力」ブランチのトラン
ジスタＱ３及び第２の電流ミラーの「出力」ブランチの
トランジスタＱ６は、第１のミラー又は両ミラーのそれ
ぞれ他のトランジスタのデイメンジョンより小さいデイ
メンジョンを有し、更に第１の電流ミラーは予備設定さ
れた値を有する抵抗Ｒ２によりエミッタ縮退されている
。
好ましくは第２の電流ミラーは同一エリアを有する１対
のＮＰＮトランジスタにより形成され（同一のＶＢＥは
ＮＰＮ対により容易に得ることができることは明らかで
ある）、従ってＰＮＰ ）ランジスタＱ３及びＱ４によ
り形成され意図的に異なったサイズにされた（つまりト
ランジスタＱ４がトランジスタＱ３より大きいサイズを
有する）相補的な第１の電流ミラーが回路の２個のブラ
ンチに同じ電流を伝達するときに、第１の電流ミラーは
「適切な」電流ミラーとして機能する（っまり回路の２
個のブランチを通る電流が等しい）。従っである温度（
設定された介入温度しきい値）においてトランジスタＱ
３を流れる電流がトランジスタＱ４を流れる電流に等し
くなることを確実にすることにより、トランジスタＱ７
は引き続く過熱防止のトリガリングを伴ってこのような
温度でスイッチオンする。これは、第１のミラーの異な
ったサイズの２個のトランジスタＱ３及び０４間のデイ
メンジョンの比の関数として抵抗Ｒ２の値を選択するこ
とにより得ることができる。
のＮＰＮトランジスタにより形成され（同一のＶＢＥは
ＮＰＮ対により容易に得ることができることは明らかで
ある）、従ってＰＮＰ ）ランジスタＱ３及びＱ４によ
り形成され意図的に異なったサイズにされた（つまりト
ランジスタＱ４がトランジスタＱ３より大きいサイズを
有する）相補的な第１の電流ミラーが回路の２個のブラ
ンチに同じ電流を伝達するときに、第１の電流ミラーは
「適切な」電流ミラーとして機能する（っまり回路の２
個のブランチを通る電流が等しい）。従っである温度（
設定された介入温度しきい値）においてトランジスタＱ
３を流れる電流がトランジスタＱ４を流れる電流に等し
くなることを確実にすることにより、トランジスタＱ７
は引き続く過熱防止のトリガリングを伴ってこのような
温度でスイッチオンする。これは、第１のミラーの異な
ったサイズの２個のトランジスタＱ３及び０４間のデイ
メンジョンの比の関数として抵抗Ｒ２の値を選択するこ
とにより得ることができる。
電流発振器Ｃ，Ｇ、により全回路に加えられそれ自身が
電流ミラーの１入力」及び「出力」ブランチ中を流れる
２個の電流Ｉ２及び■３に分けられる電流■１はＶＢＥ
／Ｒ１に等しく、基本的にδＶ Ｂ Ｅ／Ｒ２である電
流Ｉ３と（温度変化とともに）比較され、ここでδＶＢ
Ｅは第１のエミッタ縮退電流ミラーを形成する２個のト
ランジスタＱ３及びＱ４のベース−エミッタ電圧の差で
ある。
電流ミラーの１入力」及び「出力」ブランチ中を流れる
２個の電流Ｉ２及び■３に分けられる電流■１はＶＢＥ
／Ｒ１に等しく、基本的にδＶ Ｂ Ｅ／Ｒ２である電
流Ｉ３と（温度変化とともに）比較され、ここでδＶＢ
Ｅは第１のエミッタ縮退電流ミラーを形成する２個のト
ランジスタＱ３及びＱ４のベース−エミッタ電圧の差で
ある。
基本的には、これら２種類の電流は温度変化に対して実
質的に異なった変化をする。第１の電流■１は温度に対
して非常に鋭敏であり、これは温度が上昇するにつれ電
流１１が減少するからであり、温度に対するＶＢＥ値の
付随する減少は約２ｍ Ｖ ／ ’Ｃで、温度に対する
抵抗の増加は約２〜３％／℃である。
質的に異なった変化をする。第１の電流■１は温度に対
して非常に鋭敏であり、これは温度が上昇するにつれ電
流１１が減少するからであり、温度に対するＶＢＥ値の
付随する減少は約２ｍ Ｖ ／ ’Ｃで、温度に対する
抵抗の増加は約２〜３％／℃である。
他方δＶＢＥ／Ｒ２に等しい第２の電流Ｉ３は逆に温度
により殆ど影響を受けず、これはδＶＢＥが抵抗Ｒ２と
同じように温度に対して直線的な関係を有するからであ
る。
により殆ど影響を受けず、これはδＶＢＥが抵抗Ｒ２と
同じように温度に対して直線的な関係を有するからであ
る。
このように温度上昇に伴って電流１１は電流■３より這
かに速く減少し、従って２個の相補的電流ミラーの２個
のブランチを流れる当初は異なっている電流■２及び■
３ばある温度で等しくなり、電流がトランジスタＱ７に
達するとトランジスタＱ７がスイッチオンして保護を始
める。
かに速く減少し、従って２個の相補的電流ミラーの２個
のブランチを流れる当初は異なっている電流■２及び■
３ばある温度で等しくなり、電流がトランジスタＱ７に
達するとトランジスタＱ７がスイッチオンして保護を始
める。
あるＶ Ｂ Ｅ／Ｒ比に実質的に比例する電流は当業者
には周知である種々の方法で発生させることができ、従
って電流発振器は好適な任意の形態をとることができる
。
には周知である種々の方法で発生させることができ、従
って電流発振器は好適な任意の形態をとることができる
。
第３図にはこのような電流発振回路の回路ダイアダラム
が第１の好ましい態様に従って示されている。該回路は
、そのベースとエミッタ間に接続された抵抗Ｒ１を有す
る第１のトランジスタＱ１により形成され、このトラン
ジスタＱ１は正のサプライレール■０にも接続され、か
つバイアス電流発振器がコレクタと他のサプライレール
（グラウンド）間に接続されている。第２のトランジス
タＱ２はＱｌのコレクタに接続されたベースと０１のベ
ースに接続されたエミッタを有し、Ｑｌのベース電流を
回収するだけでなくサプライ電圧から回路を「自由」に
することを許容する。
が第１の好ましい態様に従って示されている。該回路は
、そのベースとエミッタ間に接続された抵抗Ｒ１を有す
る第１のトランジスタＱ１により形成され、このトラン
ジスタＱ１は正のサプライレール■０にも接続され、か
つバイアス電流発振器がコレクタと他のサプライレール
（グラウンド）間に接続されている。第２のトランジス
タＱ２はＱｌのコレクタに接続されたベースと０１のベ
ースに接続されたエミッタを有し、Ｑｌのベース電流を
回収するだけでなくサプライ電圧から回路を「自由」に
することを許容する。
トランジスタＱ１及び抵抗Ｒ１は１ｌ−ＶＢＥｏ＋／Ｒ
１で与えられる電流の発生を決定し、これはトランジス
タＱ２と全回路に加えられる（つまり１１＝Ｉ２＋Ｉ３
）。
１で与えられる電流の発生を決定し、これはトランジス
タＱ２と全回路に加えられる（つまり１１＝Ｉ２＋Ｉ３
）。
回路の動作の分析は、第２図の本発明実施例の回路を調
べることにより行うことができ、ここでは第２の電流ミ
ラーの１対のＮＰＮトランジスタＱ５及びＱ６は単位エ
リア比を有し、ＰＮＰ ）ランジスクＱ４はトランジス
タＱ３のエリアより３倍大きいエリアを有し、Ｒ１＝１
６．５にΩ、１１−１００μＡ、トランジスタＱ１のＶ
Ｂ Ｅｏ＋は６９０ｍＶに等しく （コレクタ電流は
１００ μＡ）、そしてδＶＢＥは２８ｍＶに等しく（
トランジスタＱ３及び０３間のエリア比が１＝３である
ものについて）、上記値は温度２５“Ｃのものである。
べることにより行うことができ、ここでは第２の電流ミ
ラーの１対のＮＰＮトランジスタＱ５及びＱ６は単位エ
リア比を有し、ＰＮＰ ）ランジスクＱ４はトランジス
タＱ３のエリアより３倍大きいエリアを有し、Ｒ１＝１
６．５にΩ、１１−１００μＡ、トランジスタＱ１のＶ
Ｂ Ｅｏ＋は６９０ｍＶに等しく （コレクタ電流は
１００ μＡ）、そしてδＶＢＥは２８ｍＶに等しく（
トランジスタＱ３及び０３間のエリア比が１＝３である
ものについて）、上記値は温度２５“Ｃのものである。
介入しきい値が１５０℃であることが望ましく、かつＶ
ＢＥの温度係数が一２ｍ Ｖ ／ ’Ｃに等しくそして
集積された抵抗の温度係数が０．２３％／℃であると仮
定すると、 ＶＢＥＱＩ （１５０℃）−６９０Ｘｌ０−” （１５
０−２５） ２ Ｘｌ０−４４０ｍＶ Ｒ１（１５００℃） −１６，５ｘ１０３＋ ０．０
０２３（１５０−２５）１６．５ＸＩＯ” ＝２１．１
２５ ＫΩ 加えると、Ｔ２＝Ｉ３＝１０μＡであり、これから抵抗
Ｒ２に寄与する値が得られる。
ＢＥの温度係数が一２ｍ Ｖ ／ ’Ｃに等しくそして
集積された抵抗の温度係数が０．２３％／℃であると仮
定すると、 ＶＢＥＱＩ （１５０℃）−６９０Ｘｌ０−” （１５
０−２５） ２ Ｘｌ０−４４０ｍＶ Ｒ１（１５００℃） −１６，５ｘ１０３＋ ０．０
０２３（１５０−２５）１６．５ＸＩＯ” ＝２１．１
２５ ＫΩ 加えると、Ｔ２＝Ｉ３＝１０μＡであり、これから抵抗
Ｒ２に寄与する値が得られる。
Ｒ２（１５０°Ｃ）−δＶＢＥ（１５０℃）Ｘｌ３であ
り、 ここでＶＢＥ（１５０℃） ＝（ＫＴ／ｑ） Ｉｎ（
八２／Ａ１）で、Ｋはボルツマン定数 Ｔは０にで表された温度 ｑは電子の電荷 八２はＱ４のエリア Ａ１はＱ３のエリア である。従って であり、 Ｒ２（２５℃’） ＝３．９Ｘ１０−”０．００２３（
１５０−４５）３．９Ｘ１０″＝２．８にΩである。
り、 ここでＶＢＥ（１５０℃） ＝（ＫＴ／ｑ） Ｉｎ（
八２／Ａ１）で、Ｋはボルツマン定数 Ｔは０にで表された温度 ｑは電子の電荷 八２はＱ４のエリア Ａ１はＱ３のエリア である。従って であり、 Ｒ２（２５℃’） ＝３．９Ｘ１０−”０．００２３（
１５０−４５）３．９Ｘ１０″＝２．８にΩである。
抵抗Ｒ２のこの値で第２の相補的なミラー（Ｑ５及びＱ
６）の電流の同一化が１５０℃で達成され、従ってトラ
ンジスタＱ７の所望のスイッチオンも達成される。
６）の電流の同一化が１５０℃で達成され、従ってトラ
ンジスタＱ７の所望のスイッチオンも達成される。
勿論当業者には明らかな通り、２個の電流ミラーの２個
のブランチ間の当初必要な「アンバランス」は、１〜ラ
ンジスタＱ３のエリアに対してトランジスタＱ４のエリ
アを大きくする代わりに、トランジスタＱ６のエリアよ
りトランジスタＱ５のエリアを大きくすることにより、
あるいはトランジスタＱ３のエリアに対してトランジス
タＱ４のエリアを大きくするだけでなく、同時にトラン
ジスタＱ５のエリアをトランジスタＱ６のエリアより大
きくすることにより、得ることが出来る。
のブランチ間の当初必要な「アンバランス」は、１〜ラ
ンジスタＱ３のエリアに対してトランジスタＱ４のエリ
アを大きくする代わりに、トランジスタＱ６のエリアよ
りトランジスタＱ５のエリアを大きくすることにより、
あるいはトランジスタＱ３のエリアに対してトランジス
タＱ４のエリアを大きくするだけでなく、同時にトラン
ジスタＱ５のエリアをトランジスタＱ６のエリアより大
きくすることにより、得ることが出来る。
２個の相補的ミラーを形成するトランジスタのエリア間
の比及び抵抗Ｒ２の値は、過熱防止の所望・の介入しき
い温度を達成するために集積回路の設計段階で調節しな
ければならない２個のパラメータであることは明らかで
ある。
の比及び抵抗Ｒ２の値は、過熱防止の所望・の介入しき
い温度を達成するために集積回路の設計段階で調節しな
ければならない２個のパラメータであることは明らかで
ある。
第４図には本発明の他の実施例である回路が示され、こ
こではある抵抗値により分割されたベース−エミッタ電
圧値に比例する電流１１の発生が、トランジスタのベー
スとエミッタ間に接続された同じ抵抗Ｒ１を利用して第
２のミラーの同じトランジスタＱ５により行われる。１
ｌ−ＶＢＥｏｓ／Ｒ１である回路の参照電流は、トラン
ジスタＱａ及びＱｂにより形成される電流ミラーにより
複製されて２個の相補的電流ミラーに供給される（ＩＩ
−＋２＋Ｉ３）。該回路は当初は任意の付属するトリガ
回路により供給される単一パルスによりスタートされな
ければならない。トランジスタＱｃは木質的にデカップ
リング機能を行う。勿論−度スタートすると、参照電流
■１が第２の電流ミラーのトランジスタＱ５のベース−
エミッタ電圧の関数であること以外は、第４図の回路は
第３図の回路と同じように機能する。
こではある抵抗値により分割されたベース−エミッタ電
圧値に比例する電流１１の発生が、トランジスタのベー
スとエミッタ間に接続された同じ抵抗Ｒ１を利用して第
２のミラーの同じトランジスタＱ５により行われる。１
ｌ−ＶＢＥｏｓ／Ｒ１である回路の参照電流は、トラン
ジスタＱａ及びＱｂにより形成される電流ミラーにより
複製されて２個の相補的電流ミラーに供給される（ＩＩ
−＋２＋Ｉ３）。該回路は当初は任意の付属するトリガ
回路により供給される単一パルスによりスタートされな
ければならない。トランジスタＱｃは木質的にデカップ
リング機能を行う。勿論−度スタートすると、参照電流
■１が第２の電流ミラーのトランジスタＱ５のベース−
エミッタ電圧の関数であること以外は、第４図の回路は
第３図の回路と同じように機能する。
第１図は、従来の過熱防止回路を示し、第２図は、本発
明の過熱防止回路の一実施例を示し、第３図は、本発明
の回路の特定の態様を示し、第４図は、本発明の回路の
異なった態様を示すものである。
明の過熱防止回路の一実施例を示し、第３図は、本発明
の回路の特定の態様を示し、第４図は、本発明の回路の
異なった態様を示すものである。
Claims (3)
- （１）Ｒ１が第１の予備設定された抵抗である、ＶＢＥ
／Ｒ１の値に実質的に比例する電流（Ｉ１）を発生する
電流発振回路、 第１の電流ミラーの出力ブランチのトランジスタＱ４の
エミッタと該電流ミラーの入力ブランチのトランジスタ
Ｑ３のエミッタ間に接続された予備設定された値の第２
の抵抗（Ｒ２）によりエミッタ縮退された第１の極性の
第１のトランジスタ対（Ｑ３及びＱ４）により形成され
、前記電流発振回路で生成された前記電流（Ｉ１）が供
給される前記第１の電流ミラー、 該第１の電流ミラーと相補的であり、第１のサプライレ
ールに接続されたそれぞれのエミッタと、前記第１の電
流ミラーを形成する第１のトランジスタ対のトランジス
タ（Ｑ３及びＱ４）のそれぞれのコレクタに接続された
それぞれのコレクタを有する第２の極性の第２のトラン
ジスタ対（Ｑ５及びＱ６）から形成される第２の電流ミ
ラーとを含んで成り、 予備設定されたしきい温度に達した後にスイッチオンす
るトランジスタＱ７のベースが、前記２個の相補的電流
ミラーの出力ブランチのトランジスタ（Ｑ４及びＱ６）
の前記コレクタの共通ノードに接続され、 前記２個の相補的電流ミラーの出力ブランチ及び入力ブ
ランチのそれぞれの前記トランジスタ（Ｑ４及び／又は
Ｑ５）の少なくとも一方が該トランジスタの一方が属す
る同じ電流ミラーの他のトランジスタ（Ｑ３及び／又は
Ｑ６）のエリアより大きいエリアを有し、前記２個の相
補的電流ミラーの出力ブランチを通って流れる電流がδ
ＶＢＥ／Ｒ２に比例し（δＶＢＥは互いに異なったエリ
アを有する前記トランジスタ対の２個のトランジスタの
ベース−エミッタ電圧の差であり、Ｒ２は前記第１のエ
ミッタ縮退した電流ミラーの前記トランジスタ対のエミ
ッタ間に接続された前記第２の抵抗である）、 前記２個の相補的ミラーの入力ブランチに供給され、Ｖ
ＢＥ／Ｒ１に比例する前記電流が、前記２個の電流ミラ
ーの出力ブランチを通って流れるδＶＢＥ／Ｒ２に比例
する電流より温度従属性が大きく、予備設定したしきい
温度に到達した後に、前記２個の相補的電流ミラーの２
個のＶＢＥを流れる電流が互いに等しくなったときに、
前記トランジスタ（Ｑ７）のスイッチオンが起こること
を特徴とする、 予備設定したしきい温度に達したときに前記トランジス
タ（Ｑ７）のスイッチオンのために機能する過熱防止ト
リガ回路。 - （２）電流発振回路が、 ベース、エミッタ及びコレクタを有する第１の極性の第
１のトランジスタ（Ｑ１）、 第１のサプライレールに接続され、前記ベース及びエミ
ッタ間に接続された抵抗（Ｒ１）、前記コレクタと第２
のサプライレール間に接続されたバイアス定電流発振器
、及び、 共通接続されかつ第１の電流ミラーの入力ブランチのト
ランジスタのエミッタに接続されたベース及びコレクタ
、及び前記第１のトランジスタ（Ｑ１）のベースに接続
されたエミッタを有する第２のトランジスタ（Ｑ２）、 により形成されている請求項１に記載の過熱防止トリガ
回路。 - （３）電流発振回路が、ベース及びエミッタ間に接続さ
れた抵抗（Ｒ１）が設置され、第１のサプライレールに
接続されたエミッタを有する第１の極性の２個のトラン
ジスタ（Ｑｂ及びＱａ）により形成される第３の電流ミ
ラーの入力ターミナルへデカツプリングトランジスタ（
Ｑｃ）を通して接続されたベースを有する、第２の電流
ミラーの入力ブランチのトランジスタ（Ｑ５）により形
成され、 前記第３の電流ミラーの出力ブランチのトランジスタ（
Ｑａ）のコレクタが、前記第１の電流ミラーの入力ブラ
ンチのトランジスタ（Ｑ３）のエミッタに接続され、 回路が前記第１の電流ミラーの入力ノードにパルスを加
えることによりスタートする請求項１に記載の過熱防止
トリガ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT83606A/89 | 1989-02-22 | ||
| IT8983606A IT1235681B (it) | 1989-02-22 | 1989-02-22 | Circuito di protezione termica con ristretto campo di variazione della soglia di intervento. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02248113A true JPH02248113A (ja) | 1990-10-03 |
Family
ID=11323040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2042307A Pending JPH02248113A (ja) | 1989-02-22 | 1990-02-22 | 狭いしきい値変動範囲を有する過熱防止トリガ回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0384900B1 (ja) |
| JP (1) | JPH02248113A (ja) |
| DE (1) | DE69009083T2 (ja) |
| IT (1) | IT1235681B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1248100B (it) * | 1991-04-30 | 1995-01-05 | Sgs Thomson Microelectronics | Dispositivo per la protezione termica di circuiti includenti componenti di potenza |
| EP0565807A1 (en) * | 1992-04-17 | 1993-10-20 | STMicroelectronics S.r.l. | MOS power transistor device |
| CN109753104B (zh) * | 2017-11-03 | 2021-08-13 | 朋程科技股份有限公司 | 具温度补偿机制的开关电路及使用此开关电路的调节器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH532778A (fr) * | 1971-06-21 | 1973-01-15 | Centre Electron Horloger | Dispositif senseur de température |
| US4021722A (en) * | 1974-11-04 | 1977-05-03 | Rca Corporation | Temperature-sensitive current divider |
| JPS58221507A (ja) * | 1982-06-18 | 1983-12-23 | Toshiba Corp | トランジスタ回路 |
-
1989
- 1989-02-22 IT IT8983606A patent/IT1235681B/it active
-
1990
- 1990-02-08 DE DE69009083T patent/DE69009083T2/de not_active Expired - Fee Related
- 1990-02-08 EP EP90830048A patent/EP0384900B1/en not_active Expired - Lifetime
- 1990-02-22 JP JP2042307A patent/JPH02248113A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| IT1235681B (it) | 1992-09-21 |
| DE69009083T2 (de) | 1994-09-08 |
| EP0384900B1 (en) | 1994-05-25 |
| IT8983606A0 (it) | 1989-02-22 |
| DE69009083D1 (de) | 1994-06-30 |
| EP0384900A3 (en) | 1991-03-20 |
| EP0384900A2 (en) | 1990-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0458332B1 (en) | Temperature detection circuit used in thermal shielding circuit | |
| JP3358459B2 (ja) | 温度検出回路 | |
| JP3729278B2 (ja) | 内部電源電圧発生回路 | |
| US4085359A (en) | Self-starting amplifier circuit | |
| US6201436B1 (en) | Bias current generating circuits and methods for integrated circuits including bias current generators that increase and decrease with temperature | |
| JP3081228B2 (ja) | 埋め込み型サーマルターンオフを有するイネーブル回路 | |
| JP2619739B2 (ja) | Ｍｏｓ型電力用トランジスタの電流検出回路 | |
| JPH0453123B2 (ja) | ||
| JPH02248113A (ja) | 狭いしきい値変動範囲を有する過熱防止トリガ回路 | |
| JPS62128307A (ja) | 熱保護回路 | |
| US5654861A (en) | Thermal protection circuit | |
| JP2001053120A (ja) | 過電流検出機能付半導体集積回路およびその製造方法 | |
| JP2001117654A (ja) | 基準電圧発生回路 | |
| JP3710616B2 (ja) | トランジスタ保護回路および出力電力増幅回路 | |
| US4565959A (en) | Current supply circuit with redundant back-up current source | |
| JPH05101673A (ja) | プログラム回路 | |
| JP3403054B2 (ja) | 温度特性補正回路 | |
| JP2543118B2 (ja) | 過熱遮断回路 | |
| JP2546051Y2 (ja) | 安定化電源回路 | |
| JP3265338B2 (ja) | 安定化電源回路 | |
| KR0155339B1 (ko) | 히스테리시스를 갖는 서멀 셧트 다운 회로 | |
| JPS62296213A (ja) | 定電圧回路 | |
| JPH02136029A (ja) | 電流制限回路 | |
| JPS6145625Y2 (ja) | ||
| JPS60227458A (ja) | 半導体集積回路装置における熱遮断装置 |