JP3265338B2 - 安定化電源回路 - Google Patents
安定化電源回路Info
- Publication number
- JP3265338B2 JP3265338B2 JP26468392A JP26468392A JP3265338B2 JP 3265338 B2 JP3265338 B2 JP 3265338B2 JP 26468392 A JP26468392 A JP 26468392A JP 26468392 A JP26468392 A JP 26468392A JP 3265338 B2 JP3265338 B2 JP 3265338B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- overheat protection
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、モノリシック集積回路
などによる安定化電源回路、より詳しくは、出力ＯＮ／
ＯＦＦ回路および過熱保護回路を備えた安定化電源回路
に関する。
などによる安定化電源回路、より詳しくは、出力ＯＮ／
ＯＦＦ回路および過熱保護回路を備えた安定化電源回路
に関する。
【０００２】
【従来の技術】図２は従来のこの種の安定化電源回路を
示す回路図である。
示す回路図である。
【０００３】図において、１は直流電源Ｖccの入力端
子、２は出力端子、ＴＰ１は出力電圧を制御するための
ＰＮＰ型のトランジスタで構成された電圧制御用トラン
ジスタ、ＴＮ１はＮＰＮ型のトランジスタで構成された
制御用トランジスタ、Ｒ１，Ｒ２は分圧抵抗、Ａdif は
差動アンプ、３は基準電圧Ｖref を供給する基準電源、
Ｒ３，Ｒ４は分圧抵抗、４は過熱保護回路、５は出力Ｏ
Ｎ／ＯＦＦ回路である。電圧制御用トランジスタＴＰ１
は、そのエミッタが入力端子１に、ベースが制御用トラ
ンジスタＴＮ１のコレクタに、コレクタが出力端子２に
それぞれ接続されている。出力端子２は分圧抵抗Ｒ１，
Ｒ２を介して接地されており、その分圧抵抗Ｒ１，Ｒ２
の抵抗分割点が差動アンプＡdif の反転入力端子（−）
に接続されている。差動アンプＡdif の電源入力端子は
入力端子１に接続されている。差動アンプＡdif の非反
転入力端子（＋）に対して基準電源３が接続され、基準
電圧Ｖref が供給されている。差動アンプＡdif の出力
端子が制御用トランジスタＴＮ１のベースに接続され、
ベース電流ＩB1を供給するようになっている。制御用ト
ランジスタＴＮ１のエミッタは接地されている。電圧制
御用トランジスタＴＰ１、分圧抵抗Ｒ１，Ｒ２、差動ア
ンプＡdif および制御用トランジスタＴＮ１が負帰還ル
ープを形成しており、制御用トランジスタＴＮ１を通っ
て流れる電圧制御用トランジスタＴＰ１のベース電流Ｉ
B を制御することにより、安定化電源回路の出力電圧Ｖ
O を所定の一定電圧に安定化するようにしている。
子、２は出力端子、ＴＰ１は出力電圧を制御するための
ＰＮＰ型のトランジスタで構成された電圧制御用トラン
ジスタ、ＴＮ１はＮＰＮ型のトランジスタで構成された
制御用トランジスタ、Ｒ１，Ｒ２は分圧抵抗、Ａdif は
差動アンプ、３は基準電圧Ｖref を供給する基準電源、
Ｒ３，Ｒ４は分圧抵抗、４は過熱保護回路、５は出力Ｏ
Ｎ／ＯＦＦ回路である。電圧制御用トランジスタＴＰ１
は、そのエミッタが入力端子１に、ベースが制御用トラ
ンジスタＴＮ１のコレクタに、コレクタが出力端子２に
それぞれ接続されている。出力端子２は分圧抵抗Ｒ１，
Ｒ２を介して接地されており、その分圧抵抗Ｒ１，Ｒ２
の抵抗分割点が差動アンプＡdif の反転入力端子（−）
に接続されている。差動アンプＡdif の電源入力端子は
入力端子１に接続されている。差動アンプＡdif の非反
転入力端子（＋）に対して基準電源３が接続され、基準
電圧Ｖref が供給されている。差動アンプＡdif の出力
端子が制御用トランジスタＴＮ１のベースに接続され、
ベース電流ＩB1を供給するようになっている。制御用ト
ランジスタＴＮ１のエミッタは接地されている。電圧制
御用トランジスタＴＰ１、分圧抵抗Ｒ１，Ｒ２、差動ア
ンプＡdif および制御用トランジスタＴＮ１が負帰還ル
ープを形成しており、制御用トランジスタＴＮ１を通っ
て流れる電圧制御用トランジスタＴＰ１のベース電流Ｉ
B を制御することにより、安定化電源回路の出力電圧Ｖ
O を所定の一定電圧に安定化するようにしている。
【０００４】基準電源３とグランドＧＮＤとの間には分
圧抵抗Ｒ３，Ｒ４が介挿されている。制御用トランジス
タＴＮ１のベースとグランドＧＮＤとの間に介挿されて
いる過熱保護回路４は、閾値温度ＴJPをもち、回路全体
の温度が閾値温度ＴJPよりも上昇した場合に分圧抵抗Ｒ
３，Ｒ４の抵抗分割点である制御端子Ｐ１から電流Ｉ1
が流れ込むことにより導通動作するように構成されてい
る。同様に制御用トランジスタＴＮ１のベースとグラン
ドＧＮＤとの間に介挿されている出力ＯＮ／ＯＦＦ回路
５は、閾値電圧ＶC(off)をもち、制御電圧ＶC が閾値電
圧ＶC(off)よりも低下した場合に導通動作するように構
成されている。
圧抵抗Ｒ３，Ｒ４が介挿されている。制御用トランジス
タＴＮ１のベースとグランドＧＮＤとの間に介挿されて
いる過熱保護回路４は、閾値温度ＴJPをもち、回路全体
の温度が閾値温度ＴJPよりも上昇した場合に分圧抵抗Ｒ
３，Ｒ４の抵抗分割点である制御端子Ｐ１から電流Ｉ1
が流れ込むことにより導通動作するように構成されてい
る。同様に制御用トランジスタＴＮ１のベースとグラン
ドＧＮＤとの間に介挿されている出力ＯＮ／ＯＦＦ回路
５は、閾値電圧ＶC(off)をもち、制御電圧ＶC が閾値電
圧ＶC(off)よりも低下した場合に導通動作するように構
成されている。
【０００５】次に、動作を説明する。出力電圧ＶO が分
圧抵抗Ｒ１，Ｒ２によって抵抗分割され、差動アンプＡ
dif の反転入力端子（−）に帰還電圧ＶFBとして入力さ
れる。差動アンプＡdif は基準電圧Ｖref と帰還電圧Ｖ
FBとの差電圧（Ｖref −ＶFB）に応じた出力を制御用ト
ランジスタＴＮ１のベースに与える。すなわち、そのベ
ース電流ＩB1を加減する。出力電圧ＶO が所定電圧より
も上昇したときは、帰還電圧ＶFBも上昇して差電圧（Ｖ
ref −ＶFB）が減少するため、ベース電流ＩB1も減少
し、電圧制御用トランジスタＴＰ１のベース電流ＩB を
減少させる。その結果、出力電圧ＶO は降下する方向に
制御される。この出力電圧ＶO の降下は、帰還電圧ＶFB
の降下をもたらし、差電圧（Ｖref −ＶFB）を所定電位
差に復帰させる側に作用する。上記とは逆に、出力電圧
ＶO が所定電圧よりも降下したときは、帰還電圧ＶFBも
降下して差電圧（Ｖref −ＶFB）が増加するため、ベー
ス電流ＩB1も増加し、電圧制御用トランジスタＴＰ１の
ベース電流ＩB を増加させる。その結果、出力電圧ＶO
は上昇する方向に制御される。この出力電圧ＶO の上昇
は、帰還電圧ＶFBの上昇をもたらし、やはり差電圧（Ｖ
ref −ＶFB）を所定電位差に復帰させる側に作用する。
以上のようなネガティブフィードバック制御により、安
定化電源回路の出力端子２より出力される出力電圧ＶO
は、基準電圧Ｖref に準じて決定される所定電圧に自動
的に安定化されることになる。
圧抵抗Ｒ１，Ｒ２によって抵抗分割され、差動アンプＡ
dif の反転入力端子（−）に帰還電圧ＶFBとして入力さ
れる。差動アンプＡdif は基準電圧Ｖref と帰還電圧Ｖ
FBとの差電圧（Ｖref −ＶFB）に応じた出力を制御用ト
ランジスタＴＮ１のベースに与える。すなわち、そのベ
ース電流ＩB1を加減する。出力電圧ＶO が所定電圧より
も上昇したときは、帰還電圧ＶFBも上昇して差電圧（Ｖ
ref −ＶFB）が減少するため、ベース電流ＩB1も減少
し、電圧制御用トランジスタＴＰ１のベース電流ＩB を
減少させる。その結果、出力電圧ＶO は降下する方向に
制御される。この出力電圧ＶO の降下は、帰還電圧ＶFB
の降下をもたらし、差電圧（Ｖref −ＶFB）を所定電位
差に復帰させる側に作用する。上記とは逆に、出力電圧
ＶO が所定電圧よりも降下したときは、帰還電圧ＶFBも
降下して差電圧（Ｖref −ＶFB）が増加するため、ベー
ス電流ＩB1も増加し、電圧制御用トランジスタＴＰ１の
ベース電流ＩB を増加させる。その結果、出力電圧ＶO
は上昇する方向に制御される。この出力電圧ＶO の上昇
は、帰還電圧ＶFBの上昇をもたらし、やはり差電圧（Ｖ
ref −ＶFB）を所定電位差に復帰させる側に作用する。
以上のようなネガティブフィードバック制御により、安
定化電源回路の出力端子２より出力される出力電圧ＶO
は、基準電圧Ｖref に準じて決定される所定電圧に自動
的に安定化されることになる。
【０００６】回路全体の温度が過熱保護回路４における
閾値温度ＴJPよりも上昇すると、分圧抵抗Ｒ３，Ｒ４の
抵抗分割点である制御端子Ｐ１から過熱保護回路４に対
して電流Ｉ1 が流れ込み、この過熱保護回路４が導通状
態に切り換わる。すると、差動アンプＡdif から制御用
トランジスタＴＮ１に流れ込んでいるベース電流ＩB1の
一部分が電流Ｉ2 として過熱保護回路４を介してグラン
ドＧＮＤにバイパスされることになり、制御用トランジ
スタＴＮ１のベース・エミッタ間電流を減少させ、電圧
制御用トランジスタＴＰ１のベース電流ＩB を大きく制
限して電圧制御用トランジスタＴＰ１からの出力電圧Ｖ
O を低電位とする（ＯＦＦ状態）。
閾値温度ＴJPよりも上昇すると、分圧抵抗Ｒ３，Ｒ４の
抵抗分割点である制御端子Ｐ１から過熱保護回路４に対
して電流Ｉ1 が流れ込み、この過熱保護回路４が導通状
態に切り換わる。すると、差動アンプＡdif から制御用
トランジスタＴＮ１に流れ込んでいるベース電流ＩB1の
一部分が電流Ｉ2 として過熱保護回路４を介してグラン
ドＧＮＤにバイパスされることになり、制御用トランジ
スタＴＮ１のベース・エミッタ間電流を減少させ、電圧
制御用トランジスタＴＰ１のベース電流ＩB を大きく制
限して電圧制御用トランジスタＴＰ１からの出力電圧Ｖ
O を低電位とする（ＯＦＦ状態）。
【０００７】また、出力ＯＮ／ＯＦＦ回路５の制御端子
に印加する制御電圧ＶC を閾値電圧ＶC(off)よりも低く
した場合、出力ＯＮ／ＯＦＦ回路５が導通状態に切り換
わり、差動アンプＡdif から制御用トランジスタＴＮ１
に流れ込んでいるベース電流ＩB1の一部分を電流Ｉ3 と
して出力ＯＮ／ＯＦＦ回路５の出力端子７より入力し出
力ＯＮ／ＯＦＦ回路５を介してグランドＧＮＤにバイパ
スさせるため、制御用トランジスタＴＮ１のベース・エ
ミッタ間電流を減少させ、電圧制御用トランジスタＴＰ
１をＯＦＦ状態とする。
に印加する制御電圧ＶC を閾値電圧ＶC(off)よりも低く
した場合、出力ＯＮ／ＯＦＦ回路５が導通状態に切り換
わり、差動アンプＡdif から制御用トランジスタＴＮ１
に流れ込んでいるベース電流ＩB1の一部分を電流Ｉ3 と
して出力ＯＮ／ＯＦＦ回路５の出力端子７より入力し出
力ＯＮ／ＯＦＦ回路５を介してグランドＧＮＤにバイパ
スさせるため、制御用トランジスタＴＮ１のベース・エ
ミッタ間電流を減少させ、電圧制御用トランジスタＴＰ
１をＯＦＦ状態とする。
【０００８】
【発明が解決しようとする課題】製造段階での安定化電
源回路の動作確認テストにおいて、異常の見つかった安
定化電源回路についてはそのデバイスを製造ラインから
除去しなければならない。過熱保護回路４の動作確認を
行うに当たって、従来においては、過熱保護回路４を閾
値温度ＴJPよりも高い温度まで強制的に加熱する必要が
あり、そのためには何らかの加熱手段により回路全体を
加熱しなければならなかった。すなわち、換言すれば、
常温での特性検査工程によっては、過熱保護回路４の動
作確認を行って異常のあるデバイスを除去することが不
可能であった。
源回路の動作確認テストにおいて、異常の見つかった安
定化電源回路についてはそのデバイスを製造ラインから
除去しなければならない。過熱保護回路４の動作確認を
行うに当たって、従来においては、過熱保護回路４を閾
値温度ＴJPよりも高い温度まで強制的に加熱する必要が
あり、そのためには何らかの加熱手段により回路全体を
加熱しなければならなかった。すなわち、換言すれば、
常温での特性検査工程によっては、過熱保護回路４の動
作確認を行って異常のあるデバイスを除去することが不
可能であった。
【０００９】なお、過熱保護回路４の制御端子Ｐ１にテ
スト端子を設けることも考えられるが、チップサイズが
大きくなるとともに、デバイスのコストアップを招くと
いう問題が生じる。
スト端子を設けることも考えられるが、チップサイズが
大きくなるとともに、デバイスのコストアップを招くと
いう問題が生じる。
【００１０】本発明は、このような事情に鑑みて創案さ
れたものであって、出力ＯＮ／ＯＦＦ回路および過熱保
護回路を備えた安定化電源回路において、チップサイズ
を増大させるテスト端子の追加を必要とすることなく、
かつ、回路全体を加熱することなく常温での特性検査工
程で過熱保護回路の動作確認を行うことができるように
することを目的とする。
れたものであって、出力ＯＮ／ＯＦＦ回路および過熱保
護回路を備えた安定化電源回路において、チップサイズ
を増大させるテスト端子の追加を必要とすることなく、
かつ、回路全体を加熱することなく常温での特性検査工
程で過熱保護回路の動作確認を行うことができるように
することを目的とする。
【００１１】
【課題を解決するための手段】本発明に係る安定化電源
回路は、電圧制御用トランジスタの出力電圧の一部を所
定の基準電圧と等しくなるように、この電圧制御用トラ
ンジスタに負帰還させるように構成してあるとともに、
一定の閾値温度以上を検出したときに導通して前記負帰
還ループをグランドにバイパスする過熱保護回路と、出
力ＯＮ／ＯＦＦ回路とを備えている安定化電源回路であ
って、前記過熱保護回路の制御端子と前記出力ＯＮ／Ｏ
ＦＦ回路の出力端子との間にカレントミラー回路からな
る過熱保護機能試験回路を有し、前記出力ＯＮ／ＯＦＦ
回路の制御電圧の調整により前記過熱保護機能試験回路
を介して導通して、その導通電流が前記過熱保護回路の
制御端子に入力され、これにより、前記過熱保護回路が
負帰還ループをグランドへバイパスし、ＯＮ／ＯＦＦ制
御することを特徴とするものである。
回路は、電圧制御用トランジスタの出力電圧の一部を所
定の基準電圧と等しくなるように、この電圧制御用トラ
ンジスタに負帰還させるように構成してあるとともに、
一定の閾値温度以上を検出したときに導通して前記負帰
還ループをグランドにバイパスする過熱保護回路と、出
力ＯＮ／ＯＦＦ回路とを備えている安定化電源回路であ
って、前記過熱保護回路の制御端子と前記出力ＯＮ／Ｏ
ＦＦ回路の出力端子との間にカレントミラー回路からな
る過熱保護機能試験回路を有し、前記出力ＯＮ／ＯＦＦ
回路の制御電圧の調整により前記過熱保護機能試験回路
を介して導通して、その導通電流が前記過熱保護回路の
制御端子に入力され、これにより、前記過熱保護回路が
負帰還ループをグランドへバイパスし、ＯＮ／ＯＦＦ制
御することを特徴とするものである。
【００１２】
【作用】常温での特性検査工程において、出力ＯＮ／Ｏ
ＦＦ回路をその制御電圧の調整によって導通させると、
過熱保護機能試験回路を構成しているカレントミラー回
路から制御端子を介して過熱保護回路に電流が流れ込
み、過熱保護回路が正常であれば、過熱保護回路が導通
して負帰還ループをグランドにバイパスする。もし、過
熱保護回路に異常が生じていれば、過熱保護回路は導通
しない。すなわち、過熱保護回路を強制的に閾値温度以
上に加熱することなしに、常温での特性検査工程におい
て過熱保護回路の動作確認が行えるようになる。
ＦＦ回路をその制御電圧の調整によって導通させると、
過熱保護機能試験回路を構成しているカレントミラー回
路から制御端子を介して過熱保護回路に電流が流れ込
み、過熱保護回路が正常であれば、過熱保護回路が導通
して負帰還ループをグランドにバイパスする。もし、過
熱保護回路に異常が生じていれば、過熱保護回路は導通
しない。すなわち、過熱保護回路を強制的に閾値温度以
上に加熱することなしに、常温での特性検査工程におい
て過熱保護回路の動作確認が行えるようになる。
【００１３】
【実施例】以下、本発明に係る安定化電源回路の一実施
例を図面に基づいて詳細に説明する。
例を図面に基づいて詳細に説明する。
【００１４】ＰＮＰ型の電圧制御用トランジスタＴＰ１
は、そのエミッタが直流電源Ｖccの入力端子１に、ベー
スがＮＰＮ型の制御用トランジスタＴＮ１のコレクタ
に、コレクタが出力端子２にそれぞれ接続されている。
出力端子２は分圧抵抗Ｒ１，Ｒ２を介して接地されてお
り、その分圧抵抗Ｒ１，Ｒ２の抵抗分割点が差動アンプ
Ａdif の反転入力端子（−）に接続されている。差動ア
ンプＡdif は、その電源入力端子が入力端子１に、非反
転入力端子（＋）が基準電圧Ｖref を供給する基準電源
３に接続されている。差動アンプＡdif の出力端子がＮ
ＰＮ型の制御用トランジスタＴＮ１のベースに接続さ
れ、ベース電流ＩB1を供給するようになっている。制御
用トランジスタＴＮ１のエミッタは接地されている。電
圧制御用トランジスタＴＰ１、分圧抵抗Ｒ１，Ｒ２、差
動アンプＡdif および制御用トランジスタＴＮ１が負帰
還ループを形成しており、制御用トランジスタＴＮ１を
通って流れる電圧制御用トランジスタＴＰ１のベース電
流ＩB を制御することにより、安定化電源回路の出力電
圧ＶO を所定の一定電圧に安定化するように構成してあ
る。
は、そのエミッタが直流電源Ｖccの入力端子１に、ベー
スがＮＰＮ型の制御用トランジスタＴＮ１のコレクタ
に、コレクタが出力端子２にそれぞれ接続されている。
出力端子２は分圧抵抗Ｒ１，Ｒ２を介して接地されてお
り、その分圧抵抗Ｒ１，Ｒ２の抵抗分割点が差動アンプ
Ａdif の反転入力端子（−）に接続されている。差動ア
ンプＡdif は、その電源入力端子が入力端子１に、非反
転入力端子（＋）が基準電圧Ｖref を供給する基準電源
３に接続されている。差動アンプＡdif の出力端子がＮ
ＰＮ型の制御用トランジスタＴＮ１のベースに接続さ
れ、ベース電流ＩB1を供給するようになっている。制御
用トランジスタＴＮ１のエミッタは接地されている。電
圧制御用トランジスタＴＰ１、分圧抵抗Ｒ１，Ｒ２、差
動アンプＡdif および制御用トランジスタＴＮ１が負帰
還ループを形成しており、制御用トランジスタＴＮ１を
通って流れる電圧制御用トランジスタＴＰ１のベース電
流ＩB を制御することにより、安定化電源回路の出力電
圧ＶO を所定の一定電圧に安定化するように構成してあ
る。
【００１５】基準電源３とグランドＧＮＤとの間には分
圧抵抗Ｒ３，Ｒ４が介挿されている。制御用トランジス
タＴＮ１のベースとグランドＧＮＤとの間に介挿されて
いる過熱保護回路４は、閾値温度ＴJPをもち、直近温度
が閾値温度ＴJPよりも上昇した場合に分圧抵抗Ｒ３，Ｒ
４の抵抗分割点である制御端子Ｐ１から電流Ｉ1 が流れ
込むことにより導通動作して前記の負帰還ループの一部
である制御用トランジスタＴＮ１のベースをグランドＧ
ＮＤにバイパスするように構成されている。出力ＯＮ／
ＯＦＦ回路５は、閾値電圧ＶC(off)をもち、制御電圧Ｖ
C が閾値電圧ＶC(off)よりも低下したときに導通動作す
るように構成されている。
圧抵抗Ｒ３，Ｒ４が介挿されている。制御用トランジス
タＴＮ１のベースとグランドＧＮＤとの間に介挿されて
いる過熱保護回路４は、閾値温度ＴJPをもち、直近温度
が閾値温度ＴJPよりも上昇した場合に分圧抵抗Ｒ３，Ｒ
４の抵抗分割点である制御端子Ｐ１から電流Ｉ1 が流れ
込むことにより導通動作して前記の負帰還ループの一部
である制御用トランジスタＴＮ１のベースをグランドＧ
ＮＤにバイパスするように構成されている。出力ＯＮ／
ＯＦＦ回路５は、閾値電圧ＶC(off)をもち、制御電圧Ｖ
C が閾値電圧ＶC(off)よりも低下したときに導通動作す
るように構成されている。
【００１６】この出力ＯＮ／ＯＦＦ回路５の出力端子７
と過熱保護回路４の制御端子Ｐ１との間に、カレントミ
ラー回路からなる過熱保護機能試験回路６が介挿されて
いる。
と過熱保護回路４の制御端子Ｐ１との間に、カレントミ
ラー回路からなる過熱保護機能試験回路６が介挿されて
いる。
【００１７】この過熱保護機能試験回路６を構成するカ
レントミラー回路は、ＰＮＰ型の２つのＰＮＰ型のトラ
ンジスタＴＰ２，ＴＰ３と抵抗Ｒ５とから構成されてい
る。トランジスタＴＰ２，ＴＰ３は、エミッタどうし、
およびベースどうしが互いに接続されている。エミッタ
共通接続点は基準電源３に接続されている。トランジス
タＴＰ２のコレクタはベース共通接続点に接続されてい
るとともに抵抗Ｒ５を介して出力ＯＮ／ＯＦＦ回路５の
出力端子７に接続されている。出力ＯＮ／ＯＦＦ回路５
の他端は接地されている。トランジスタＴＰ３のコレク
タは過熱保護回路４の制御端子Ｐ１に接続されている。
レントミラー回路は、ＰＮＰ型の２つのＰＮＰ型のトラ
ンジスタＴＰ２，ＴＰ３と抵抗Ｒ５とから構成されてい
る。トランジスタＴＰ２，ＴＰ３は、エミッタどうし、
およびベースどうしが互いに接続されている。エミッタ
共通接続点は基準電源３に接続されている。トランジス
タＴＰ２のコレクタはベース共通接続点に接続されてい
るとともに抵抗Ｒ５を介して出力ＯＮ／ＯＦＦ回路５の
出力端子７に接続されている。出力ＯＮ／ＯＦＦ回路５
の他端は接地されている。トランジスタＴＰ３のコレク
タは過熱保護回路４の制御端子Ｐ１に接続されている。
【００１８】次に、上記構成の安定化電源回路の動作を
説明する。
説明する。
【００１９】製造段階での安定化電源回路の動作確認テ
ストの中で常温での特性検査工程において、出力ＯＮ／
ＯＦＦ回路５に印加する制御電圧ＶC を閾値電圧Ｖ
C(off)よりも低く設定すると、出力ＯＮ／ＯＦＦ回路５
が導通し、出力ＯＮ／ＯＦＦ回路５に対してその出力端
子７に基準電源３から過熱保護機能試験回路６を介して
電流Ｉ4 が流れ込む。すると、過熱保護機能試験回路６
を構成しているカレントミラー回路の作用により、トラ
ンジスタＴＰ３のコレクタから過熱保護回路４の制御端
子Ｐ１に電流Ｉ5 が流れ込む。過熱保護回路４が正常で
あれば、電流Ｉ5 の流れ込みにより過熱保護回路４が導
通動作し、負帰還ループにおける制御用トランジスタＴ
Ｎ１のベースをグランドＧＮＤにバイパスし、電圧制御
用トランジスタＴＰ１のベース電流ＩB を大きく制限し
て電圧制御用トランジスタＴＰ１からの出力電圧ＶO を
低電位とし、出力端子２からの出力をＯＦＦ状態とす
る。このことにより、過熱保護回路４が正常であると判
定することができる。同時に、出力ＯＮ／ＯＦＦ回路５
および過熱保護機能試験回路６も正常であると判定でき
る。
ストの中で常温での特性検査工程において、出力ＯＮ／
ＯＦＦ回路５に印加する制御電圧ＶC を閾値電圧Ｖ
C(off)よりも低く設定すると、出力ＯＮ／ＯＦＦ回路５
が導通し、出力ＯＮ／ＯＦＦ回路５に対してその出力端
子７に基準電源３から過熱保護機能試験回路６を介して
電流Ｉ4 が流れ込む。すると、過熱保護機能試験回路６
を構成しているカレントミラー回路の作用により、トラ
ンジスタＴＰ３のコレクタから過熱保護回路４の制御端
子Ｐ１に電流Ｉ5 が流れ込む。過熱保護回路４が正常で
あれば、電流Ｉ5 の流れ込みにより過熱保護回路４が導
通動作し、負帰還ループにおける制御用トランジスタＴ
Ｎ１のベースをグランドＧＮＤにバイパスし、電圧制御
用トランジスタＴＰ１のベース電流ＩB を大きく制限し
て電圧制御用トランジスタＴＰ１からの出力電圧ＶO を
低電位とし、出力端子２からの出力をＯＦＦ状態とす
る。このことにより、過熱保護回路４が正常であると判
定することができる。同時に、出力ＯＮ／ＯＦＦ回路５
および過熱保護機能試験回路６も正常であると判定でき
る。
【００２０】上記の常温での特性検査工程において、も
し、過熱保護回路４の内部に金属配線の損傷などの異常
があった場合、出力ＯＮ／ＯＦＦ回路５の制御電圧ＶC
を閾値電圧ＶC(off)よりも低くしても、過熱保護回路４
は導通状態に切り換わらず、出力端子２からの出力状態
がＯＮ状態に保たれるため、異常があることが判定され
る。また、出力ＯＮ／ＯＦＦ回路５あるいは過熱保護機
能試験回路６に異常があったときも、上記同様に、制御
電圧ＶC を閾値電圧ＶC(off)より低くしても出力端子２
がＯＮ状態に保たれるため、異常があると判定される。
そして、異常があったときは、そのデバイスは製造ライ
ンから除去される。すなわち、回路全体を強制的に加熱
しなくても、また、チップサイズを増大させるテスト端
子の追加をしなくても、過熱保護回路４についての異常
の有無を常温での特性検査工程において判定し、異常の
あるデバイスは除去することができるため、デバイスの
品質向上とコストダウンとを達成することができる。
し、過熱保護回路４の内部に金属配線の損傷などの異常
があった場合、出力ＯＮ／ＯＦＦ回路５の制御電圧ＶC
を閾値電圧ＶC(off)よりも低くしても、過熱保護回路４
は導通状態に切り換わらず、出力端子２からの出力状態
がＯＮ状態に保たれるため、異常があることが判定され
る。また、出力ＯＮ／ＯＦＦ回路５あるいは過熱保護機
能試験回路６に異常があったときも、上記同様に、制御
電圧ＶC を閾値電圧ＶC(off)より低くしても出力端子２
がＯＮ状態に保たれるため、異常があると判定される。
そして、異常があったときは、そのデバイスは製造ライ
ンから除去される。すなわち、回路全体を強制的に加熱
しなくても、また、チップサイズを増大させるテスト端
子の追加をしなくても、過熱保護回路４についての異常
の有無を常温での特性検査工程において判定し、異常の
あるデバイスは除去することができるため、デバイスの
品質向上とコストダウンとを達成することができる。
【００２１】実使用状態において、過熱保護回路４の近
傍の温度が閾値温度ＴJPよりも上昇すると、制御端子Ｐ
１から電流Ｉ1 が流れ込むため、過熱保護回路４が導通
状態に切り換わり、負帰還ループをグランドＧＮＤにバ
イパスし、出力端子２からの出力をＯＦＦ状態に切り換
える。また、実使用状態で制御電圧ＶC を閾値電圧Ｖ
C(off)よりも低く設定すると、上記と同様に出力をＯＦ
Ｆ状態に切り換える。ＯＮ状態での負帰還ループによる
出力電圧ＶO の安定化作用については従来例と同様であ
る。
傍の温度が閾値温度ＴJPよりも上昇すると、制御端子Ｐ
１から電流Ｉ1 が流れ込むため、過熱保護回路４が導通
状態に切り換わり、負帰還ループをグランドＧＮＤにバ
イパスし、出力端子２からの出力をＯＦＦ状態に切り換
える。また、実使用状態で制御電圧ＶC を閾値電圧Ｖ
C(off)よりも低く設定すると、上記と同様に出力をＯＦ
Ｆ状態に切り換える。ＯＮ状態での負帰還ループによる
出力電圧ＶO の安定化作用については従来例と同様であ
る。
【００２２】
【発明の効果】以上のように、本発明によれば、常温で
の特性検査工程において過熱保護回路の動作確認が可能
になり高温での特性検査工程は不要となる。また、過熱
保護回路の検査と同時に出力ＯＮ／ＯＦＦ回路および過
熱保護機能試験回路の検査も行える。チップサイズを増
大させるテスト端子の追加は不要となる。以上の相乗に
より、デバイスの品質向上とコストダウンとを達成する
ことができる。
の特性検査工程において過熱保護回路の動作確認が可能
になり高温での特性検査工程は不要となる。また、過熱
保護回路の検査と同時に出力ＯＮ／ＯＦＦ回路および過
熱保護機能試験回路の検査も行える。チップサイズを増
大させるテスト端子の追加は不要となる。以上の相乗に
より、デバイスの品質向上とコストダウンとを達成する
ことができる。
【図１】本発明の一実施例に係る安定化電源回路を示す
回路図である。
回路図である。
【図２】従来例に係る安定化電源回路を示す回路図であ
る。
る。
１ 入力端子 ２ 出力端子 ３ 基準電源 ４ 過熱保護回路 ５ 出力ＯＮ／ＯＦＦ回路 ６ 過熱保護機能試験回路（カレントミラー回路）７ 出力ＯＮ／ＯＦＦ回路の出力端子 ＴＰ１ 電圧制御用トランジスタ ＴＮ１ 制御用トランジスタ Ａdif 差動アンプ Ｐ１ 制御端子 ＶO 出力電圧 Ｖref 基準電圧 ＶC 制御電圧
Claims (1)
- 【請求項１】 電圧制御用トランジスタの出力電圧の一
部を所定の基準電圧と等しくなるように、この電圧制御
用トランジスタに負帰還させるように構成してあるとと
もに、一定の閾値温度以上を検出したときに導通して前
記負帰還ループをグランドにバイパスする過熱保護回路
と、出力ＯＮ／ＯＦＦ回路とを備えている安定化電源回
路であって、 前記過熱保護回路の制御端子と前記出力ＯＮ／ＯＦＦ回
路の出力端子との間にカレントミラー回路からなる過熱
保護機能試験回路を有し、前記出力ＯＮ／ＯＦＦ回路の
制御電圧の調整により前記過熱保護機能試験回路を介し
て導通して、その導通電流が前記過熱保護回路の制御端
子に入力され、これにより、前記過熱保護回路が負帰還
ループをグランドへバイパスし、ＯＮ／ＯＦＦ制御する
ことを特徴とする安定化電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26468392A JP3265338B2 (ja) | 1992-10-02 | 1992-10-02 | 安定化電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26468392A JP3265338B2 (ja) | 1992-10-02 | 1992-10-02 | 安定化電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06119072A JPH06119072A (ja) | 1994-04-28 |
| JP3265338B2 true JP3265338B2 (ja) | 2002-03-11 |
Family
ID=17406751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26468392A Expired - Fee Related JP3265338B2 (ja) | 1992-10-02 | 1992-10-02 | 安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3265338B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030012753A (ko) * | 2001-08-04 | 2003-02-12 | 허일 | 셀프 스타트-업 전압 안정화 회로 |
| CN110320952B (zh) * | 2019-07-22 | 2024-05-31 | 苏州欧普照明有限公司 | 一种过温保护电路及系统 |
-
1992
- 1992-10-02 JP JP26468392A patent/JP3265338B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06119072A (ja) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3394389B2 (ja) | 直流安定化電源回路 | |
| JP3687343B2 (ja) | 電池の充電制御回路 | |
| JP3358459B2 (ja) | 温度検出回路 | |
| JP2000187515A (ja) | 直流安定化電源装置 | |
| JP3081228B2 (ja) | 埋め込み型サーマルターンオフを有するイネーブル回路 | |
| JP3265338B2 (ja) | 安定化電源回路 | |
| JP2001084043A (ja) | 半導体装置 | |
| JP3542022B2 (ja) | レギュレータ | |
| JP3330004B2 (ja) | 直流安定化電源 | |
| US6806770B2 (en) | Operational amplifier | |
| JPH0158684B2 (ja) | ||
| JP4172076B2 (ja) | 定電圧電源装置 | |
| JP4646470B2 (ja) | コンパレータ回路 | |
| JPH1013161A (ja) | 出力トランジスタの保護回路 | |
| US5682094A (en) | Current mirror arrangement | |
| JP3477483B2 (ja) | 安定化電源回路 | |
| JP3197240B2 (ja) | 比較回路 | |
| US5097142A (en) | Balancing network for parallel connected transistors | |
| JP2000056841A (ja) | 電圧リミッタ回路 | |
| JP2591805Y2 (ja) | 電源電圧監視回路 | |
| JP3414462B2 (ja) | 安定化電源回路 | |
| JP2000112540A (ja) | 直流安定化電源装置 | |
| JP3873863B2 (ja) | 電流制御回路 | |
| JPH06121452A (ja) | 熱保護回路 | |
| JPH04162112A (ja) | 複数出力電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |