JP2591805Y2 - 電源電圧監視回路 - Google Patents
電源電圧監視回路Info
- Publication number
- JP2591805Y2 JP2591805Y2 JP1991072774U JP7277491U JP2591805Y2 JP 2591805 Y2 JP2591805 Y2 JP 2591805Y2 JP 1991072774 U JP1991072774 U JP 1991072774U JP 7277491 U JP7277491 U JP 7277491U JP 2591805 Y2 JP2591805 Y2 JP 2591805Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- base
- current
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
Description
【０００１】
【産業上の利用分野】本考案は電源電圧監視回路に係
り、特にパーソナル・コンピュータ等に組み込まれ電源
電圧が低下した場合にパーソナル・コンピュータ等にリ
セット信号を供給する電源電圧監視回路に関する。
り、特にパーソナル・コンピュータ等に組み込まれ電源
電圧が低下した場合にパーソナル・コンピュータ等にリ
セット信号を供給する電源電圧監視回路に関する。
【０００２】
【従来の技術】パーソナル・コンピュータ等では使用中
に電源電圧が所定の値から低下した場合、そのまま使用
が続行されると処理に誤りが発生するおそれがある。こ
のためパーソナル・コンピュータ等には、常時電源電圧
を監視しその低下に応じてリセット信号を供給し強制的
にパーソナル・コンピュータ等をリセット状態にする電
源電圧監視回路が組み込まれている。
に電源電圧が所定の値から低下した場合、そのまま使用
が続行されると処理に誤りが発生するおそれがある。こ
のためパーソナル・コンピュータ等には、常時電源電圧
を監視しその低下に応じてリセット信号を供給し強制的
にパーソナル・コンピュータ等をリセット状態にする電
源電圧監視回路が組み込まれている。
【０００３】図２は従来の一例の電源電圧監視回路を示
す。
す。
【０００４】電源電圧監視回路１０は、抵抗Ｒ11と逆バ
イアスのツェナ・ダイオードＤとの直列回路と、抵抗Ｒ
12、Ｒ13との直列回路とを有し、上記二つの直列回路は
互いに並列に電源端子ＶCCと接地端子ＧＮＤとの間に接
続されている。また、抵抗Ｒ11とツェナ・ダイオードＤ
との接続点が反転入力端子に接続され、抵抗Ｒ12とＲ13
との接続点が非反転入力端子に接続されたコンパレータ
Ｃを有する。
イアスのツェナ・ダイオードＤとの直列回路と、抵抗Ｒ
12、Ｒ13との直列回路とを有し、上記二つの直列回路は
互いに並列に電源端子ＶCCと接地端子ＧＮＤとの間に接
続されている。また、抵抗Ｒ11とツェナ・ダイオードＤ
との接続点が反転入力端子に接続され、抵抗Ｒ12とＲ13
との接続点が非反転入力端子に接続されたコンパレータ
Ｃを有する。
【０００５】更に電源端子ＶCCに一端が接続された定電
流源ＩD を有し、エミッタが定電流源ＩD の他端に接続
されベースがコンパレータＣの出力端子に接続されたＰ
ＮＰトランジスタＱ11を有する。また、互いにカレント
ミラー回路３を構成する二つのＰＮＰトランジスタ
Ｑ12、Ｑ13を有し、トランジスタＱ12、Ｑ13ともにエミ
ッタが電源端子ＶCCに接続され、トランジスタＱ12はそ
のベース・エミッタ間が短絡されている。
流源ＩD を有し、エミッタが定電流源ＩD の他端に接続
されベースがコンパレータＣの出力端子に接続されたＰ
ＮＰトランジスタＱ11を有する。また、互いにカレント
ミラー回路３を構成する二つのＰＮＰトランジスタ
Ｑ12、Ｑ13を有し、トランジスタＱ12、Ｑ13ともにエミ
ッタが電源端子ＶCCに接続され、トランジスタＱ12はそ
のベース・エミッタ間が短絡されている。
【０００６】更にコレクタがトランジスタＱ12のコレク
タに接続され、ベースがトランジスタＱ11のコレクタに
接続され、エミッタが接地端子ＧＮＤに接続されたＮＰ
ＮトランジスタＱ1 を有する。また、ベースがトランジ
スタＱ13のコレクタに接続され、コレクタが出力端子Ｖ
OUT に接続され、エミッタが接地端子ＧＮＤに接続され
所謂オープンコレクタ出力を構成するＮＰＮトランジス
タＱOUT を有する。したがって上記構成の電源電圧監視
回路１０から出力信号を取り出すときには、出力端子Ｖ
CCを所定の負荷を介して電源に接続する構成とする。
タに接続され、ベースがトランジスタＱ11のコレクタに
接続され、エミッタが接地端子ＧＮＤに接続されたＮＰ
ＮトランジスタＱ1 を有する。また、ベースがトランジ
スタＱ13のコレクタに接続され、コレクタが出力端子Ｖ
OUT に接続され、エミッタが接地端子ＧＮＤに接続され
所謂オープンコレクタ出力を構成するＮＰＮトランジス
タＱOUT を有する。したがって上記構成の電源電圧監視
回路１０から出力信号を取り出すときには、出力端子Ｖ
CCを所定の負荷を介して電源に接続する構成とする。
【０００７】上記構成の電源電圧監視回路１０におい
て、逆バイアス状態のツェナ・ダイオードＤは定電圧素
子として機能する。したがってこの定電圧素子としての
ツェナ・ダイオードＤを基準電圧源として、電源端子Ｖ
CCに供給された電源電圧が所定の値の場合にはコンパレ
ータＣの出力が高レベルとなり、所定の値より降下した
場合にコンパレータＣの出力が低レベルとなるような構
成とされている。
て、逆バイアス状態のツェナ・ダイオードＤは定電圧素
子として機能する。したがってこの定電圧素子としての
ツェナ・ダイオードＤを基準電圧源として、電源端子Ｖ
CCに供給された電源電圧が所定の値の場合にはコンパレ
ータＣの出力が高レベルとなり、所定の値より降下した
場合にコンパレータＣの出力が低レベルとなるような構
成とされている。
【０００８】次に上記構成の電源電圧監視回路１０の動
作について説明する。
作について説明する。
【０００９】電源端子ＶCCに供給された電源電圧が所定
の値の場合は上記のごとくコンパレータＣの出力は高レ
ベルとなっており、したがってトランジスタＱ11のベー
ス・エミッタ間に印加される電圧は順方向電圧に至らず
オフ状態である。よってトランジスタＱ11のコレクタ電
流は流されず、トランジスタＱ1 のベース電流が供給さ
れないためトランジスタＱ1 もオフ状態である。更にト
ランジスタＱ12、Ｑ13によるカレントミラー回路３の機
能によりトランジスタＱOUT のベースに電流が供給され
ずトランジスタＱOUT もオフ状態である。よって出力端
子ＶOUT の電位は高レベルとなる。
の値の場合は上記のごとくコンパレータＣの出力は高レ
ベルとなっており、したがってトランジスタＱ11のベー
ス・エミッタ間に印加される電圧は順方向電圧に至らず
オフ状態である。よってトランジスタＱ11のコレクタ電
流は流されず、トランジスタＱ1 のベース電流が供給さ
れないためトランジスタＱ1 もオフ状態である。更にト
ランジスタＱ12、Ｑ13によるカレントミラー回路３の機
能によりトランジスタＱOUT のベースに電流が供給され
ずトランジスタＱOUT もオフ状態である。よって出力端
子ＶOUT の電位は高レベルとなる。
【００１０】次に電源端子ＶCCに供給された電源電圧が
所定の値より低下した場合は、前述のごとくコンパレー
タＣの出力は低レベルとなる。したがってトランジスタ
Ｑ11のベース・エミッタ間の電位差が順方向電圧に達し
オン状態となる。それにしたがってトランジスタＱ1 は
ベース電流が供給されオン状態となる。更にカレントミ
ラー回路３の機能によりトランジスタＱOUT のベースに
電流が供給されトランジスタＱOUT もオン状態となる。
よって出力端子ＶOUT の電位は低レベルとなる。
所定の値より低下した場合は、前述のごとくコンパレー
タＣの出力は低レベルとなる。したがってトランジスタ
Ｑ11のベース・エミッタ間の電位差が順方向電圧に達し
オン状態となる。それにしたがってトランジスタＱ1 は
ベース電流が供給されオン状態となる。更にカレントミ
ラー回路３の機能によりトランジスタＱOUT のベースに
電流が供給されトランジスタＱOUT もオン状態となる。
よって出力端子ＶOUT の電位は低レベルとなる。
【００１１】出力端子ＶOUT の電位が低レベルになった
ことが電源電圧監視回路１０が組み込まれているパーソ
ナル・コンピュータ等に対するリセット信号となる。
ことが電源電圧監視回路１０が組み込まれているパーソ
ナル・コンピュータ等に対するリセット信号となる。
【００１２】
【考案が解決しようとする課題】しかるに上記従来の電
源電圧監視回路１０では、トランジスタＱOUT のオン時
にトランジスタＱOUT のベースに比較的多量の電流が流
れ、このことが回路の低消費電力化に対する障害となっ
ていた。
源電圧監視回路１０では、トランジスタＱOUT のオン時
にトランジスタＱOUT のベースに比較的多量の電流が流
れ、このことが回路の低消費電力化に対する障害となっ
ていた。
【００１３】本考案は上記の課題に鑑みてなされたもの
であり、出力トランジスタのベース電流を低く抑えるこ
とにより低消費電力化を図ることができる電源電圧監視
回路を提供することを目的とする。
であり、出力トランジスタのベース電流を低く抑えるこ
とにより低消費電力化を図ることができる電源電圧監視
回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】本考案は、電源電圧を基
準電圧と比較する電圧比較回路と、ベースに上記電圧比
較回路の出力信号が供給される第１のトランジスタと、
上記第１のトランジスタにコレクタ電流を供給する電流
源と、ベース電流が上記電流源より供給されエミッタが
接地端子と接続されコレクタから外部に出力信号を供給
する第２のトランジスタとを有する電源電圧監視回路に
おいて、上記第１のトランジスタのベースにエミッタが
接続され、上記第１のトランジスタのエミッタにコレク
タが接続され、上記第２のトランジスタのコレクタにベ
ースが接続された第３のトランジスタと、上記第１のト
ランジスタのエミッタ及び上記第３のトランジスタのコ
レクタの共通の接続点と上記接地端子との間に接続され
た抵抗とを設けてなる。
準電圧と比較する電圧比較回路と、ベースに上記電圧比
較回路の出力信号が供給される第１のトランジスタと、
上記第１のトランジスタにコレクタ電流を供給する電流
源と、ベース電流が上記電流源より供給されエミッタが
接地端子と接続されコレクタから外部に出力信号を供給
する第２のトランジスタとを有する電源電圧監視回路に
おいて、上記第１のトランジスタのベースにエミッタが
接続され、上記第１のトランジスタのエミッタにコレク
タが接続され、上記第２のトランジスタのコレクタにベ
ースが接続された第３のトランジスタと、上記第１のト
ランジスタのエミッタ及び上記第３のトランジスタのコ
レクタの共通の接続点と上記接地端子との間に接続され
た抵抗とを設けてなる。
【００１５】
【作用】本考案では、第２のトランジスタのベース電流
の増加によりコレクタ電位が低下し、第３のトランジス
タのベース電位の低下によりベース・エミッタ間の電位
差が増加し、よって第３のコレクタ電流が増加する。こ
れにより抵抗の電圧降下が増加し、第１のトランジスタ
のエミッタ電位が上昇する。したがって第１のトランジ
スタのベース・エミッタ間の電位差が減少する。よって
第１のトランジスタのコレクタ電流が減少され、これに
より電流源の電流が減少される。したがって第２のトラ
ンジスタのベース電流が減少される。
の増加によりコレクタ電位が低下し、第３のトランジス
タのベース電位の低下によりベース・エミッタ間の電位
差が増加し、よって第３のコレクタ電流が増加する。こ
れにより抵抗の電圧降下が増加し、第１のトランジスタ
のエミッタ電位が上昇する。したがって第１のトランジ
スタのベース・エミッタ間の電位差が減少する。よって
第１のトランジスタのコレクタ電流が減少され、これに
より電流源の電流が減少される。したがって第２のトラ
ンジスタのベース電流が減少される。
【００１６】
【実施例】図１は本考案の一実施例の回路である。
【００１７】図１中、図２と同一構成部分には同一符号
を付し、その説明を省略する。
を付し、その説明を省略する。
【００１８】図１の電源電圧監視回路１は、図２の電源
電圧監視回路１０に対して、前記第１のトランジスタに
該当するトランジスタＱ1 のベースにエミッタが接続さ
れ（この接続点をＶ1 と表す。）、トランジスタＱ1 の
エミッタにコレクタが接続され、前記第２のトランジス
タに該当するトランジスタＱOUT のコレクタにベースが
接続された前記第３のトランジスタに該当するトランジ
スタＱ2 が更に設けられている。また、トランジスタＱ
1 のエミッタ及びトランジスタＱ2 のコレクタの互いの
接続点と接地端子ＧＮＤとの間に介された前記抵抗に該
当する抵抗Ｒ1が更にに設けられている。
電圧監視回路１０に対して、前記第１のトランジスタに
該当するトランジスタＱ1 のベースにエミッタが接続さ
れ（この接続点をＶ1 と表す。）、トランジスタＱ1 の
エミッタにコレクタが接続され、前記第２のトランジス
タに該当するトランジスタＱOUT のコレクタにベースが
接続された前記第３のトランジスタに該当するトランジ
スタＱ2 が更に設けられている。また、トランジスタＱ
1 のエミッタ及びトランジスタＱ2 のコレクタの互いの
接続点と接地端子ＧＮＤとの間に介された前記抵抗に該
当する抵抗Ｒ1が更にに設けられている。
【００１９】また、上記構成の電源電圧監視回路１から
出力信号を取り出すときには、出力端子ＶCCを所定の負
荷を介して電源に接続する構成とする。
出力信号を取り出すときには、出力端子ＶCCを所定の負
荷を介して電源に接続する構成とする。
【００２０】次に上記構成の電源電圧監視回路１の動作
について説明する。
について説明する。
【００２１】なお、図２の電源電圧監視回路１０と同一
構成部分の動作の説明に関し、図１の電源電圧監視回路
１においても実質的に同一の動作をするものに関して
は、その説明を省略する。
構成部分の動作の説明に関し、図１の電源電圧監視回路
１においても実質的に同一の動作をするものに関して
は、その説明を省略する。
【００２２】電源端子ＶCCに供給される電圧が所定の電
圧である場合は、抵抗Ｒ11〜Ｒ13、ツェナ・ダイオード
Ｄ、コンパレータＣ、定電流源ＩD 及びトランジスタＱ
11により構成される電圧比較回路２においてトランジス
タＱ11はオフ状態となり、したがってトランジスタＱ1
のベースに電流が供給されずトランジスタＱ1 もオフ状
態である。したがってトランジスタＱ1 のコレクタが接
続されたトランジスタＱ12、Ｑ13のカレントミラー回路
による電流源３に電流が流されず、カレントミラー回路
の機能によりこの電流源３に接続されたトランジスタＱ
OUT のベースに電流が供給されず、よってトランジスタ
ＱOUT もオフ状態である。したがって外部の電源との間
に接続された負荷による電圧降下が生じずトランジスタ
ＱOUT のコレクタ電位は高レベルであり、出力端子Ｖ
OUT の電位は高レベルである。また、トランジスタＱ2
は出力端子ＶOUT の電位が高レベルであることによりベ
ース・エミッタ間に印加される電圧がトランジスタＱ2
の順方向電圧（ＶF2と表す。）に至らず、したがってオ
フ状態である。
圧である場合は、抵抗Ｒ11〜Ｒ13、ツェナ・ダイオード
Ｄ、コンパレータＣ、定電流源ＩD 及びトランジスタＱ
11により構成される電圧比較回路２においてトランジス
タＱ11はオフ状態となり、したがってトランジスタＱ1
のベースに電流が供給されずトランジスタＱ1 もオフ状
態である。したがってトランジスタＱ1 のコレクタが接
続されたトランジスタＱ12、Ｑ13のカレントミラー回路
による電流源３に電流が流されず、カレントミラー回路
の機能によりこの電流源３に接続されたトランジスタＱ
OUT のベースに電流が供給されず、よってトランジスタ
ＱOUT もオフ状態である。したがって外部の電源との間
に接続された負荷による電圧降下が生じずトランジスタ
ＱOUT のコレクタ電位は高レベルであり、出力端子Ｖ
OUT の電位は高レベルである。また、トランジスタＱ2
は出力端子ＶOUT の電位が高レベルであることによりベ
ース・エミッタ間に印加される電圧がトランジスタＱ2
の順方向電圧（ＶF2と表す。）に至らず、したがってオ
フ状態である。
【００２３】次に電源端子ＶCCに供給される電圧が所定
の電圧から低下した場合は、電圧比較回路２においてト
ランジスタＱ11はオン状態となる。したがってトランジ
スタＱ1 のベースに電流が供給されトランジスタＱ1 の
コレクタ電流が流される。したがってトランジスタＱ1
のコレクタが接続された電流源３に電流が流され、これ
により、電流源３に接続されたトランジスタＱOUT のベ
ースに電流が供給されトランジスタＱOUT のコレクタ電
流が流される。したがって外部の電源との間に接続され
た負荷による電圧降下が生じ、トランジスタＱOUT のコ
レクタ電位が低下し出力端子ＶOUT の電位が低下する。
出力端子ＶOUT の電位が低レベルとなったことが電源電
圧監視回路１が組み込まれているパーソナル・コンピュ
ータ等に対するリセット信号となる。
の電圧から低下した場合は、電圧比較回路２においてト
ランジスタＱ11はオン状態となる。したがってトランジ
スタＱ1 のベースに電流が供給されトランジスタＱ1 の
コレクタ電流が流される。したがってトランジスタＱ1
のコレクタが接続された電流源３に電流が流され、これ
により、電流源３に接続されたトランジスタＱOUT のベ
ースに電流が供給されトランジスタＱOUT のコレクタ電
流が流される。したがって外部の電源との間に接続され
た負荷による電圧降下が生じ、トランジスタＱOUT のコ
レクタ電位が低下し出力端子ＶOUT の電位が低下する。
出力端子ＶOUT の電位が低レベルとなったことが電源電
圧監視回路１が組み込まれているパーソナル・コンピュ
ータ等に対するリセット信号となる。
【００２４】上記のごとくトランジスタＱOUT にベース
電流が供給されたことにより出力端子ＶOUT の電位が低
下し、このためトランジスタＱ2 のベース電位が低下
し、ベース・エミッタ間に印加される電圧Ｖ1 −ＶOUT
がＶF2に達しオン状態となる。したがってトランジスタ
Ｑ2 のコレクタ電流が流れ、トランジスタＱ1 のベース
に流れ込む電流が減少する。これによりトランジスタＱ
1 のコレクタ電流は減少し、電流源３の電流が減少する
ためトランジスタＱOUT のベースに供給される電流が減
少する。
電流が供給されたことにより出力端子ＶOUT の電位が低
下し、このためトランジスタＱ2 のベース電位が低下
し、ベース・エミッタ間に印加される電圧Ｖ1 −ＶOUT
がＶF2に達しオン状態となる。したがってトランジスタ
Ｑ2 のコレクタ電流が流れ、トランジスタＱ1 のベース
に流れ込む電流が減少する。これによりトランジスタＱ
1 のコレクタ電流は減少し、電流源３の電流が減少する
ためトランジスタＱOUT のベースに供給される電流が減
少する。
【００２５】ここでトランジスタＱOUT のベース電流が
減少するとトランジスタＱOUT のコレクタ電位、即ち出
力端子ＶOUT の電位が上昇する。この出力端子ＶOUT の
電位の上昇によりトランジスタＱ2 のベース電位が上昇
しベース・エミッタ間に印加される電位差Ｖ1 −ＶOUT
が減少する。したがって、トランジスタＱ2 のコレクタ
から抵抗Ｒ1 に流れ込む電流が減少し、抵抗Ｒ1 の電圧
降下が減少することによりトランジスタＱ1 のエミッタ
電位が低下する。したがってトランジスタＱ1のベース
・エミッタ間の電位差が増加しトランジスタＱ1 のコレ
クタ電流が増加する。これにより電流源３の電流が増加
されるためトランジスタＱOUT のベース電流が増加され
る。
減少するとトランジスタＱOUT のコレクタ電位、即ち出
力端子ＶOUT の電位が上昇する。この出力端子ＶOUT の
電位の上昇によりトランジスタＱ2 のベース電位が上昇
しベース・エミッタ間に印加される電位差Ｖ1 −ＶOUT
が減少する。したがって、トランジスタＱ2 のコレクタ
から抵抗Ｒ1 に流れ込む電流が減少し、抵抗Ｒ1 の電圧
降下が減少することによりトランジスタＱ1 のエミッタ
電位が低下する。したがってトランジスタＱ1のベース
・エミッタ間の電位差が増加しトランジスタＱ1 のコレ
クタ電流が増加する。これにより電流源３の電流が増加
されるためトランジスタＱOUT のベース電流が増加され
る。
【００２６】また、これによりトランジスタＱOUT のコ
レクタ電位、即ち出力端子ＶOUT の電位が低下する。
レクタ電位、即ち出力端子ＶOUT の電位が低下する。
【００２７】このようにトランジスタＱ2 と抵抗Ｒ1 を
設けたことにより、トランジスタＱOUT のベース電流が
供給されたことに応じてＱOUT のベース電流が減少さ
れ、ＱOUT のベース電流が減少されたことに応じて今度
はＱOUT のベース電流が増加されるという所謂フィード
バック現象が生ずる。したがってフィードバック量の調
整によりトランジスタＱOUT のベース電流を制御するこ
とができる。
設けたことにより、トランジスタＱOUT のベース電流が
供給されたことに応じてＱOUT のベース電流が減少さ
れ、ＱOUT のベース電流が減少されたことに応じて今度
はＱOUT のベース電流が増加されるという所謂フィード
バック現象が生ずる。したがってフィードバック量の調
整によりトランジスタＱOUT のベース電流を制御するこ
とができる。
【００２８】ここでトランジスタＱ1 のオン状態におけ
るＶ1 の電位がトランジスタＱOUTがオン状態における
ＶOUT の電位に対してあまり高くない場合は、トランジ
スタＱOUT がオン状態となってもトランジスタＱ2 のベ
ース・エミッタ間電位差Ｖ1−ＶOUT が大きくないため
Ｑ2 のコレクタ電流があまり流れず、トランジスタＱ1
のベース電流が減少しないため、Ｑ1 のコレクタ電流が
あまり減少しない。よって結果的にトランジスタＱOUT
のベース電流もあまり減少しない。
るＶ1 の電位がトランジスタＱOUTがオン状態における
ＶOUT の電位に対してあまり高くない場合は、トランジ
スタＱOUT がオン状態となってもトランジスタＱ2 のベ
ース・エミッタ間電位差Ｖ1−ＶOUT が大きくないため
Ｑ2 のコレクタ電流があまり流れず、トランジスタＱ1
のベース電流が減少しないため、Ｑ1 のコレクタ電流が
あまり減少しない。よって結果的にトランジスタＱOUT
のベース電流もあまり減少しない。
【００２９】逆にトランジスタＱ1 がオン状態における
Ｖ1 の電位がトランジスタＱOUT がオン状態におけるＶ
OUT の電位に対して比較的高い場合は、トランジスタＱ
OUTがオン状態となるとトランジスタＱ2 のベース・エ
ミッタ間電位差Ｖ1 −ＶOUTが増加し、Ｑ2 のコレクタ
電流が増加する。これによりトランジスタＱ1 のベース
電流が減少し、Ｑ1 のコレクタ電流が減少する。よって
結果的にトランジスタＱOUT のベース電流が減少する。
Ｖ1 の電位がトランジスタＱOUT がオン状態におけるＶ
OUT の電位に対して比較的高い場合は、トランジスタＱ
OUTがオン状態となるとトランジスタＱ2 のベース・エ
ミッタ間電位差Ｖ1 −ＶOUTが増加し、Ｑ2 のコレクタ
電流が増加する。これによりトランジスタＱ1 のベース
電流が減少し、Ｑ1 のコレクタ電流が減少する。よって
結果的にトランジスタＱOUT のベース電流が減少する。
【００３０】このようにＶ1 の電圧レベルによりトラン
ジスタＱOUT のベース電流が決まり出力端子ＶOUT の電
位レベルが決まる。したがって電源端子ＶCCの電圧が低
下した場合において、トランジスタＱOUT のベース電流
を制限することによりトランジスタＱOUT が飽和領域に
至らないようにすることができる。
ジスタＱOUT のベース電流が決まり出力端子ＶOUT の電
位レベルが決まる。したがって電源端子ＶCCの電圧が低
下した場合において、トランジスタＱOUT のベース電流
を制限することによりトランジスタＱOUT が飽和領域に
至らないようにすることができる。
【００３１】即ち、電源端子ＶCCの電圧が低下したとき
に、飽和領域に至らないでしかも出力端子ＶOUT の電位
レベルが電源電圧監視回路１が組み込まれているパーソ
ナル・コンピュータ等に対して有効なリセット信号とな
るような所定の低レベルに維持されるような適当な動作
点でトランジスタＱOUT が動作されるようにＶ1 の電圧
レベルを調整する。このことにより、トランジスタＱ
OUT のベース電流を制限しながら電源電圧監視回路とし
ての所定の機能を果たすようにすることができる。
に、飽和領域に至らないでしかも出力端子ＶOUT の電位
レベルが電源電圧監視回路１が組み込まれているパーソ
ナル・コンピュータ等に対して有効なリセット信号とな
るような所定の低レベルに維持されるような適当な動作
点でトランジスタＱOUT が動作されるようにＶ1 の電圧
レベルを調整する。このことにより、トランジスタＱ
OUT のベース電流を制限しながら電源電圧監視回路とし
ての所定の機能を果たすようにすることができる。
【００３２】ここでＶ1 は、定電流源ＩD の電流値また
は抵抗Ｒ1 の抵抗値あるいはその双方を調整することに
より調整することができる。
は抵抗Ｒ1 の抵抗値あるいはその双方を調整することに
より調整することができる。
【００３３】
【考案の効果】上述の如く本考案によれば、第２のトラ
ンジスタのベース電流の増加によりこのベース電流が減
少されることによりこのベース電流が制限されるため、
第２のトランジスタのコレクタから所定の出力信号を供
給することができる程度に第２のトランジスタのベース
電流を制限することにより低消費電力化を図ることがで
きる。
ンジスタのベース電流の増加によりこのベース電流が減
少されることによりこのベース電流が制限されるため、
第２のトランジスタのコレクタから所定の出力信号を供
給することができる程度に第２のトランジスタのベース
電流を制限することにより低消費電力化を図ることがで
きる。
【図１】本考案の一実施例の回路図である。
【図２】従来の一例の回路図である。
１、１０ 電源電圧監視回路 ２ 電圧比較回路 ３ 電流源 ＩD 定電流源 Ｑ1 ＮＰＮトランジスタ（第１のトランジスタ） Ｑ2 ＰＮＰトランジスタ（第３のトランジスタ） ＱOUT ＮＰＮトランジスタ（第２のトランジスタ） Ｑ11〜Ｑ13 ＰＮＰトランジスタ Ｒ1 抵抗 Ｒ11〜Ｒ13 抵抗 Ｄ ツェナ・ダイオード Ｃ コンパレータ
Claims (1)
- 【請求項１】 電源電圧を基準電圧と比較する電圧比較
回路と、ベースに該電圧比較回路の出力信号が供給され
る第１のトランジスタと、該第１のトランジスタにコレ
クタ電流を供給する電流源と、ベース電流が該電流源よ
り供給されエミッタが接地端子と接続されコレクタから
外部に出力信号を供給する第２のトランジスタとを有す
る電源電圧監視回路において、 該第１のトランジスタのベースにエミッタが接続され、
該第１のトランジスタのエミッタにコレクタが接続さ
れ、該第２のトランジスタのコレクタにベースが接続さ
れた第３のトランジスタと、 該第１のトランジスタのエミッタ及び該第３のトランジ
スタのコレクタの共通の接続点と該接地端子との間に接
続された抵抗とを設けてなる電源電圧監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991072774U JP2591805Y2 (ja) | 1991-09-10 | 1991-09-10 | 電源電圧監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991072774U JP2591805Y2 (ja) | 1991-09-10 | 1991-09-10 | 電源電圧監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0525513U JPH0525513U (ja) | 1993-04-02 |
| JP2591805Y2 true JP2591805Y2 (ja) | 1999-03-10 |
Family
ID=13499061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991072774U Expired - Lifetime JP2591805Y2 (ja) | 1991-09-10 | 1991-09-10 | 電源電圧監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591805Y2 (ja) |
-
1991
- 1991-09-10 JP JP1991072774U patent/JP2591805Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0525513U (ja) | 1993-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6204646B1 (en) | Power supply device | |
| JPH0546571B2 (ja) | ||
| US5945877A (en) | Power amplifier with bootstrap voltage clamp | |
| JP2591805Y2 (ja) | 電源電圧監視回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JP2876522B2 (ja) | 過電圧検出回路を内蔵するｉｃ | |
| US20020024060A1 (en) | Semiconductor device | |
| US20030201828A1 (en) | Operational amplifier | |
| JPH0413692Y2 (ja) | ||
| JP3870906B2 (ja) | ヒステリシス回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP2604497B2 (ja) | 複数出力電源回路 | |
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JP3063345B2 (ja) | 飽和防止回路 | |
| JPH07109978B2 (ja) | 双安定回路 | |
| JP2605803Y2 (ja) | 過負荷検知回路 | |
| JPH0836430A (ja) | 電源回路 | |
| JPS61276007A (ja) | 安定化電圧供給回路 | |
| JP3512935B2 (ja) | 直流安定化電源回路 | |
| JPH0513064Y2 (ja) | ||
| JP3365865B2 (ja) | 定電圧電源回路 | |
| JP2600430Y2 (ja) | 電圧検出回路 | |
| JP2001100851A (ja) | 電源回路のサージクランプ回路 | |
| JPS61295830A (ja) | 電源装置 | |
| JPS5833568B2 (ja) | 電流ミラ−回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |