JPH0525513U - 電源電圧監視回路 - Google Patents

Abstract

(57)【要約】 【目的】 本考案は、電源電圧監視回路に関し、低消費
電力化を図ることができる電源電圧監視回路を実現する
ことを目的とする。 【構成】 ベースに電圧比較回路２からの出力信号が供
給されるトランジスタＱ ₁ と、トランジスタＱ₁ にコレ
クタ電流を供給する電流源３と、電流源３からベース電
流を供給されコレクタから出力信号を出力端子Ｖ_CCを介
して外部に供給しエミッタが接地されたトランジスタＱ
_OUT と、トランジスタＱ₁ のベース、エミッタのそれぞ
れにエミッタ、コレクタが接続されトランジスタＱ_OUT
のコレクタにベースが接続されたトランジスタＱ₂ と、
一端がトランジスタＱ₁ のエミッタ及びトランジスタＱ
₂ のコレクタの共通の接続点に接続され他端が接地され
た抵抗Ｒ₁ とを有する構成である。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は電源電圧監視回路に係り、特にパーソナル・コンピュータ等に組み込 まれ電源電圧が低下した場合にパーソナル・コンピュータ等にリセット信号を供 給する電源電圧監視回路に関する。

【０００２】

【従来の技術】

パーソナル・コンピュータ等では使用中に電源電圧が所定の値から低下した場 合、そのまま使用が続行されると処理に誤りが発生するおそれがある。このため パーソナル・コンピュータ等には、常時電源電圧を監視しその低下に応じてリセ ット信号を供給し強制的にパーソナル・コンピュータ等をリセット状態にする電 源電圧監視回路が組み込まれている。

【０００３】 図２は従来の一例の電源電圧監視回路を示す。

【０００４】 電源電圧監視回路１０は、抵抗Ｒ₁₁と逆バイアスのツェナ・ダイオードＤとの 直列回路と、抵抗Ｒ₁₂、Ｒ₁₃との直列回路とを有し、上記二つの直列回路は互い に並列に電源端子Ｖ_CCと接地端子ＧＮＤとの間に接続されている。また、抵抗Ｒ ₁₁ とツェナ・ダイオードＤとの接続点が反転入力端子に接続され、抵抗Ｒ₁₂とＲ ₁₃ との接続点が非反転入力端子に接続されたコンパレータＣを有する。

【０００５】 更に電源端子Ｖ_CCに一端が接続された定電流源Ｉ_D を有し、エミッタが定電流 源Ｉ_D の他端に接続されベースがコンパレータＣの出力端子に接続されたＰＮＰ トランジスタＱ₁₁を有する。また、互いにカレントミラー回路３を構成する二つ のＰＮＰトランジスタＱ₁₂、Ｑ₁₃を有し、トランジスタＱ₁₂、Ｑ₁₃ともにエミッ タが電源端子Ｖ_CCに接続され、トランジスタＱ₁₂はそのベース・エミッタ間が短 絡されている。

【０００６】 更にコレクタがトランジスタＱ₁₂のコレクタに接続され、ベースがトランジス タＱ₁₁のコレクタに接続され、エミッタが接地端子ＧＮＤに接続されたＮＰＮト ランジスタＱ₁ を有する。また、ベースがトランジスタＱ₁₃のコレクタに接続さ れ、コレクタが出力端子Ｖ_OUT に接続され、エミッタが接地端子ＧＮＤに接続さ れ所謂オープンコレクタ出力を構成するＮＰＮトランジスタＱ_OUT を有する。し たがって上記構成の電源電圧監視回路１０から出力信号を取り出すときには、出 力端子Ｖ_CCを所定の負荷を介して電源に接続する構成とする。

【０００７】 上記構成の電源電圧監視回路１０において、逆バイアス状態のツェナ・ダイオ ードＤは定電圧素子として機能する。したがってこの定電圧素子としてのツェナ ・ダイオードＤを基準電圧源として、電源端子Ｖ_CCに供給された電源電圧が所定 の値の場合にはコンパレータＣの出力が高レベルとなり、所定の値より降下した 場合にコンパレータＣの出力が低レベルとなるような構成とされている。

【０００８】 次に上記構成の電源電圧監視回路１０の動作について説明する。

【０００９】 電源端子Ｖ_CCに供給された電源電圧が所定の値の場合は上記のごとくコンパレ ータＣの出力は高レベルとなっており、したがってトランジスタＱ₁₁のベース・ エミッタ間に印加される電圧は順方向電圧に至らずオフ状態である。よってトラ ンジスタＱ₁₁のコレクタ電流は流されず、トランジスタＱ₁ のベース電流が供給 されないためトランジスタＱ₁ もオフ状態である。更にトランジスタＱ₁₂、Ｑ₁₃ によるカレントミラー回路３の機能によりトランジスタＱ_OUT のベースに電流が 供給されずトランジスタＱ_OUT もオフ状態である。よって出力端子Ｖ_OUT の電位 は高レベルとなる。

【００１０】 次に電源端子Ｖ_CCに供給された電源電圧が所定の値より低下した場合は、前述 のごとくコンパレータＣの出力は低レベルとなる。したがってトランジスタＱ₁₁ のベース・エミッタ間の電位差が順方向電圧に達しオン状態となる。それにした がってトランジスタＱ₁ はベース電流が供給されオン状態となる。更にカレント ミラー回路３の機能によりトランジスタＱ_OUT のベースに電流が供給されトラン ジスタＱ_OUT もオン状態となる。よって出力端子Ｖ_OUT の電位は低レベルとなる 。

【００１１】 出力端子Ｖ_OUT の電位が低レベルになったことが電源電圧監視回路１０が組み 込まれているパーソナル・コンピュータ等に対するリセット信号となる。

【００１２】

【考案が解決しようとする課題】

しかるに上記従来の電源電圧監視回路１０では、トランジスタＱ_OUT のオン時 にトランジスタＱ_OUT のベースに比較的多量の電流が流れ、このことが回路の 低消費電力化に対する障害となっていた。

【００１３】 本考案は上記の課題に鑑みてなされたものであり、出力トランジスタのベース 電流を低く抑えることにより低消費電力化を図ることができる電源電圧監視回路 を提供することを目的とする。

【００１４】

【課題を解決するための手段】

本考案は、電源電圧を基準電圧と比較する電圧比較回路と、ベースに上記電圧 比較回路の出力信号が供給される第１のトランジスタと、上記第１のトランジス タにコレクタ電流を供給する電流源と、ベース電流が上記電流源より供給されエ ミッタが上記第１のトランジスタのエミッタと接続されコレクタから外部に出力 信号を供給する第２のトランジスタとを有する電源電圧監視回路において、 上記第１のトランジスタのベースにエミッタが接続され、上記第１のトランジ スタのエミッタにコレクタが接続され、上記第２のトランジスタのコレクタにベ ースが接続された第３のトランジスタと、 上記第１のトランジスタのエミッタ及び上記第３のトランジスタのコレクタの 共通の接続点と上記第２のトランジスタのエミッタとの間に接続された抵抗と を設けてなる。

【００１５】

【作用】

本考案では、第２のトランジスタのベース電流の増加によりコレクタ電位が低 下し、第３のトランジスタのベース電位の低下によりベース・エミッタ間の電位 差が増加し、よって第３のコレクタ電流が増加する。これにより抵抗の電圧降下 が増加し、第１のトランジスタのエミッタ電位が上昇する。したがって第１のト ランジスタのベース・エミッタ間の電位差が減少する。よって第１のトランジス タのコレクタ電流が減少され、これにより電流源の電流が減少される。したがっ て第２のトランジスタのベース電流が減少される。

【００１６】

【実施例】

図１は本考案の一実施例の回路である。

【００１７】 図１中、図２と同一構成部分には同一符号を付し、その説明を省略する。

【００１８】 図１の電源電圧監視回路１は、図２の電源電圧監視回路１０に対して、前記第 １のトランジスタに該当するトランジスタＱ₁ のベースにエミッタが接続され（ この接続点をＶ₁ と表す。）、トランジスタＱ₁ のエミッタにコレクタが接続さ れ、前記第２のトランジスタに該当するトランジスタＱ_OUT のコレクタにベース が接続された前記第３のトランジスタに該当するトランジスタＱ₂ が更に設けら れている。また、トランジスタＱ₁ のエミッタ及びトランジスタＱ₂ のコレクタ の互いの接続点と接地端子ＧＮＤとの間に介された前記抵抗に該当する抵抗Ｒ₁ が更にに設けられている。

【００１９】 また、上記構成の電源電圧監視回路１から出力信号を取り出すときには、出力 端子Ｖ_CCを所定の負荷を介して電源に接続する構成とする。

【００２０】 次に上記構成の電源電圧監視回路１の動作について説明する。

【００２１】 なお、図２の電源電圧監視回路１０と同一構成部分の動作の説明に関し、図１ の電源電圧監視回路１においても実質的に同一の動作をするものに関しては、そ の説明を省略する。

【００２２】 電源端子Ｖ_CCに供給される電圧が所定の電圧である場合は、抵抗Ｒ₁₁〜Ｒ₁₃、 ツェナ・ダイオードＤ、コンパレータＣ、定電流源Ｉ_D 及びトランジスタＱ₁₁に より構成される電圧比較回路２においてトランジスタＱ₁₁はオフ状態となり、し たがってトランジスタＱ₁ のベースに電流が供給されずトランジスタＱ₁ もオフ 状態である。したがってトランジスタＱ₁ のコレクタが接続されたトランジスタ Ｑ₁₂、Ｑ₁₃のカレントミラー回路による電流源３に電流が流されず、カレントミ ラー回路の機能によりこの電流源３に接続されたトランジスタＱ_OUT のベースに 電流が供給されず、よってトランジスタＱ_OUT もオフ状態である。したがって外 部の電源との間に接続された負荷による電圧降下が生じずトランジスタＱ_OUT の コレクタ電位は高レベルであり、出力端子Ｖ_OUT の電位は高レベルである。また 、トランジスタＱ₂ は出力端子Ｖ_OUT の電位が高レベルであることによりベース ・エミッタ間に印加される電圧がトランジスタＱ₂ の順方向電圧（Ｖ_F2と表す。 ）に至らず、したがってオフ状態である。

【００２３】 次に電源端子Ｖ_CCに供給される電圧が所定の電圧から低下した場合は、電圧比 較回路２においてトランジスタＱ₁₁はオン状態となる。したがってトランジスタ Ｑ₁ のベースに電流が供給されトランジスタＱ₁ のコレクタ電流が流される。し たがってトランジスタＱ₁ のコレクタが接続された電流源３に電流が流され、こ れにより、電流源３に接続されたトランジスタＱ_OUT のベースに電流が供給され トランジスタＱ_OUT のコレクタ電流が流される。したがって外部の電源との間に 接続された負荷による電圧降下が生じ、トランジスタＱ_OUT のコレクタ電位が低 下し出力端子Ｖ_OUT の電位が低下する。出力端子Ｖ_OUT の電位が低レベルとなっ たことが電源電圧監視回路１が組み込まれているパーソナル・コンピュータ等に 対するリセット信号となる。

【００２４】 上記のごとくトランジスタＱ_OUT にベース電流が供給されたことにより出力端 子Ｖ_OUT の電位が低下し、このためトランジスタＱ₂ のベース電位が低下し、ベ ース・エミッタ間に印加される電圧Ｖ₁ −Ｖ_OUT がＶ_F2に達しオン状態となる。 したがってトランジスタＱ₂ のコレクタ電流が流れ、トランジスタＱ₁ のベース に流れ込む電流が減少する。これによりトランジスタＱ₁ のコレクタ電流は減少 し、電流源３の電流が減少するためトランジスタＱ_OUT のベースに供給される電 流が減少する。

【００２５】 ここでトランジスタＱ_OUT のベース電流が減少するとトランジスタＱ_OUT のコ レクタ電位、即ち出力端子Ｖ_OUT の電位が上昇する。この出力端子Ｖ_OUT の電位 の上昇によりトランジスタＱ₂ のベース電位が上昇しベース・エミッタ間に印加 される電位差Ｖ₁ −Ｖ_OUT が減少する。したがって、トランジスタＱ₂ のコレク タから抵抗Ｒ₁ に流れ込む電流が減少し、抵抗Ｒ₁ の電圧降下が減少することに よりトランジスタＱ₁ のエミッタ電位が低下する。したがってトランジスタＱ₁ のベース・エミッタ間の電位差が増加しトランジスタＱ₁ のコレクタ電流が増加 する。これにより電流源３の電流が増加されるためトランジスタＱ_OUT のベース 電流が増加される。

【００２６】 また、これによりトランジスタＱ_OUT のコレクタ電位、即ち出力端子Ｖ_OUT の 電位が低下する。

【００２７】 このようにトランジスタＱ₂ と抵抗Ｒ₁ を設けたことにより、トランジスタＱ _OUT のベース電流が供給されたことに応じてＱ_OUT のベース電流が減少され、Ｑ _OUT のベース電流が減少されたことに応じて今度はＱ_OUT のベース電流が増加さ れるという所謂フィードバック現象が生ずる。したがってフィードバック量の調 整によりトランジスタＱ_OUT のベース電流を制御することができる。

【００２８】 ここでトランジスタＱ₁ のオン状態におけるＶ₁ の電位がトランジスタＱ_OUT がオン状態におけるＶ_OUT の電位に対してあまり高くない場合は、トランジスタ Ｑ_OUT がオン状態となってもトランジスタＱ₂ のベース・エミッタ間電位差Ｖ₁ −Ｖ_OUT が大きくないためＱ₂ のコレクタ電流があまり流れず、トランジスタＱ ₁ のベース電流が減少しないため、Ｑ₁ のコレクタ電流があまり減少しない。よ って結果的にトランジスタＱ_OUT のベース電流もあまり減少しない。

【００２９】 逆にトランジスタＱ₁ がオン状態におけるＶ₁ の電位がトランジスタＱ_OUT が オン状態におけるＶ_OUT の電位に対して比較的高い場合は、トランジスタＱ_OUT がオン状態となるとトランジスタＱ₂ のベース・エミッタ間電位差Ｖ₁ −Ｖ_OUT が増加し、Ｑ₂ のコレクタ電流が増加する。これによりトランジスタＱ₁ のベー ス電流が減少し、Ｑ₁ のコレクタ電流が減少する。よって結果的にトランジスタ Ｑ_OUT のベース電流が減少する。

【００３０】 このようにＶ₁ の電圧レベルによりトランジスタＱ_OUT のベース電流が決まり 出力端子Ｖ_OUT の電位レベルが決まる。したがって電源端子Ｖ_CCの電圧が低下し た場合において、トランジスタＱ_OUT のベース電流を制限することによりトラン ジスタＱ_OUT が飽和領域に至らないようにすることができる。

【００３１】 即ち、電源端子Ｖ_CCの電圧が低下したときに、飽和領域に至らないでしかも出 力端子Ｖ_OUT の電位レベルが電源電圧監視回路１が組み込まれているパーソナル ・コンピュータ等に対して有効なリセット信号となるような所定の低レベルに維 持されるような適当な動作点でトランジスタＱ_OUT が動作されるようにＶ₁ の電 圧レベルを調整する。このことにより、トランジスタＱ_OUT のベース電流を制限 しながら電源電圧監視回路としての所定の機能を果たすようにすることができる 。

【００３２】 ここでＶ₁ は、定電流源Ｉ_D の電流値または抵抗Ｒ₁ の抵抗値あるいはその双 方を調整することにより調整することができる。

【００３３】

【考案の効果】

上述の如く本考案によれば、第２のトランジスタのベース電流の増加によりこ のベース電流が減少されることによりこのベース電流が制限されるため、第２の トランジスタのコレクタから所定の出力信号を供給することができる程度に第２ のトランジスタのベース電流を制限することにより低消費電力化を図ることがで きる。

【図面の簡単な説明】

【図１】本考案の一実施例の回路図である。

【図２】従来の一例の回路図である。

【符号の説明】

１、１０ 電源電圧監視回路 ２ 電圧比較回路 ３ 電流源 Ｉ_D 定電流源 Ｑ₁ ＮＰＮトランジスタ（第１のトランジスタ） Ｑ₂ ＰＮＰトランジスタ（第３のトランジスタ） Ｑ_OUT ＮＰＮトランジスタ（第２のトランジスタ） Ｑ₁₁〜Ｑ₁₃ ＰＮＰトランジスタ Ｒ₁ 抵抗 Ｒ₁₁〜Ｒ₁₃ 抵抗 Ｄ ツェナ・ダイオード Ｃ コンパレータ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 電源電圧を基準電圧と比較する電圧比較
   回路と、ベースに該電圧比較回路の出力信号が供給され
   る第１のトランジスタと、該第１のトランジスタにコレ
   クタ電流を供給する電流源と、ベース電流が該電流源よ
   り供給されエミッタが該第１のトランジスタのエミッタ
   と接続されコレクタから外部に出力信号を供給する第２
   のトランジスタとを有する電源電圧監視回路において、 該第１のトランジスタのベースにエミッタが接続され、
   該第１のトランジスタのエミッタにコレクタが接続さ
   れ、該第２のトランジスタのコレクタにベースが接続さ
   れた第３のトランジスタと、 該第１のトランジスタのエミッタ及び該第３のトランジ
   スタのコレクタの共通の接続点と該第２のトランジスタ
   のエミッタとの間に接続された抵抗とを設けてなる電源
   電圧監視回路。