JPH06140848A - 演算増幅器 - Google Patents
演算増幅器Info
- Publication number
- JPH06140848A JPH06140848A JP4311428A JP31142892A JPH06140848A JP H06140848 A JPH06140848 A JP H06140848A JP 4311428 A JP4311428 A JP 4311428A JP 31142892 A JP31142892 A JP 31142892A JP H06140848 A JPH06140848 A JP H06140848A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- transistor
- base
- npn transistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 出力ダイナミックレンジが広く、消費電流が
小さい演算増幅器を得る。 【構成】 出力ダイナミックレンジが広くなるように工
夫した演算増幅器において、定電流源６３の代わりにＮ
ＰＮトランジスタ３５及び抵抗２３を加える。ＮＰＮト
ランジスタ３５のコレクタを出力端子５３に接続し、ベ
ースをＮＰＮトランジスタ３３のベースに接続し、エミ
ッタを抵抗２３を介して接地する。出力電圧が小さくな
るような電圧が入力された場合、ＮＰＮトランジスタ３
５が動作し、出力からの吸い込み電流を増加させ、ダイ
ナミックレンジを広くする。出力電圧が大きくなるよう
な電圧が入力された場合、ＮＰＮトランジスタ３５は動
作しなくなり、消費電流はほとんど増加しない。 【効果】 出力電圧が小さくなるとき以外はほとんど消
費電流は増加しない。
小さい演算増幅器を得る。 【構成】 出力ダイナミックレンジが広くなるように工
夫した演算増幅器において、定電流源６３の代わりにＮ
ＰＮトランジスタ３５及び抵抗２３を加える。ＮＰＮト
ランジスタ３５のコレクタを出力端子５３に接続し、ベ
ースをＮＰＮトランジスタ３３のベースに接続し、エミ
ッタを抵抗２３を介して接地する。出力電圧が小さくな
るような電圧が入力された場合、ＮＰＮトランジスタ３
５が動作し、出力からの吸い込み電流を増加させ、ダイ
ナミックレンジを広くする。出力電圧が大きくなるよう
な電圧が入力された場合、ＮＰＮトランジスタ３５は動
作しなくなり、消費電流はほとんど増加しない。 【効果】 出力電圧が小さくなるとき以外はほとんど消
費電流は増加しない。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は演算増幅器に関し、特
に出力ダイナミックレンジが広く、なおかつ消費電流の
小さい演算増幅器に関するものである。
に出力ダイナミックレンジが広く、なおかつ消費電流の
小さい演算増幅器に関するものである。
【０００２】
【従来の技術】図５は従来の、出力ダイナミックレンジ
が広くなるように工夫した演算増幅器の一例である。図
において、５１は反転入力端子であり、第１のＰＮＰト
ランジスタ４１のベースに接続される。５２は非反転入
力端子であり、第２のＰＮＰトランジスタ４２のベース
に接続される。第１，第２のＰＮＰトランジスタ４１，
４２のエミッタは相互に接続され、定電流源６１を介し
て電源１に接続される。第１のＰＮＰトランジスタ４１
のコレクタは第１のＮＰＮトランジスタ３１のコレク
タ、及び第２のＮＰＮトランジスタ３１，３２のベース
に接続される。第２のＰＮＰトランジスタ４２のコレク
タは第２のＮＰＮトランジスタ３２のコレクタ、及び第
３のＮＰＮトランジスタ３３のベースに接続される。第
１のＮＰＮトランジスタ３１のエミッタは抵抗２１を介
して接地され、第２のＮＰＮトランジスタ３２のエミッ
タは抵抗２２を介して接地される。第３のＮＰＮトラン
ジスタ３３のエミッタは接地され、コレクタはダイオー
ド７２，７１、及び定電流源６２を介して電源１に接続
される。３４は第４のＮＰＮトランジスタであり、コレ
クタは電源１に接続され、ベースは定電流源６２を介し
て電源１に接続され、エミッタは出力端子５３に接続さ
れる。４３は第３のＰＮＰトランジスタであり、エミッ
タは出力端子５３に接続され、ベースは第３のＮＰＮト
ランジスタ３３のコレクタに接続され、コレクタは接地
される。６３は定電流源であり、一方の端子は出力端子
５３に接続され、他方は接地される。以上から演算増幅
器が構成される。
が広くなるように工夫した演算増幅器の一例である。図
において、５１は反転入力端子であり、第１のＰＮＰト
ランジスタ４１のベースに接続される。５２は非反転入
力端子であり、第２のＰＮＰトランジスタ４２のベース
に接続される。第１，第２のＰＮＰトランジスタ４１，
４２のエミッタは相互に接続され、定電流源６１を介し
て電源１に接続される。第１のＰＮＰトランジスタ４１
のコレクタは第１のＮＰＮトランジスタ３１のコレク
タ、及び第２のＮＰＮトランジスタ３１，３２のベース
に接続される。第２のＰＮＰトランジスタ４２のコレク
タは第２のＮＰＮトランジスタ３２のコレクタ、及び第
３のＮＰＮトランジスタ３３のベースに接続される。第
１のＮＰＮトランジスタ３１のエミッタは抵抗２１を介
して接地され、第２のＮＰＮトランジスタ３２のエミッ
タは抵抗２２を介して接地される。第３のＮＰＮトラン
ジスタ３３のエミッタは接地され、コレクタはダイオー
ド７２，７１、及び定電流源６２を介して電源１に接続
される。３４は第４のＮＰＮトランジスタであり、コレ
クタは電源１に接続され、ベースは定電流源６２を介し
て電源１に接続され、エミッタは出力端子５３に接続さ
れる。４３は第３のＰＮＰトランジスタであり、エミッ
タは出力端子５３に接続され、ベースは第３のＮＰＮト
ランジスタ３３のコレクタに接続され、コレクタは接地
される。６３は定電流源であり、一方の端子は出力端子
５３に接続され、他方は接地される。以上から演算増幅
器が構成される。
【０００３】次に動作について説明する。今、反転入力
端子５１の入力電圧を高くし、非反転入力端子５２の入
力電圧を低くすると、第１のＰＮＰトランジスタ４１の
コレクタ電流は減少し、第２のＰＮＰトランジスタ４２
のコレクタ電流は増加する。第１のＰＮＰトランジスタ
４１のコレクタ電流の減少により第１のＮＰＮトランジ
スタ３１のコレクタ電流も減少する。第１，第２のＮＰ
Ｎトランジスタ３１と３２はカレントミラー回路となっ
ているため、第１のＮＰＮトランジスタ３１のコレクタ
電流の減少により、第２のＮＰＮトランジスタ３２のコ
レクタ電流も減少する。以上の第２のＰＮＰトランジス
タ４２のコレクタ電流の増加、及び第２のＮＰＮトラン
ジスタ３２のコレクタ電流の減少により、第３のＮＰＮ
トランジスタ３３のベースへの電流の注入が増加する。
このため、第３のＮＰＮトランジスタ３３のコレクタ電
流は増加し、第３のＰＮＰトランジスタ４３のベースか
らの電流の吸い込みを増加させる。これにより、第３の
ＰＮＰトランジスタ４３のエミッタ電流が増加し、出力
からの吸い込み電流が増加する。
端子５１の入力電圧を高くし、非反転入力端子５２の入
力電圧を低くすると、第１のＰＮＰトランジスタ４１の
コレクタ電流は減少し、第２のＰＮＰトランジスタ４２
のコレクタ電流は増加する。第１のＰＮＰトランジスタ
４１のコレクタ電流の減少により第１のＮＰＮトランジ
スタ３１のコレクタ電流も減少する。第１，第２のＮＰ
Ｎトランジスタ３１と３２はカレントミラー回路となっ
ているため、第１のＮＰＮトランジスタ３１のコレクタ
電流の減少により、第２のＮＰＮトランジスタ３２のコ
レクタ電流も減少する。以上の第２のＰＮＰトランジス
タ４２のコレクタ電流の増加、及び第２のＮＰＮトラン
ジスタ３２のコレクタ電流の減少により、第３のＮＰＮ
トランジスタ３３のベースへの電流の注入が増加する。
このため、第３のＮＰＮトランジスタ３３のコレクタ電
流は増加し、第３のＰＮＰトランジスタ４３のベースか
らの電流の吸い込みを増加させる。これにより、第３の
ＰＮＰトランジスタ４３のエミッタ電流が増加し、出力
からの吸い込み電流が増加する。
【０００４】また逆に、反転入力端子５１の入力電圧を
低くし、非反転入力端子５２の入力電圧を高くすると、
上述と逆に第４のＮＰＮトランジスタ３４のエミッタ電
流が増加し、出力への掃き出し電流が増加する。
低くし、非反転入力端子５２の入力電圧を高くすると、
上述と逆に第４のＮＰＮトランジスタ３４のエミッタ電
流が増加し、出力への掃き出し電流が増加する。
【０００５】
【発明が解決しようとする課題】図６に従来の演算増幅
器を、ボルテージフォロワとして用いたときの入出力特
性を示す。今、定電流源６３がない場合、入力電圧を小
さくしていくと、最小出力電圧Ｖmin は第３のＮＰＮト
ランジスタ３３の飽和電圧と第３のＰＮＰトランジスタ
４３のベース−エミッタ電圧の和となり、図６の実線に
示されるように出力ダイナミックレンジが狭くなってい
た。このため、定電流源６３を加え、入力が小さいとき
でも最小出力電圧Ｖmin が下がるようにし、これにより
図の破線に示されるようにダイナミックレンジを広くし
ていた。
器を、ボルテージフォロワとして用いたときの入出力特
性を示す。今、定電流源６３がない場合、入力電圧を小
さくしていくと、最小出力電圧Ｖmin は第３のＮＰＮト
ランジスタ３３の飽和電圧と第３のＰＮＰトランジスタ
４３のベース−エミッタ電圧の和となり、図６の実線に
示されるように出力ダイナミックレンジが狭くなってい
た。このため、定電流源６３を加え、入力が小さいとき
でも最小出力電圧Ｖmin が下がるようにし、これにより
図の破線に示されるようにダイナミックレンジを広くし
ていた。
【０００６】しかし、この回路では定電流源６３が付加
されることによって出力電圧が最小出力電圧Ｖmin の近
傍にある場合に限らず、常時回路中に電流が流れること
となるため、その分消費電流が増加するという問題があ
った。
されることによって出力電圧が最小出力電圧Ｖmin の近
傍にある場合に限らず、常時回路中に電流が流れること
となるため、その分消費電流が増加するという問題があ
った。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、ダイナミックレンジを広くする
とともに、これによっても消費電流の増加することのな
い演算増幅器を提供することを目的としている。
ためになされたもので、ダイナミックレンジを広くする
とともに、これによっても消費電流の増加することのな
い演算増幅器を提供することを目的としている。
【０００８】
【課題を解決するための手段】この発明にかかる演算増
幅器は、反転入力端子を第１のＰＮＰトランジスタのベ
ースに接続し、非反転入力端子を第２のＰＮＰトランジ
スタのベースに接続し、それぞれ─エミッタを接続して
これを定電流源を介して電源に接続し、第１のＰＮＰト
ランジスタのコレクタを第１のＮＰＮトランジスタのコ
レクタ、及びベース、及び第２のＮＰＮトランジスタの
ベースに接続し、第２のＰＮＰトランジスタのコレクタ
を第２のＮＰＮトランジスタのコレクタ、及び第３のＮ
ＰＮトランジスタのベースに接続し、第１、及び第２の
ＮＰＮトランジスタのエミッタをそれぞれ抵抗を介して
接地し、第３のＮＰＮトランジスタのエミッタを接地
し、コレクタを第１，第２のダイオード及び定電流源を
直列に介して電源に接続し、第４のＮＰＮトランジスタ
のコレクタを電源に接続し、そのベースを第２のダイオ
ードと定電流源の接続点に接続し、そのエミッタを出力
端子に接続し、第３のＰＮＰトランジスタのエミッタを
出力端子に接続し、そのベースを第３のＮＰＮトランジ
スタのコレクタに接続し、コレクタを接地し、第５のＮ
ＰＮトランジスタのコレクタを出力端子に接続し、その
ベースを第２のＮＰＮトランジスタのコレクタに接続
し、そのエミッタを抵抗を介して接地したものである。
幅器は、反転入力端子を第１のＰＮＰトランジスタのベ
ースに接続し、非反転入力端子を第２のＰＮＰトランジ
スタのベースに接続し、それぞれ─エミッタを接続して
これを定電流源を介して電源に接続し、第１のＰＮＰト
ランジスタのコレクタを第１のＮＰＮトランジスタのコ
レクタ、及びベース、及び第２のＮＰＮトランジスタの
ベースに接続し、第２のＰＮＰトランジスタのコレクタ
を第２のＮＰＮトランジスタのコレクタ、及び第３のＮ
ＰＮトランジスタのベースに接続し、第１、及び第２の
ＮＰＮトランジスタのエミッタをそれぞれ抵抗を介して
接地し、第３のＮＰＮトランジスタのエミッタを接地
し、コレクタを第１，第２のダイオード及び定電流源を
直列に介して電源に接続し、第４のＮＰＮトランジスタ
のコレクタを電源に接続し、そのベースを第２のダイオ
ードと定電流源の接続点に接続し、そのエミッタを出力
端子に接続し、第３のＰＮＰトランジスタのエミッタを
出力端子に接続し、そのベースを第３のＮＰＮトランジ
スタのコレクタに接続し、コレクタを接地し、第５のＮ
ＰＮトランジスタのコレクタを出力端子に接続し、その
ベースを第２のＮＰＮトランジスタのコレクタに接続
し、そのエミッタを抵抗を介して接地したものである。
【０００９】また、この発明にかかる演算増幅器は、反
転入力端子を第１のＮＰＮトランジスタのベースに接続
し、非反転入力端子を第２のＮＰＮトランジスタのベー
スに接続し、それぞれのエミッタを接続してこれを定電
流源を介して接地し、第１のＮＰＮトランジスタのコレ
クタを第１のＰＮＰトランジスタのコレクタ、及びベー
ス、及び第２のＰＮＰトランジスタのベースに接続し、
第２のＮＰＮトランジスタのコレクタを第２のＰＮＰト
ランジスタのコレクタ、及び第３のＰＮＰトランジスタ
のベースに接続し、第１、及び第２のＰＮＰトランジス
タのエミッタを抵抗を介して電源に接続し、第３のＰＮ
Ｐトランジスタのエミッタを電源に接続し、そのコレク
タを第１，第２のダイオード及び定電流源を介して接地
し、第３のＰＮトランジスタのコレクタを電源に接続
し、そのベースを第３のＰＮＰトランジスタのコレクタ
に接続し、そのエミッタを出力端子に接続し、第４のＰ
ＮＰトランジスタのエミッタを出力端子に接続し、その
ベースを第２のダイオードと定電流源との接続点に接続
し、そのコレクタを接地し、第５のＰＮＰトランジスタ
のエミッタを抵抗を介して電源に接続し、そのベースを
第２のＮＰＮトランジスタのコレクタに接続し、そのコ
レクタを出力端子に接続したものである。
転入力端子を第１のＮＰＮトランジスタのベースに接続
し、非反転入力端子を第２のＮＰＮトランジスタのベー
スに接続し、それぞれのエミッタを接続してこれを定電
流源を介して接地し、第１のＮＰＮトランジスタのコレ
クタを第１のＰＮＰトランジスタのコレクタ、及びベー
ス、及び第２のＰＮＰトランジスタのベースに接続し、
第２のＮＰＮトランジスタのコレクタを第２のＰＮＰト
ランジスタのコレクタ、及び第３のＰＮＰトランジスタ
のベースに接続し、第１、及び第２のＰＮＰトランジス
タのエミッタを抵抗を介して電源に接続し、第３のＰＮ
Ｐトランジスタのエミッタを電源に接続し、そのコレク
タを第１，第２のダイオード及び定電流源を介して接地
し、第３のＰＮトランジスタのコレクタを電源に接続
し、そのベースを第３のＰＮＰトランジスタのコレクタ
に接続し、そのエミッタを出力端子に接続し、第４のＰ
ＮＰトランジスタのエミッタを出力端子に接続し、その
ベースを第２のダイオードと定電流源との接続点に接続
し、そのコレクタを接地し、第５のＰＮＰトランジスタ
のエミッタを抵抗を介して電源に接続し、そのベースを
第２のＮＰＮトランジスタのコレクタに接続し、そのコ
レクタを出力端子に接続したものである。
【００１０】
【作用】この発明にかかる演算増幅器では、出力電圧が
小さくなるような電圧が入力された場合、第５のＮＰＮ
トランジスタが動作し、出力からの吸い込み電流を増加
させ、ダイナミックレンジを広くする。それ以外ではこ
の第５のＮＰＮトランジスタは動作せず、消費電流はほ
とんど増加しない。
小さくなるような電圧が入力された場合、第５のＮＰＮ
トランジスタが動作し、出力からの吸い込み電流を増加
させ、ダイナミックレンジを広くする。それ以外ではこ
の第５のＮＰＮトランジスタは動作せず、消費電流はほ
とんど増加しない。
【００１１】また、出力電圧が大きくなるような電圧が
入力された場合、第５のＰＮＰトランジスタが動作し、
出力への掃き出し電流を増加させ、ダイナミックレンジ
を広くする。それ以外ではこの第５のＰＮＰトランジス
タは動作せず、消費電流はほとんど増加しない。
入力された場合、第５のＰＮＰトランジスタが動作し、
出力への掃き出し電流を増加させ、ダイナミックレンジ
を広くする。それ以外ではこの第５のＰＮＰトランジス
タは動作せず、消費電流はほとんど増加しない。
【００１２】
【実施例】実施例１．図１は本発明の第１の実施例によ
る演算増幅器を示す図である。本実施例１の演算増幅器
は、図５の従来の演算増幅器定電流源６３の代わりに、
第５のＮＰＮトランジスタ３５と抵抗２３とを加えたも
のである。即ち、第５のＮＰＮトランジスタ３５のコレ
クタを出力端子５３に接続し、そのベースは第３のＮＰ
Ｎトランジスタ３３のベースに接続し、そのエミッタは
抵抗２３を介して接地する。
る演算増幅器を示す図である。本実施例１の演算増幅器
は、図５の従来の演算増幅器定電流源６３の代わりに、
第５のＮＰＮトランジスタ３５と抵抗２３とを加えたも
のである。即ち、第５のＮＰＮトランジスタ３５のコレ
クタを出力端子５３に接続し、そのベースは第３のＮＰ
Ｎトランジスタ３３のベースに接続し、そのエミッタは
抵抗２３を介して接地する。
【００１３】次に動作について説明する。反転入力端子
５１の入力電圧を高くし、非反転入力端子５２の電圧を
低くした場合、図５の従来の演算増幅器の場合と同様に
第３のＮＰＮトランジスタ３３のベースへの電流の注入
が増加し、出力端子５３からの吸い込み電流が増加す
る。このとき、同時に第５のＮＰＮトランジスタ３５の
ベースへの電流の注入も増加し、第５のＮＰＮトランジ
スタ３５のコレクタ電流も増加し、従来の定電流源６３
と同様の働きをする。
５１の入力電圧を高くし、非反転入力端子５２の電圧を
低くした場合、図５の従来の演算増幅器の場合と同様に
第３のＮＰＮトランジスタ３３のベースへの電流の注入
が増加し、出力端子５３からの吸い込み電流が増加す
る。このとき、同時に第５のＮＰＮトランジスタ３５の
ベースへの電流の注入も増加し、第５のＮＰＮトランジ
スタ３５のコレクタ電流も増加し、従来の定電流源６３
と同様の働きをする。
【００１４】逆に、反転入力端子５１の入力電圧を低く
し、非反転入力端子５２の入力電圧を高くすると、第５
のＮＰＮトランジスタ３５のベースへの電流の注入は減
少し、第５のＮＰＮトランジスタ３５は動作しなくな
る。
し、非反転入力端子５２の入力電圧を高くすると、第５
のＮＰＮトランジスタ３５のベースへの電流の注入は減
少し、第５のＮＰＮトランジスタ３５は動作しなくな
る。
【００１５】例えば、この演算増幅器をボルテージフォ
ロワとして用いた場合の入出力特性を図２に示す。入力
電圧が小さいとき（反転入力端子５１の電圧が高く非反
転入力端子５２の電圧が低い場合）は第５のＮＰＮトラ
ンジスタ３５が動作し、従来の演算増幅器の定電流源６
３と同様の働きをし、図２の実線に示すように、最小出
力電圧Ｖmin は第５のＮＰＮトランジスタ３５の飽和電
圧まで下げることができるようになる。
ロワとして用いた場合の入出力特性を図２に示す。入力
電圧が小さいとき（反転入力端子５１の電圧が高く非反
転入力端子５２の電圧が低い場合）は第５のＮＰＮトラ
ンジスタ３５が動作し、従来の演算増幅器の定電流源６
３と同様の働きをし、図２の実線に示すように、最小出
力電圧Ｖmin は第５のＮＰＮトランジスタ３５の飽和電
圧まで下げることができるようになる。
【００１６】一方、入力電圧が大きい場合（反転入力端
子５１の電圧が低く非反転入力端子５２の電圧が高い場
合）には、第５のＮＰＮトランジスタ３５は動作しなく
なる。即ち、本実施例回路では、消費電流は入力電圧が
小さいとき以外はほとんど増加しない。従ってこのよう
な回路を用いることにより、ダイナミックレンジが広
く、なおかつ消費電流の少ない演算増幅器を得ることが
できる。
子５１の電圧が低く非反転入力端子５２の電圧が高い場
合）には、第５のＮＰＮトランジスタ３５は動作しなく
なる。即ち、本実施例回路では、消費電流は入力電圧が
小さいとき以外はほとんど増加しない。従ってこのよう
な回路を用いることにより、ダイナミックレンジが広
く、なおかつ消費電流の少ない演算増幅器を得ることが
できる。
【００１７】実施例２．図３は本発明の第２の実施例に
よる演算増幅器を示す。図において、５１は反転入力端
子であり、第１のＮＰＮトランジスタ３６のベースに接
続される。５２は非反転入力端子であり、第２のＮＰＮ
トランジスタ３７のベースに接続される。第１，第２の
ＮＰＮトランジスタ３６，３７のエミッタは接続され、
定電流源６１を介して接地される。第１のＮＰＮトラン
ジスタ３６のコレクタは第１のＰＮＰトランジスタ４４
のコレクタ、及び第２のＰＮＰトランジスタ４４，４５
のベースに接続される。第２のＮＰＮトランジスタ３７
のコレクタは第２のＰＮＰトランジスタ４５のコレク
タ、及び第３のＰＮＰトランジスタ４６のベースに接続
される。第１のＰＮＰトランジスタ４４のエミッタは抵
抗２１を介して電源１に接続され、第２のＰＮＰトラン
ジスタ４５のエミッタは抵抗２２を介して電源に接続さ
れる。第３のＰＮＰトランジスタ４６のエミッタは電源
１に接続され、コレクタはダイオード７１，７２及び定
電流源６２を介して接地される。３４は第３のＮＰＮト
ランジスタであり、コレクタは電源に接続され、ベース
は第３のＰＮＰトランジスタ４６のコレクタに接続さ
れ、エミッタは出力端子５３に接続される。４３は第４
のＰＮＰトランジスタであり、エミッタは出力端子５３
に接続され、ベースは定電流源６２を介して接地され、
コレクタは接地される。
よる演算増幅器を示す。図において、５１は反転入力端
子であり、第１のＮＰＮトランジスタ３６のベースに接
続される。５２は非反転入力端子であり、第２のＮＰＮ
トランジスタ３７のベースに接続される。第１，第２の
ＮＰＮトランジスタ３６，３７のエミッタは接続され、
定電流源６１を介して接地される。第１のＮＰＮトラン
ジスタ３６のコレクタは第１のＰＮＰトランジスタ４４
のコレクタ、及び第２のＰＮＰトランジスタ４４，４５
のベースに接続される。第２のＮＰＮトランジスタ３７
のコレクタは第２のＰＮＰトランジスタ４５のコレク
タ、及び第３のＰＮＰトランジスタ４６のベースに接続
される。第１のＰＮＰトランジスタ４４のエミッタは抵
抗２１を介して電源１に接続され、第２のＰＮＰトラン
ジスタ４５のエミッタは抵抗２２を介して電源に接続さ
れる。第３のＰＮＰトランジスタ４６のエミッタは電源
１に接続され、コレクタはダイオード７１，７２及び定
電流源６２を介して接地される。３４は第３のＮＰＮト
ランジスタであり、コレクタは電源に接続され、ベース
は第３のＰＮＰトランジスタ４６のコレクタに接続さ
れ、エミッタは出力端子５３に接続される。４３は第４
のＰＮＰトランジスタであり、エミッタは出力端子５３
に接続され、ベースは定電流源６２を介して接地され、
コレクタは接地される。
【００１８】４７は第５のＰＮＰトランジスタであり、
エミッタは抵抗２３を介して電源１に接続され、ベース
は第３のＮＰＮトランジスタ４６のベースに接続され、
コレクタは出力端子５３に接続される。以上から演算増
幅器が構成される。
エミッタは抵抗２３を介して電源１に接続され、ベース
は第３のＮＰＮトランジスタ４６のベースに接続され、
コレクタは出力端子５３に接続される。以上から演算増
幅器が構成される。
【００１９】次に動作について説明する。今、反転入力
端子５１の入力電圧を低くし、非反転入力端子５２の入
力電圧を高くすると、第１のＮＰＮトランジスタ３６の
コレクタ電流は減少し、第２のＮＰＮトランジスタ３７
のコレクタ電流は増加する。第１のＮＰＮトランジスタ
３６のコレクタ電流の減少により第１のＰＮＰトランジ
スタ４４のコレクタ電流も減少する。第１，第２のＰＮ
Ｐトランジスタ４４と４５はカレントミラー回路となの
ているため、第１のＰＮＰトランジスタ４４のコレクタ
電流の減少により、第２のＰＮＰトランジスタ４５のコ
レクタ電流も減少する。以上の第２のＮＰＮトランジス
タ３７のコレクタ電流の増加、及び第２のＰＮＰトラン
ジスタ４５のコレクタ電流の減少により、第３のＰＮＰ
トランジスタ４６のベースからの電流の吸い込みが増加
する。このため、第３のＰＮＰトランジスタ４６のコレ
クタ電流が増加し、この電流は第３のＮＰＮトランジス
タ３４のベースへの電流の注入を増加させ、出力への掃
き出し電流を増加させる。また、第５のＰＮＰトランジ
スタ４７のベースからの電流の吸い込みも増加してお
り、このコレクタ電流も増加し、これによりさらに出力
への掃き出し電流が増加する。この結果出力端子５３の
出力電圧は上昇する。
端子５１の入力電圧を低くし、非反転入力端子５２の入
力電圧を高くすると、第１のＮＰＮトランジスタ３６の
コレクタ電流は減少し、第２のＮＰＮトランジスタ３７
のコレクタ電流は増加する。第１のＮＰＮトランジスタ
３６のコレクタ電流の減少により第１のＰＮＰトランジ
スタ４４のコレクタ電流も減少する。第１，第２のＰＮ
Ｐトランジスタ４４と４５はカレントミラー回路となの
ているため、第１のＰＮＰトランジスタ４４のコレクタ
電流の減少により、第２のＰＮＰトランジスタ４５のコ
レクタ電流も減少する。以上の第２のＮＰＮトランジス
タ３７のコレクタ電流の増加、及び第２のＰＮＰトラン
ジスタ４５のコレクタ電流の減少により、第３のＰＮＰ
トランジスタ４６のベースからの電流の吸い込みが増加
する。このため、第３のＰＮＰトランジスタ４６のコレ
クタ電流が増加し、この電流は第３のＮＰＮトランジス
タ３４のベースへの電流の注入を増加させ、出力への掃
き出し電流を増加させる。また、第５のＰＮＰトランジ
スタ４７のベースからの電流の吸い込みも増加してお
り、このコレクタ電流も増加し、これによりさらに出力
への掃き出し電流が増加する。この結果出力端子５３の
出力電圧は上昇する。
【００２０】図６に演算増幅器をボルテージフォロワと
して用いた場合の、入出力特性を示す。今、第５のＰＮ
Ｐトランジスタ４７，及び抵抗２３がないとした場合、
最大出力電圧Ｖmax は、図４の破線に示すように電源電
圧から第３のＰＮＰトランジスタ４６の飽和電圧と第３
のＮＰＮトランジスタ３４のベース−エミッタ電圧を引
いた値となり、出力のダイナミックレンジを狭くしてし
まう。
して用いた場合の、入出力特性を示す。今、第５のＰＮ
Ｐトランジスタ４７，及び抵抗２３がないとした場合、
最大出力電圧Ｖmax は、図４の破線に示すように電源電
圧から第３のＰＮＰトランジスタ４６の飽和電圧と第３
のＮＰＮトランジスタ３４のベース−エミッタ電圧を引
いた値となり、出力のダイナミックレンジを狭くしてし
まう。
【００２１】しかし、本回路では先に述べたように、入
力電圧が大きいとき（反転入力端子５１の電圧が低く非
反転入力端子５２の電圧が高い場合）、第５のＰＮＰト
ランジスタ４７が動作し、出力への掃き出し電流を増加
させることによって、最大出力電圧Ｖmax を、図４の実
線に示すように電源電圧から第５のＰＮＰトランジスタ
４７の飽和電圧を引いた値にまで高めることができる。
力電圧が大きいとき（反転入力端子５１の電圧が低く非
反転入力端子５２の電圧が高い場合）、第５のＰＮＰト
ランジスタ４７が動作し、出力への掃き出し電流を増加
させることによって、最大出力電圧Ｖmax を、図４の実
線に示すように電源電圧から第５のＰＮＰトランジスタ
４７の飽和電圧を引いた値にまで高めることができる。
【００２２】一方、入力電圧が小さいとき（反転入力端
子５１の電圧が高く非反転入力端子５２の電圧が低い場
合）には、上記第５のＰＮＰトランジスタ４７は動作し
ない。即ち、本実施例回路では、消費電流は入力電圧が
大きいとき以外はほとんど増加しない。従ってこのよう
な回路を用いることにより、ダイナミックレンジが広
く、なおかつ消費電力の小さい演算増幅器を得ることが
できる。
子５１の電圧が高く非反転入力端子５２の電圧が低い場
合）には、上記第５のＰＮＰトランジスタ４７は動作し
ない。即ち、本実施例回路では、消費電流は入力電圧が
大きいとき以外はほとんど増加しない。従ってこのよう
な回路を用いることにより、ダイナミックレンジが広
く、なおかつ消費電力の小さい演算増幅器を得ることが
できる。
【００２３】
【発明の効果】以上のように、この発明にかかる演算増
幅器によれば、入力電圧が小さいとき、あるいは大きい
ときにのみ動作するトランジスタと抵抗とからなる電流
源を付加するようにしたので、ダイナミックレンジが広
く、消費電流の小さい演算増幅器が得られるという効果
がある。
幅器によれば、入力電圧が小さいとき、あるいは大きい
ときにのみ動作するトランジスタと抵抗とからなる電流
源を付加するようにしたので、ダイナミックレンジが広
く、消費電流の小さい演算増幅器が得られるという効果
がある。
【図１】この発明の一実施例による演算増幅器の回路構
成図である。
成図である。
【図２】図１の構成の動作を説明するための入出力特性
図である。
図である。
【図３】この発明の第２の実施例による演算増幅器の回
路構成図である。
路構成図である。
【図４】図３の構成の動作を説明するための入出力特性
図である。
図である。
【図５】従来の演算増幅器の回路構成図である。
【図６】図５の構成の動作を説明するための入出力特性
図である。
図である。
１ 電源 ２１，２２，２３ 抵抗 ３１，３２，３３，３４，３５，３６，３７ ＮＰＮト
ランジスタ ４１，４２，４３，４４，４５，４６，４７ ＰＮＰト
ランジスタ ５１ 反転入力端子 ５２ 非反転入力端子 ５３ 出力端子 ６１，６２，６３ 定電流源 ７１，７２ ダイオード
ランジスタ ４１，４２，４３，４４，４５，４６，４７ ＰＮＰト
ランジスタ ５１ 反転入力端子 ５２ 非反転入力端子 ５３ 出力端子 ６１，６２，６３ 定電流源 ７１，７２ ダイオード
Claims (2)
- 【請求項１】 反転入力端子を第１のＰＮＰトランジス
タのベースに接続し、非反転入力端子を第２のＰＮＰト
ランジスタのベースに接続し、それぞれのエミッタを接
続してこれを定電流源を介して電源に接続し、 第１のＰＮＰトランジスタのコレクタを第１のＮＰＮト
ランジスタのコレクタ、及びベース、及び第２のＮＰＮ
トランジスタのベースに接続し、第２のＰＮＰトランジ
スタのコレクタを第２のＮＰＮトランジスタのコレク
タ、及び第３のＮＰＮトランジスタのベースに接続し、
第１、及び第２のＮＰＮトランジスタのエミッタをそれ
ぞれ抵抗を介して接地し、 第３のＮＰＮトランジスタのエミッタを接地し、そのコ
レクタを第１，第２のダイオード及び定電流源を直列に
介して電源に接続し、 第４のＮＰＮトランジスタのコレクタを電源に接続し、
そのベースを上記第２のダイオードと定電流源との接続
点に接続し、そのエミッタを出力端子に接続し、 第３のＰＮＰトランジスタのエミッタを出力端子に接続
し、そのベースを第３のＮＰＮトランジスタのコレクタ
に接続し、そのコレクタを接地し、 第５のＮＰＮトランジスタのコレクタを出力端子に接続
し、そのベースを第２のＮＰＮトランジスタのコレクタ
に接続し、そのエミッタを抵抗を介して接地したことを
特徴とする演算増幅器。 - 【請求項２】 反転入力端子を第１のＮＰＮトランジス
タのベースに接続し、非反転入力端子を第２のＮＰＮト
ランジスタのベースに接続し、それぞれのエミッタを接
続してこれを定電流源を介して接地し、 第１のＮＰＮトランジスタのコレクタを第１のＰＮＰト
ランジスタのコレクタ、及びベースと、第２のＰＮＰト
ランジスタのベースに接続し、第２のＮＰＮトランジス
タのコレクタを第２のＰＮＰトランジスタのコレクタ、
及び第３のＰＮＰトランジスタのベースに接続し、第１
及び第２のＰＮＰトランジスタのエミッタを抵抗を介し
て電源に接続し、 第３のＰＮＰトランジスタのエミッタを電源に接続し、
そのコレクタを第１，第２のダイオード及び定電流源を
直列に介して接地し、 第３のＮＰＮトランジスタのコレクタを電源に接続し、
そのベースを第３のＰＮＰトランジスタのコレクタに接
続し、そのエミッタを出力端子に接続し、 第４のＰＮＰトランジスタのエミッタを出力端子に接続
し、そのベースを第２のダイオードと定電流源との接続
点に接続し、そのコレクタを接地し、 第５のＰＮＰトランジスタのエミッタを抵抗を介して電
源に接続し、そのベースを第２のＮＰＮトランジスタの
コレクタに接続し、そのコレクタを出力端子に接続した
ことを特徴とする演算増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4311428A JP2908149B2 (ja) | 1992-10-26 | 1992-10-26 | 演算増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4311428A JP2908149B2 (ja) | 1992-10-26 | 1992-10-26 | 演算増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06140848A true JPH06140848A (ja) | 1994-05-20 |
| JP2908149B2 JP2908149B2 (ja) | 1999-06-21 |
Family
ID=18017092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4311428A Expired - Lifetime JP2908149B2 (ja) | 1992-10-26 | 1992-10-26 | 演算増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2908149B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010028277A (ja) * | 2008-07-16 | 2010-02-04 | New Japan Radio Co Ltd | 出力回路 |
-
1992
- 1992-10-26 JP JP4311428A patent/JP2908149B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010028277A (ja) * | 2008-07-16 | 2010-02-04 | New Japan Radio Co Ltd | 出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2908149B2 (ja) | 1999-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4599521A (en) | Bias circuit with voltage and temperature compensation for an emitter coupled logic circuit | |
| US6903609B2 (en) | Operational amplifier | |
| JPH03788B2 (ja) | ||
| US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
| JPH06140848A (ja) | 演算増幅器 | |
| JPH05218799A (ja) | インピーダンス乗算器 | |
| US20020024060A1 (en) | Semiconductor device | |
| JPH09105763A (ja) | コンパレータ回路 | |
| US5666076A (en) | Negative input voltage comparator | |
| JP2585098B2 (ja) | バイポーラ論理素子のインターフェース | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2797620B2 (ja) | 比較回路 | |
| JP3526484B2 (ja) | 高入力インピーダンス回路 | |
| KR900005303B1 (ko) | 전원전압 추종형 바이아스회로 | |
| JPH09260971A (ja) | 差動増幅器 | |
| JPH11136105A (ja) | 電圧比較回路 | |
| JPH0786895A (ja) | 出力回路 | |
| JPH0629756A (ja) | 増幅回路 | |
| JPS6182521A (ja) | 差動型コンパレ−タ回路 | |
| JPH05121969A (ja) | 入力回路 | |
| JPH0522043A (ja) | 入力バイアス回路 | |
| JPH0677783A (ja) | ヒステリシスアンプ | |
| JPH05191179A (ja) | 飽和防止回路 | |
| JPS63304706A (ja) | リミタ増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 14 |