JPH0522043A - 入力バイアス回路 - Google Patents
入力バイアス回路Info
- Publication number
- JPH0522043A JPH0522043A JP3197209A JP19720991A JPH0522043A JP H0522043 A JPH0522043 A JP H0522043A JP 3197209 A JP3197209 A JP 3197209A JP 19720991 A JP19720991 A JP 19720991A JP H0522043 A JPH0522043 A JP H0522043A
- Authority
- JP
- Japan
- Prior art keywords
- input
- voltage
- input terminal
- resistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 電源ＯＦＦからＯＮ時への入力端子のＤＣ電
圧が、続く回路の入力に可能な電圧になるまでの時間を
短くする。 【構成】 入力バイアス回路に各々２つのトランジスタ
からなる２つの回路を組み込むことによって、入力端子
１７と入力バイアス電圧源との間の電圧差が２ＶBE以上
の際に、結合コンデンサへの電流が該トランジスタ回路
を通って流れるようにする。
圧が、続く回路の入力に可能な電圧になるまでの時間を
短くする。 【構成】 入力バイアス回路に各々２つのトランジスタ
からなる２つの回路を組み込むことによって、入力端子
１７と入力バイアス電圧源との間の電圧差が２ＶBE以上
の際に、結合コンデンサへの電流が該トランジスタ回路
を通って流れるようにする。
Description
【０００１】
【産業上の利用分野】この発明は、リニア増幅器の入力
回路に関するものである。
回路に関するものである。
【０００２】
【従来の技術】図２は、従来の入力バイアス回路の回路
図例であり、図において、１５は入力信号を前段増幅す
る前段増幅回路、１０はその出力に接続された結合コン
デンサ、１７は該結合コンデンサ１０の出力側に設けた
入力端子、１３は該入力端子１７の信号がそのベースに
入力され、これを増幅する増幅回路である。また、１１
は入力バイアス電圧源、９は入力バイアス電圧源１１と
入力端子１７の間に接続された入力抵抗で、これら入力
バイアス電圧源１１，入力端子１７及び入力抵抗９によ
り、入力バイアス回路が構成される。１２はバイアス電
圧源回路１４を動作させるのに必要な電源を印加するた
めの電源電圧端子である。
図例であり、図において、１５は入力信号を前段増幅す
る前段増幅回路、１０はその出力に接続された結合コン
デンサ、１７は該結合コンデンサ１０の出力側に設けた
入力端子、１３は該入力端子１７の信号がそのベースに
入力され、これを増幅する増幅回路である。また、１１
は入力バイアス電圧源、９は入力バイアス電圧源１１と
入力端子１７の間に接続された入力抵抗で、これら入力
バイアス電圧源１１，入力端子１７及び入力抵抗９によ
り、入力バイアス回路が構成される。１２はバイアス電
圧源回路１４を動作させるのに必要な電源を印加するた
めの電源電圧端子である。
【０００３】次に動作について説明する。前段増幅回路
１５で増幅された信号は出力端子１６から出力され、結
合コンデンサ１０を経て、入力端子１７に入力される。
入力抵抗９と入力バイアス電圧源１１は、増幅回路１３
のベース入力に必要なＤＣ電圧とバイアス電流を供給す
るためのものであり、上記入力端子１７に入力された信
号は、このバイアス電圧電流が重量された形で上記増幅
回路１３のベースに入力され、これにより増幅出力され
る。
１５で増幅された信号は出力端子１６から出力され、結
合コンデンサ１０を経て、入力端子１７に入力される。
入力抵抗９と入力バイアス電圧源１１は、増幅回路１３
のベース入力に必要なＤＣ電圧とバイアス電流を供給す
るためのものであり、上記入力端子１７に入力された信
号は、このバイアス電圧電流が重量された形で上記増幅
回路１３のベースに入力され、これにより増幅出力され
る。
【０００４】
【発明が解決しようとする課題】従来の入力バイアス回
路は、以上のように構成されているので、電源電圧端子
１２に印加される電源がＯＦＦの状態からＯＮになった
時、入力端子１７のＤＣ電圧が増幅回路１３の入力に必
要な電圧になるまで、結合コンデンサ１０と入力抵抗９
による時定数によって時間がかかるという問題点があっ
た。
路は、以上のように構成されているので、電源電圧端子
１２に印加される電源がＯＦＦの状態からＯＮになった
時、入力端子１７のＤＣ電圧が増幅回路１３の入力に必
要な電圧になるまで、結合コンデンサ１０と入力抵抗９
による時定数によって時間がかかるという問題点があっ
た。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、電源がＯＦＦからＯＮになった
時、結合コンデンサと入力抵抗による時定数に起因する
応答時間を改善することのできる入力バイアス回路を得
ることを目的とする。
ためになされたもので、電源がＯＦＦからＯＮになった
時、結合コンデンサと入力抵抗による時定数に起因する
応答時間を改善することのできる入力バイアス回路を得
ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る入力バイ
アス回路は、信号を結合コンデンサを介して入力端子か
ら所要の回路に入力バイアス電圧を加えて入力するため
の入力バイアス回路において、ともに入力抵抗の入力端
子側にコレクタが、入力バイアス電圧源側にエミッタが
接続され、ベースに第１の抵抗器の一端，第３の抵抗器
の一端がそれぞれ接続された第１および第２のトランジ
スタと、エミッタが第１の抵抗器の他端に、ベースがそ
の他端が入力端子に接続された第２の抵抗器の一端に接
続され、コレクタが接地された第３のトランジスタと、
エミッタが第３の抵抗器の他端に、ベースがその他端が
入力端子に接続された第４の抵抗器の一端に接続され、
コレクタが電源電圧端子に接続された第４のトランジス
タとを備えたものである。
アス回路は、信号を結合コンデンサを介して入力端子か
ら所要の回路に入力バイアス電圧を加えて入力するため
の入力バイアス回路において、ともに入力抵抗の入力端
子側にコレクタが、入力バイアス電圧源側にエミッタが
接続され、ベースに第１の抵抗器の一端，第３の抵抗器
の一端がそれぞれ接続された第１および第２のトランジ
スタと、エミッタが第１の抵抗器の他端に、ベースがそ
の他端が入力端子に接続された第２の抵抗器の一端に接
続され、コレクタが接地された第３のトランジスタと、
エミッタが第３の抵抗器の他端に、ベースがその他端が
入力端子に接続された第４の抵抗器の一端に接続され、
コレクタが電源電圧端子に接続された第４のトランジス
タとを備えたものである。
【０００７】
【作用】この発明においては、第１および第２のトラン
ジスタは、入力端子と入力バイアス電圧源との間の電圧
差が大きいときＯＮになり、ほとんど入力抵抗を通るこ
となく、これら第１または第２のトランジスタのエミッ
タ・コレクタ間を通って、入力バイアス電圧源からの電
流を結合コンデンサに流すように働くので、結合コンデ
ンサと入力抵抗による時定数を小さくすることができ
る。
ジスタは、入力端子と入力バイアス電圧源との間の電圧
差が大きいときＯＮになり、ほとんど入力抵抗を通るこ
となく、これら第１または第２のトランジスタのエミッ
タ・コレクタ間を通って、入力バイアス電圧源からの電
流を結合コンデンサに流すように働くので、結合コンデ
ンサと入力抵抗による時定数を小さくすることができ
る。
【０００８】
【実施例】以下、この発明の一実施例を図について説明
する。図１において、１，２はともに入力抵抗の入力端
子側にコレクタが、入力バイアス電圧源側にエミッタが
接続され、ベースに抵抗器５の一端，抵抗器７の一端が
それぞれ接続されたＰＮＰトランジスタおよびＮＰＮト
ランジスタ、３はエミッタが抵抗器５の他端に、ベース
がその他端が入力端子に接続された抵抗器６の一端に接
続され、コレクタが接地されたＰＮＰトランジスタ、４
はエミッタが抵抗器７の他端に、ベースがその他端が入
力端子に接続された抵抗器８の一端に接続され、コレク
タが電源電圧端子に接続されたＮＰＮトランジスタであ
る。
する。図１において、１，２はともに入力抵抗の入力端
子側にコレクタが、入力バイアス電圧源側にエミッタが
接続され、ベースに抵抗器５の一端，抵抗器７の一端が
それぞれ接続されたＰＮＰトランジスタおよびＮＰＮト
ランジスタ、３はエミッタが抵抗器５の他端に、ベース
がその他端が入力端子に接続された抵抗器６の一端に接
続され、コレクタが接地されたＰＮＰトランジスタ、４
はエミッタが抵抗器７の他端に、ベースがその他端が入
力端子に接続された抵抗器８の一端に接続され、コレク
タが電源電圧端子に接続されたＮＰＮトランジスタであ
る。
【０００９】次に動作について説明する。図１におい
て、電源電圧端子１２に印加される電源がＯＦＦ状態の
時、入力端子１７のＤＣ電圧は不定である。電源電圧端
子１２に印加される電源がＯＮになった時点で、仮に入
力端子１７のＤＣ電圧が入力バイアス電圧源１１の電圧
より低い場合は、ＰＮＰトランジスタ１と３のみがＯＮ
になり、入力バイアス電圧源１１からトランジスタ１を
通って結合コンデンサ１０に電流が流れる。このように
して電流が流れる状態は、入力端子１７と入力バイアス
電圧源１１との間の電圧差がトランジスタ１と３のベー
ス・エミッタ間電圧の和、即ち２ＶBE以下になるまでで
あり、その後は両トランジスタ１，３がＯＦＦとなり、
従来と同様の回路となる。従ってこの電流経路が形成さ
れる分だけ入力端子のＤＣ電圧が増幅回路１３の入力に
必要な電圧になるまでの時間が短くなる。電源電圧端子
１２に印加される電源がＯＦＦからＯＮになった時点
で、入力端子１７のＤＣ電圧が入力バイアス電圧源１１
の電圧より高い場合は、トランジスタ２と４のみがＯＮ
になり、トランジスタ２を通って入力バイアス電圧源１
１と結合コンデンサ１０の間に、上記と同様に入力端子
１７と入力バイアス電圧源１１との間の電圧差が２ＶBE
以下になるまで電流が流れることとなり、上記と同様に
結合コンデンサと入力抵抗による時定数を小さくするこ
とができる。なお、入力端子１７と入力バイアス電圧源
１１との間の電圧差が２ＶBEより小さい時は、トランジ
スタ１〜４は全てＯＦＦの状態である。
て、電源電圧端子１２に印加される電源がＯＦＦ状態の
時、入力端子１７のＤＣ電圧は不定である。電源電圧端
子１２に印加される電源がＯＮになった時点で、仮に入
力端子１７のＤＣ電圧が入力バイアス電圧源１１の電圧
より低い場合は、ＰＮＰトランジスタ１と３のみがＯＮ
になり、入力バイアス電圧源１１からトランジスタ１を
通って結合コンデンサ１０に電流が流れる。このように
して電流が流れる状態は、入力端子１７と入力バイアス
電圧源１１との間の電圧差がトランジスタ１と３のベー
ス・エミッタ間電圧の和、即ち２ＶBE以下になるまでで
あり、その後は両トランジスタ１，３がＯＦＦとなり、
従来と同様の回路となる。従ってこの電流経路が形成さ
れる分だけ入力端子のＤＣ電圧が増幅回路１３の入力に
必要な電圧になるまでの時間が短くなる。電源電圧端子
１２に印加される電源がＯＦＦからＯＮになった時点
で、入力端子１７のＤＣ電圧が入力バイアス電圧源１１
の電圧より高い場合は、トランジスタ２と４のみがＯＮ
になり、トランジスタ２を通って入力バイアス電圧源１
１と結合コンデンサ１０の間に、上記と同様に入力端子
１７と入力バイアス電圧源１１との間の電圧差が２ＶBE
以下になるまで電流が流れることとなり、上記と同様に
結合コンデンサと入力抵抗による時定数を小さくするこ
とができる。なお、入力端子１７と入力バイアス電圧源
１１との間の電圧差が２ＶBEより小さい時は、トランジ
スタ１〜４は全てＯＦＦの状態である。
【００１０】図３はこの発明の一実施例による入力バイ
アス回路と従来の入力バイアス回路の入力端子電圧の応
答特性を比較したグラフである。図において、１８はこ
の発明による入力回路の応答特性で、入力端子電圧は、
電源がＯＦＦからＯＮになった後、最終値の２ＶBE以内
になるまで急速に最終値に近づく。これは結合コンデン
サへの電流がトランジスタを通って流れるためである。
これに対して、１９は従来の入力バイアス回路の応答特
性で、結合コンデンサへの電流は入力抵抗を通って流れ
るだけなので緩慢な応答になる。
アス回路と従来の入力バイアス回路の入力端子電圧の応
答特性を比較したグラフである。図において、１８はこ
の発明による入力回路の応答特性で、入力端子電圧は、
電源がＯＦＦからＯＮになった後、最終値の２ＶBE以内
になるまで急速に最終値に近づく。これは結合コンデン
サへの電流がトランジスタを通って流れるためである。
これに対して、１９は従来の入力バイアス回路の応答特
性で、結合コンデンサへの電流は入力抵抗を通って流れ
るだけなので緩慢な応答になる。
【００１１】
【発明の効果】以上のように、この発明によれば、入力
抵抗と並列に、該入力抵抗に流れるべき電流をバイアス
入力する２組の回路を設け、電源ＯＦＦの状態からＯＮ
になった時にだけ結合コンデンサと入力抵抗による時定
数が小さくなるようにしたので、電源ＯＦＦからＯＮ時
への応答時間を改善できるという効果がある。
抵抗と並列に、該入力抵抗に流れるべき電流をバイアス
入力する２組の回路を設け、電源ＯＦＦの状態からＯＮ
になった時にだけ結合コンデンサと入力抵抗による時定
数が小さくなるようにしたので、電源ＯＦＦからＯＮ時
への応答時間を改善できるという効果がある。
【図１】この発明の一実施例による入力バイアス回路を
示す図である。
示す図である。
【図２】従来の入力回路例を示す図である。
【図３】この発明による入力バイアス回路と従来の入力
バイアス回路の入力端子電圧の応答特性の比較を示す図
である。
バイアス回路の入力端子電圧の応答特性の比較を示す図
である。
１，３ ＰＮＰトランジスタ ２，４ ＮＰＮトランジスタ ５，６，７，８ 抵抗器 ９ 入力抵抗 １０ 結合コンデンサ １１ 入力バイアス電圧源 １２ 電源電圧端子 １３ 増幅回路 １４ バイアス電圧源回路 １５ 前段増幅回路 １６ 出力端子 １７ 入力端子 １８ この発明の入力端子電圧−時間特性 １９ 従来例の入力端子電圧−時間特性
Claims (1)
- 【特許請求の範囲】 【請求項１】 信号を結合コンデンサを介して入力端子
から所要の回路に入力バイアス電圧を加えて入力するた
めの入力バイアス回路において、 ともに入力抵抗の入力端子側にコレクタが、入力バイア
ス電圧源側にエミッタが接続され、ベースに第１の抵抗
器の一端，第３の抵抗器の一端がそれぞれ接続された第
１および第２のトランジスタと、 エミッタが第１の抵抗器の他端に、ベースがその他端が
入力端子に接続された第２の抵抗器の一端に接続され、
コレクタが接地された第３のトランジスタと、 エミッタが第３の抵抗器の他端に、ベースがその他端が
入力端子に接続された第４の抵抗器の一端に接続され、
コレクタが電源電圧端子に接続された第４のトランジス
タとを備えた入力バイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3197209A JPH0522043A (ja) | 1991-07-09 | 1991-07-09 | 入力バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3197209A JPH0522043A (ja) | 1991-07-09 | 1991-07-09 | 入力バイアス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0522043A true JPH0522043A (ja) | 1993-01-29 |
Family
ID=16370643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3197209A Pending JPH0522043A (ja) | 1991-07-09 | 1991-07-09 | 入力バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0522043A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396319B2 (en) | 2000-07-26 | 2002-05-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit with quick charging/discharging circuit |
-
1991
- 1991-07-09 JP JP3197209A patent/JPH0522043A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396319B2 (en) | 2000-07-26 | 2002-05-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit with quick charging/discharging circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5150076A (en) | Emitter-grounded amplifier circuit with bias circuit | |
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| US5939944A (en) | NPN push-pull output stage with folded cascode JFETs | |
| JPH11205047A (ja) | 光受信器用トランスインピーダンスアンプ | |
| JPH0522043A (ja) | 入力バイアス回路 | |
| US5869989A (en) | Amplifying electronic circuit with stable idling current | |
| JPH03214808A (ja) | 電圧比較回路 | |
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3349334B2 (ja) | 差動増幅器 | |
| JPH06303117A (ja) | スタートアップ回路 | |
| JP3441356B2 (ja) | 増幅回路 | |
| JPH02278595A (ja) | 高速センスアンプ | |
| JPH05218767A (ja) | 可変利得増幅回路 | |
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JPS6211528B2 (ja) | ||
| JPS5914813Y2 (ja) | 定電流回路 | |
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPH0590846A (ja) | 高周波増幅回路 | |
| JPH04225618A (ja) | 比較回路 | |
| JPH0629756A (ja) | 増幅回路 | |
| JPH06140848A (ja) | 演算増幅器 | |
| JPH05327368A (ja) | 増幅回路 | |
| JPH08307228A (ja) | 信号選択スイッチ回路 | |
| JPH10303655A (ja) | 増幅回路 |