JPH04148210A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH04148210A JPH04148210A JP26988290A JP26988290A JPH04148210A JP H04148210 A JPH04148210 A JP H04148210A JP 26988290 A JP26988290 A JP 26988290A JP 26988290 A JP26988290 A JP 26988290A JP H04148210 A JPH04148210 A JP H04148210A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- npn transistor
- power supply
- npn
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電源回路に関し、特に電源電圧から基準電圧
を作成する電源回路に関する。
を作成する電源回路に関する。
第３図は従来例の電源回路の回路図、第４図は第３図の
回路の電源電圧の低下に対する出力電圧の低下を示す減
電圧特性図である。
回路の電源電圧の低下に対する出力電圧の低下を示す減
電圧特性図である。
この電源回路は、電源電圧から基準電圧ＶＲを作成する
基準電圧回路１と；差動対のＮＰＮトランジスタ２．３
の共通エミッタを抵抗器４を通し接地し、コレクターは
各々ＰＮＰトランジスタ５〜８と抵抗器９〜１２により
構成される２個のＰＮＰカレントミラー回路の入力へ接
続され、前記ＰＮＰのカレントミラーの出力はＮＰＮト
ランジスタ１３．１４及び抵抗器１５．１６で構成する
アクティブ・ロードに接続し、ＰＮＰ トランジスタ６
のコレクタと、ＮＰＮトランジスタ１４のコレクタを出
力とする１ｓｔ段と、前記出力を入力としＮＰＮトラン
ジスタ１７．１８と抵抗器１９．２０及びコンデンサ２
１で構成されるエミッタ接地ダーリントン接続した２ｎ
ｄ段とにより構成される誤差増幅器と；前記誤差増幅器
の出力を抵抗を通し電源端子２６に接続し、又前記誤差
増幅器の出力をＰＮＰ トランジスタ２３のベースに接
続し、エミッタは電源端子２６に、コレクタは出力端子
２７に接続した出力段回路と；出力端子２７より抵抗器
２４を通し誤差増幅器の非反転入力と抵抗器２５に接続
され、抵抗器２５の他端は接地された帰還回路とにより
構成されている。
基準電圧回路１と；差動対のＮＰＮトランジスタ２．３
の共通エミッタを抵抗器４を通し接地し、コレクターは
各々ＰＮＰトランジスタ５〜８と抵抗器９〜１２により
構成される２個のＰＮＰカレントミラー回路の入力へ接
続され、前記ＰＮＰのカレントミラーの出力はＮＰＮト
ランジスタ１３．１４及び抵抗器１５．１６で構成する
アクティブ・ロードに接続し、ＰＮＰ トランジスタ６
のコレクタと、ＮＰＮトランジスタ１４のコレクタを出
力とする１ｓｔ段と、前記出力を入力としＮＰＮトラン
ジスタ１７．１８と抵抗器１９．２０及びコンデンサ２
１で構成されるエミッタ接地ダーリントン接続した２ｎ
ｄ段とにより構成される誤差増幅器と；前記誤差増幅器
の出力を抵抗を通し電源端子２６に接続し、又前記誤差
増幅器の出力をＰＮＰ トランジスタ２３のベースに接
続し、エミッタは電源端子２６に、コレクタは出力端子
２７に接続した出力段回路と；出力端子２７より抵抗器
２４を通し誤差増幅器の非反転入力と抵抗器２５に接続
され、抵抗器２５の他端は接地された帰還回路とにより
構成されている。
なお、２８は接地端子である。
次に、この電源回路の動作としては、基準電圧回路１の
出力である基準電圧ＶＲが誤差増幅器の反転入力に接続
されているので、誤差増幅器により帰還がかかり、出力
電圧は、基準電圧ＶＲの抵抗比倍（（Ｒ２４＋Ｒ２５＞
／Ｒ２５）した一定電圧に保たれ、安定化されている。
出力である基準電圧ＶＲが誤差増幅器の反転入力に接続
されているので、誤差増幅器により帰還がかかり、出力
電圧は、基準電圧ＶＲの抵抗比倍（（Ｒ２４＋Ｒ２５＞
／Ｒ２５）した一定電圧に保たれ、安定化されている。
また、出力電圧Ｖｏの減電圧特性は第４図の様になり、
基準電圧回路１の電源を電源端子２６より共通に供給さ
れているので、基準電圧回路１の内部回路構成がＮＰＮ
ダーリントン出力楕成構成、減電圧時、基準電圧ＶＲが
電源端子電圧■。０より１．４Ｖ程度低い電位で追従し
た減電圧特性となる。肱な、第５図のように抵抗器３３
と定電圧ダイオード３６とによる高電位の安定した電圧
Ｖ２を抵抗器３４．３５により分割した点を基準電圧Ｖ
Ｒとした場合は、基準電圧ＶＲか電源端子電圧ＶＣＣよ
りＶｚ ＸＲ３４／ （Ｒ３４＋Ｒ３５）で追従した減
電圧特性となり、電源端子電圧Ｖｃｃを減少していくと
基準電圧回路１の基準電圧Ｖ。
基準電圧回路１の電源を電源端子２６より共通に供給さ
れているので、基準電圧回路１の内部回路構成がＮＰＮ
ダーリントン出力楕成構成、減電圧時、基準電圧ＶＲが
電源端子電圧■。０より１．４Ｖ程度低い電位で追従し
た減電圧特性となる。肱な、第５図のように抵抗器３３
と定電圧ダイオード３６とによる高電位の安定した電圧
Ｖ２を抵抗器３４．３５により分割した点を基準電圧Ｖ
Ｒとした場合は、基準電圧ＶＲか電源端子電圧ＶＣＣよ
りＶｚ ＸＲ３４／ （Ｒ３４＋Ｒ３５）で追従した減
電圧特性となり、電源端子電圧Ｖｃｃを減少していくと
基準電圧回路１の基準電圧Ｖ。
の電位がＮＰＮトランジスタ２のＯＦＦするベース・エ
ミッタ間順方向電圧となった時点で出力電圧Ｖ。は０■
となる。
ミッタ間順方向電圧となった時点で出力電圧Ｖ。は０■
となる。
上述した従来の電源回路は、出力電圧Ｖ。の減電圧特性
が基準電圧回路の減電圧特性により決まっているため、
基準電圧回路の出力段をＮＰＮダーリントン楕成構成た
場合や、高い安定化電圧の抵抗分割点を開切Ｖ Ｒとし
た場合に、出力電圧■ｏの減電圧特性が低い電源端子の
電圧（以下電源電圧ＶＣＣという）（２１，５Ｖ）まで
持たないという欠点がある。
が基準電圧回路の減電圧特性により決まっているため、
基準電圧回路の出力段をＮＰＮダーリントン楕成構成た
場合や、高い安定化電圧の抵抗分割点を開切Ｖ Ｒとし
た場合に、出力電圧■ｏの減電圧特性が低い電源端子の
電圧（以下電源電圧ＶＣＣという）（２１，５Ｖ）まで
持たないという欠点がある。
本発明の電源回路は、電源電圧から基準電圧を作成する
基準電圧回路と、第１及び第２のＮＰＮトランジスタの
エミッタを共通にしてなる差動対を有する誤差増幅器と
、前記誤差増幅器の制御を受け電源電圧から所定の出力
電圧を得る出力段とを備え、前記誤差増幅器の差動対の
前記第１のＮＰＮトランジスタによる反転入力に前記基
準電圧回路の基準電圧を入力し、前記第２のＮＰＮトラ
ンジスタによる非反転入力に前記出力段の出力電圧に対
応する電圧を入力して構成する電源回路において、前記
誤差増幅器の差動対の前記第１のＮＰＮトランジスタの
コレクタとエミッタのそれぞれにコレクタとエミッタが
それぞれ接続された第３のＮＰＮトランジスタを有し、
電源電圧の低下に伴う基準電圧の低下による前記第１の
ＮＰＮトランジスタのカットオフ時に、前記出力断から
の出力電圧のフィードバックを受け前記第３のＮＰＮト
ランジスタが前記第２のＮＰＮ トランジスタと差動対
を形成する基準電圧補償手段を備えてる。
基準電圧回路と、第１及び第２のＮＰＮトランジスタの
エミッタを共通にしてなる差動対を有する誤差増幅器と
、前記誤差増幅器の制御を受け電源電圧から所定の出力
電圧を得る出力段とを備え、前記誤差増幅器の差動対の
前記第１のＮＰＮトランジスタによる反転入力に前記基
準電圧回路の基準電圧を入力し、前記第２のＮＰＮトラ
ンジスタによる非反転入力に前記出力段の出力電圧に対
応する電圧を入力して構成する電源回路において、前記
誤差増幅器の差動対の前記第１のＮＰＮトランジスタの
コレクタとエミッタのそれぞれにコレクタとエミッタが
それぞれ接続された第３のＮＰＮトランジスタを有し、
電源電圧の低下に伴う基準電圧の低下による前記第１の
ＮＰＮトランジスタのカットオフ時に、前記出力断から
の出力電圧のフィードバックを受け前記第３のＮＰＮト
ランジスタが前記第２のＮＰＮ トランジスタと差動対
を形成する基準電圧補償手段を備えてる。
また、上記構成において、前記誤差増幅器が、前記差動
対の出力をそれぞれＰＮＰカレントミラーで電流変換し
第４のＮＰＮトランジスタを含むアクティブ・ロードに
接続した第１段と、エミッタ接地の第５のＮＰＮトラン
ジスタを含む第２段とを有して構成され、前記出力段が
エミッタ接地のＰＮＰトランジスタを有して構成され、
前記基準電圧補償手段が、エミッタ接地された第６のＮ
ＰＮトランジスタを有し、前記第６のＮＰＮトランジス
タのコレクタ及びベース間を短絡し前記第３のＮＰＮト
ランジスタのベースに接続しかつ抵抗を介して前記出力
段の出力端子に接続して構成されたものとすることがで
きる。
対の出力をそれぞれＰＮＰカレントミラーで電流変換し
第４のＮＰＮトランジスタを含むアクティブ・ロードに
接続した第１段と、エミッタ接地の第５のＮＰＮトラン
ジスタを含む第２段とを有して構成され、前記出力段が
エミッタ接地のＰＮＰトランジスタを有して構成され、
前記基準電圧補償手段が、エミッタ接地された第６のＮ
ＰＮトランジスタを有し、前記第６のＮＰＮトランジス
タのコレクタ及びベース間を短絡し前記第３のＮＰＮト
ランジスタのベースに接続しかつ抵抗を介して前記出力
段の出力端子に接続して構成されたものとすることがで
きる。
次に、本発明について図面を参照して説明する。
第１図は本発明の電源回路の一実施例の回路図、第２図
は第１図の回路の減電圧特性を示す図である。
は第１図の回路の減電圧特性を示す図である。
第１図の電源回路は、第３図の従来例の回路に対し、出
力端子２７から抵抗器２９を通してエミッタを接地した
ＮＰＮ トランジスタ３０のコレクタ・ベースとＮＰＮ
トランジスタ３１のベースとに接続し、ＮＰＮトランジ
スタ３１のコレクタとエミッタとを誤差増幅器の差動対
ＮＰＮトランジスタ２のコレクタとエミッタとにそれぞ
れ接続した回路を付備している。又ＮＰＮトランジスタ
３１はＮＰＮトランジスタ３０のエミッタ面積より大き
く設定している。
力端子２７から抵抗器２９を通してエミッタを接地した
ＮＰＮ トランジスタ３０のコレクタ・ベースとＮＰＮ
トランジスタ３１のベースとに接続し、ＮＰＮトランジ
スタ３１のコレクタとエミッタとを誤差増幅器の差動対
ＮＰＮトランジスタ２のコレクタとエミッタとにそれぞ
れ接続した回路を付備している。又ＮＰＮトランジスタ
３１はＮＰＮトランジスタ３０のエミッタ面積より大き
く設定している。
本回路の動作は従来例と同様であるが、第２図に示すよ
うに、出力電圧Ｖ□の減電圧特性は、基準電圧回路１の
出力ＶＲがＮＰＮトランジスタ２のＯＦＦするベースエ
ミッタ順方向電圧となる前に、付備したＮＰＮトランジ
スタ３１がＮＰＮトランジスタ３０とのエミツタ面積比
により動作し、ＰＮＰ トランジスタ５，６及び抵抗器
９゜１０のカレントミラーを通してＮＰＮトランジスタ
１７のベースに電流を供給し、ＰＮＰトランジスタ２３
を飽和させて、誤差増幅器の下限動作電圧であるＮＰＮ
トランジスタ１７のベース電位が落ち始める電源電圧（
２１，５Ｖ）まで動作する。
うに、出力電圧Ｖ□の減電圧特性は、基準電圧回路１の
出力ＶＲがＮＰＮトランジスタ２のＯＦＦするベースエ
ミッタ順方向電圧となる前に、付備したＮＰＮトランジ
スタ３１がＮＰＮトランジスタ３０とのエミツタ面積比
により動作し、ＰＮＰ トランジスタ５，６及び抵抗器
９゜１０のカレントミラーを通してＮＰＮトランジスタ
１７のベースに電流を供給し、ＰＮＰトランジスタ２３
を飽和させて、誤差増幅器の下限動作電圧であるＮＰＮ
トランジスタ１７のベース電位が落ち始める電源電圧（
２１，５Ｖ）まで動作する。
また電源電圧■ｃｃが上昇し、出力電圧Ｖｏが一定とな
った状態では、ＮＰｒ１−ランジスタ３１はＯＦＦして
おり、誤差増幅器の入力オフセット電圧には影響を与え
ていない。
った状態では、ＮＰｒ１−ランジスタ３１はＯＦＦして
おり、誤差増幅器の入力オフセット電圧には影響を与え
ていない。
なお、本発明において、ＮＰＮトランジスタをＰＮＰト
ランジスタに、ＰＮＰトランジスタをＮＰＮトランジス
タに１き換え、電源電圧の極性を逆にしても同様の効果
が期待できる。
ランジスタに、ＰＮＰトランジスタをＮＰＮトランジス
タに１き換え、電源電圧の極性を逆にしても同様の効果
が期待できる。
〔発明の効果〕
以上説明したように本発明は、誤差増幅器の基準電圧が
印加される反転入力のＮＰＮトランジスタのコレクタと
エミッタとにそれぞれコレクタとエミッタとを接続した
ＮＰＮトランジスタを設け、そのベースに例えば抵抗器
とコレクタ及びベース間をショートしエミッタ接地した
ＮＰＮトランジスタとを介して出力電圧を印加し、基準
電圧低下時の誤差増幅器の補償動作を行うことにより、
電源回路の出力電圧の減電圧特性が、電源電圧から基準
電圧を作成する基準電圧回路の減電圧特性に依ることが
なくなり、従来より低い電源電圧領域に１．５Ｖ）まで
維持できる効果がある。
印加される反転入力のＮＰＮトランジスタのコレクタと
エミッタとにそれぞれコレクタとエミッタとを接続した
ＮＰＮトランジスタを設け、そのベースに例えば抵抗器
とコレクタ及びベース間をショートしエミッタ接地した
ＮＰＮトランジスタとを介して出力電圧を印加し、基準
電圧低下時の誤差増幅器の補償動作を行うことにより、
電源回路の出力電圧の減電圧特性が、電源電圧から基準
電圧を作成する基準電圧回路の減電圧特性に依ることが
なくなり、従来より低い電源電圧領域に１．５Ｖ）まで
維持できる効果がある。
第１図は本発明の電源回路の一実施例の回路図、第２図
は第１図の回路の減電圧特性を示す図、第３図は従来の
電源回路の回路図、第４図は第３図の回路の減電圧特性
を示す図、第５図は基準電圧回路の一例を示す回路図で
ある。 １・・・基準電圧回路、２，３．１３，１４，１７゜１
８．３０．３１・・・ＮＰＮトランジスタ、５〜８゜２
３・・・ＰＮＰＮトランジスタ、９〜１２．１５゜１６
．１９〜２２，２４，２５．２９．３３〜３５・・・抵
抗器、２１・・・コンデンサ、２６・・・電源端子、２
７・・・出力端子、２８・・・接地端子、３６・・・定
電圧ダイオード。
は第１図の回路の減電圧特性を示す図、第３図は従来の
電源回路の回路図、第４図は第３図の回路の減電圧特性
を示す図、第５図は基準電圧回路の一例を示す回路図で
ある。 １・・・基準電圧回路、２，３．１３，１４，１７゜１
８．３０．３１・・・ＮＰＮトランジスタ、５〜８゜２
３・・・ＰＮＰＮトランジスタ、９〜１２．１５゜１６
．１９〜２２，２４，２５．２９．３３〜３５・・・抵
抗器、２１・・・コンデンサ、２６・・・電源端子、２
７・・・出力端子、２８・・・接地端子、３６・・・定
電圧ダイオード。
Claims (1)
- 【特許請求の範囲】 １、電源電圧から基準電圧を作成する基準電圧回路と
、第１及び第２のＮＰＮトランジスタのエミッタを共通
にしてなる差動対を有する誤差増幅器と、前記誤差増幅
器の制御を受け電源電圧から所定の出力電圧を得る出力
段とを備え、前記誤差増幅器の差動対の前記第１のＮＰ
Ｎトランジスタによる反転入力に前記基準電圧回路の基
準電圧を入力し、前記第２のＮＰＮトランジスタによる
非反転入力に前記出力段の出力電圧に対応する電圧を入
力して構成する電源回路において、前記誤差増幅器の差
動対の前記第１のＮＰＮトランジスタのコレクタとエミ
ッタのそれぞれにコレクタとエミッタがそれぞれ接続さ
れた第３のＮＰＮトランジスタを有し、１源電圧の低下
に伴う基準電圧の低下による前記第１のＮＰＮトランジ
スタのカットオフ時に、前記出力段からの出力電圧のフ
ィードバックを受け前記第３のＮＰＮトランジスタが前
記第２のＮＰＮトランジスタと差動対を形成する基準電
圧補償手段を備えたことを特徴とする電源回路。 ２、前記誤差増幅器が、前記差動対の出力をそれぞれＰ
ＮＰカレントミラーで電流変換し第４のＮＰＮトランジ
スタを含むアクティブ・ロードに接続した第１段と、エ
ミッタ接地の第５のＮＰＮトランジスタを含む第２段と
を有して構成され、前記出力段がエミッタ接地のＰＮＰ
トランジスタを有して構成され、前記基準電圧補償手段
が、エミッタ接地された第６のＮＰＮトランジスタを有
し、前記第６のＮＰＮトランジスタのコレクタ及びベー
ス間を短絡し前記第３のＮＰＮトランジスタのベースに
接続しかつ抵抗を介して前記出力段の出力端子に接続し
て構成されたことを特徴とする請求項１記載の電源回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26988290A JP2702271B2 (ja) | 1990-10-08 | 1990-10-08 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26988290A JP2702271B2 (ja) | 1990-10-08 | 1990-10-08 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04148210A true JPH04148210A (ja) | 1992-05-21 |
| JP2702271B2 JP2702271B2 (ja) | 1998-01-21 |
Family
ID=17478525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26988290A Expired - Fee Related JP2702271B2 (ja) | 1990-10-08 | 1990-10-08 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2702271B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8625328B2 (en) | 2009-10-15 | 2014-01-07 | Panasonic Corporation | Variable resistance nonvolatile storage device |
-
1990
- 1990-10-08 JP JP26988290A patent/JP2702271B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8625328B2 (en) | 2009-10-15 | 2014-01-07 | Panasonic Corporation | Variable resistance nonvolatile storage device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2702271B2 (ja) | 1998-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59108122A (ja) | 定電流発生回路 | |
| JPH0449287B2 (ja) | ||
| JPH0446009B2 (ja) | ||
| JPS6311877B2 (ja) | ||
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH04148210A (ja) | 電源回路 | |
| JP2860058B2 (ja) | 安定化電源回路 | |
| JPH0413692Y2 (ja) | ||
| KR0173944B1 (ko) | 히스테리시스를 갖는 비교기 | |
| JP2695787B2 (ja) | 電圧−電流変換回路 | |
| JPH0643951A (ja) | 電流制限回路 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JPH0326435B2 (ja) | ||
| JP2653437B2 (ja) | 電圧／電流変換回路 | |
| JP2754824B2 (ja) | 定電圧回路 | |
| JPH0449701Y2 (ja) | ||
| JPS63184408A (ja) | トランジスタバイアス回路 | |
| JPH0379123A (ja) | 定電流源回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |