JPH0749541Y2 - トランジスタスイッチ回路 - Google Patents

トランジスタスイッチ回路

Info

Publication number
JPH0749541Y2
JPH0749541Y2 JP1989111430U JP11143089U JPH0749541Y2 JP H0749541 Y2 JPH0749541 Y2 JP H0749541Y2 JP 1989111430 U JP1989111430 U JP 1989111430U JP 11143089 U JP11143089 U JP 11143089U JP H0749541 Y2 JPH0749541 Y2 JP H0749541Y2
Authority
JP
Japan
Prior art keywords
transistor
base
terminal
driving transistor
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP1989111430U
Other languages
English (en)
Other versions
JPH0366584U (ja
Inventor
清一 山本
繁樹 松崎
Original Assignee
サンケン電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サンケン電気株式会社 filed Critical サンケン電気株式会社
Priority to JP1989111430U priority Critical patent/JPH0749541Y2/ja
Publication of JPH0366584U publication Critical patent/JPH0366584U/ja
Application granted granted Critical
Publication of JPH0749541Y2 publication Critical patent/JPH0749541Y2/ja
Active legal-status Critical Current

Links

Description

【考案の詳細な説明】 [産業上の利用分野] 本考案は、電源から負荷に対する電力供給をオン・オフ
制御することができると共にここに流れる電流を制御す
ることができるトランジスタスイッチ回路に関する。
[従来の技術] トランジスタを使用したスイッチ回路は種々の機器に使
用されている。
[考案が解決しようとする課題] しかし、従来のスイッチ回路は回路をオン・オフ制御す
るのみであり、電流制限機能を有していない。スイッチ
ングトランジスタは電流制御も可能であるので、電流検
出回路を設け、これによってスイッチングトランジスタ
で電流を制限することが考えられる。しかし、従来回路
は過電流時にスイッチングトランジスタをオフ制御する
ように構成れているので、負荷に対する電力供給を継続
させることができない。
そこで、本考案の目的は、負荷に対する電力供給をオン
・オフすることができると共に、オン期間における電流
を所定範囲に制御することが可能なトランジスタスイッ
チ回路を提供することにある。
本考案の別の目的は、制御電圧の値を変えることによっ
て外部的に電流制限値(最大電流)を変えることができ
るトランジスタスイッチ回路を提供することにある。
[課題を解決するための手段] 上記目的を達成するための本考案は、実施例を示す図面
の符号を参照して説明すると、直流電源端子と負荷端子
との間をオン・オフするためのトランジスタスイッチ回
路であって、エミッタが前記直流電源端子に接続され、
コレクタが前記負荷端子に接続されているPNP型の主ト
ランジスタQ1と、前記主トランジスタQ1のベースにコレ
クタが接続されているNPN型の駆動用トランジスタQ2
と、前記駆動用トランジスタQ2のエミッタとグランド端
子6との間に接続された電流検出用抵抗R1と、前記駆動
用トランジスタQ2のベースに接続された電流源回路14
と、前記駆動用トランジスタQ2のベースと前記グランド
端子6との間に接続されたオン・オフ制御用スイッチQ4
と、コレクタが前記駆動用トランジスタQ2のベースに接
続され、エミッタが前記グランド端子6に接続され、ベ
ースが前記駆動用トランジスタQ2のエミッタと前記電流
検出用抵抗R1との間に接続された電流制限用トランジス
タQ5とを備えていることを特徴とするトランジスタスイ
ッチ回路に係わるものである。
なお、請求項2に示すように、分圧回路7を設け、この
分圧点8で電流制限用トランジスタQ3のエミッタを接続
することができる。
また、請求項3に示すように、電流制限用トランジスタ
Q3と同様に働く差動増幅器15を設けることができる。
[作用] 本考案における駆動用トランジスタQ2は主トランジスタ
Q1をオン・オフ制御すると共に、主トランジスタの出力
電流の最大値をある値に制限する。駆動用トランジスタ
Q2のベース電流のバイパスは電流制限用トランジスタQ5
又はQ3又は差動増幅器15又はこれ等の組み合せで行われ
る。
[実施例] 次に、第1図を参照して本考案の実施例に係わるトラン
ジスタスイッチ回路について述べる。混成集積回路構成
のトランジスタスイッチ回路1は直流電源2と負荷3と
の間に直列に接続された主トランジスタQ1を有する。こ
の主トランジスタQ1はPNP型であって、エミッタが端子
4を介して直流電源2に接続され、コレクタが端子5を
介して負荷3に接続される。主トランジスタQ1のベース
とグランド端子6との間にはNPN型の駆動用トランジス
タQ2とガイオードD1と電流検出用抵抗R1とが順に接続さ
れている。なお、駆動用トランジスタQ2のコレクタは主
トランジスタQ1のベースに接続され、エミッタはダイオ
ードD1と電流検出用抵抗R1と端子6とを介してグランド
に接続されている。
7は電流制限状態設定用の分圧回路であり、抵抗R2とR3
の直列回路の中間点が分圧点8になっている。なお、こ
の分圧回路7の一端は端子9を介して制御電圧源10に接
続され、他端はグランド端子6に接続されている。
演算増幅器から成る差動増幅器11の入力端子は基準電圧
源12に接続され、他方の入力端子が分圧点8に接続さ
れ、出力端子は駆動用トランジスタQ2のベースに接続さ
れている。この差動増幅器11は主トランジスタQ1を電圧
制御動作させる場合に必要なものであり、本実施例にお
ける電流制限に無関係な部分である。
NPN型の第1の電流制限用トランジスタQ3は駆動用トラ
ンジスタQ2のベース電流のバイパス回路を形成するもの
であり、そのコレクタは駆動用トランジスタQ2のベース
に接続され、そのエミッタは分圧点8に接続され、ベー
スは駆動用トランジスタQ2のエミッタに接続されてい
る。
オン・オフ制御用トランジスタQ4はオン・オフ制御回路
を形成するものであり、駆動用トランジスタQ2のベース
とグランドとの間に接続され、そのベースはオン・オフ
制御入力端子13に接続されている。
第2の電流制限用トランジスタQ5のコレクタは駆動用ト
ランジスタQ2のベースに接続され、エミッタはダイオー
ドD2を介してグランド端子6に接続され、ベースは電流
検出用抵抗R1の上端に接続されている。第2の電流制限
用トランジスタQ5は分圧回路7に無関係に駆動用トラン
ジスタQ2のベース電流をバイパスさせることができる。
基準電圧源12とダイオードD2のアノードとの間に接続さ
れた抵抗R4はダイオードD2にバイアスが与えるためのも
のである。
端子4と駆動用トランジスタQ2のベースとの間に接続さ
れた電流源14は駆動用トランジスタQ2にベース電流を供
給する回路である。
各部の定数の一例は次の通りである。電源2の電圧Vcc
は10V、電圧源10の制御電圧VceはVccよりも低い値の1
〜5V、R1は40Ω、R2は4kΩ、R3は1kΩ、基準電圧源12の
電圧Vrefは1Vである。
[動作] このトランジスタスイッチ回路1は混成集積回路構成で
あるが、端子9を有ししているので、この端子9に加え
る制御電圧Vceを外部で調整することができる。今、電
圧源10の電圧を1Vに設定したとすれば、分圧点8の電圧
は0.2Vとなる。この状態で端子13にオン・オフ制御信号
が入力し、オン・オフ制御用トランジスタQ4がオフに制
御されると、駆動用トランジスタQ2がオンになり、主ト
ランジスタQ1もオンになる。
分圧点8の電圧が比較的低いので、主トランジスタQ1の
ベース電流が流れると、電流検出用抵抗R1の電圧降下で
電流制限用トランジスタQ3のベース・エミッタ間が順バ
イアスされ、これがオンになって駆動用トランジスタQ2
のベース電流のバイパス回路が形成される。主トランジ
スタQ1のコレクタ電流即ち出力電流が増大しようとすれ
ば、そのベース電流も増大し、抵抗R1の電圧降下も増大
するために、トランジスタQ3を通るバイパス電流の大き
くなり、結局、駆動用トランジスタQ2を通しての主トラ
ンジスタQ1のベース電流が制限され、出力電流は第2図
の特性線Aに示すように垂下特性を有して制限される。
制御電圧Vceの値を2V、3V、4Vのように設定すると、電
流制限用トランジスタQ3のエミッタ電位が高くなるの
で、バイパス量が減少し、出力電流は特性線B、C、D
に示すように制限される。
このスイッチ回路において、電圧源10から与える制御電
圧Vceの値が5V近くになると、第1の電流制限用トラン
ジスタQ3のエミッタ電位が高くなるため、トランジスタ
Q3がオフに転換する。しかし、第2の電流制限用トラン
ジスタQ5が設けられているので、これによって電流が制
限される。即ち、電流検出用抵抗R1を流れる電流が大き
くなると、トランジスタQ5のベース電流が増大し、トラ
ンジスタQ5を通って流れるバイパス電流が増大し、駆動
用トランジスタQ2及び主トランジスタQ1のベース電流が
減少する。
オン・オフ制御用トランジスタQ4をオン制御した時に
は、駆動用トランジスタQ2及び主トランジスタQ1がオフ
になる。
[変形例] 本考案は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
(1)第1図の電流制限用トランジスタQ3の代りに第3
図に示すように、演算増幅器から成る差動増幅器15を設
け、この出力端子を駆動用トランジスタQ2のベースに接
続し、一方の入力端子を電流検出用抵抗R1の上端に接続
し、他方の入力端子を分圧点8に接続してもよい。
(2)第1図においてトランジスタQ3又はQ5を省くこと
ができる。
(3)端子4、5、6、9を独立に設けずに、電源2、
負荷3、グランド及び電圧源10の一端又は他端を端子と
することができる。
[考案の効果] 上述から明らかなように本考案によれば、電流制限特性
を有するスイッチを提供することができる。また、分圧
回路に供給する制御電圧の設定変更によって電流制限特
性を容易に変えるとができる。
【図面の簡単な説明】
第1図は本考案の実施例に係わるトランジスタスイッチ
回路を示す回路図、 第2図は第1図のトランジスタスイッチ回路で制御電圧
の設定を変えた時の出力電流−出力電圧特性の変化を示
す特性図、 第3図は変形例のトランジスタスイッチ回路を示す回路
図である。 2……電源、3……負荷、6……グランド端子、7……
分圧回路、8……分圧点、10……電圧源、Q1……主トラ
ンジスタ、Q2……駆動用トランジスタ、Q3……電流制限
用トランジスタ、R1……電流検出用抵抗。

Claims (3)

    【実用新案登録請求の範囲】
  1. 【請求項1】直流電源端子と負荷端子との間をオン・オ
    フするためのトランジスタスイッチ回路であって、 エミッタが前記直流電源端子に接続され、コレクタが前
    記負荷端子に接続されているPNP型の主トランジスタ(Q
    1)と、 前記主トランジスタ(Q1)のベースにコレクタが接続さ
    れているNPN型の駆動用トランジスタ(Q2)と、 前記駆動用トランジスタ(Q2)のエミッタとグランド端
    子(6)との間に接続された電流検出用抵抗(R1)と、 前記駆動用トランジスタ(Q2)のベースに接続された電
    流源回路(14)と、 前記駆動用トランジスタ(Q2)のベースと前記グランド
    端子(6)との間に接続されたオン・オフ制御用スイッ
    チ(Q4)と、 コレクタが前記駆動用トランジスタ(Q2)のベースに接
    続され、エミッタが前記グランド端子(6)に接続さ
    れ、ベースが前記駆動用トランジスタ(Q2)のエミッタ
    と前記電流検出用抵抗(R1)との間に接続された電流制
    限用トランジスタ(Q5)と を備えていることを特徴とするトランジスタスイッチ回
    路。
  2. 【請求項2】直流電源端子と負荷端子との間をオン・オ
    フするためのトランジスタスイッチ回路であって、 エミッタが前記直流電源端子に接続され、コレクタが前
    記負荷端子に接続されているPNP型の主トランジスタ(Q
    1)と、 前記主トランジスタ(Q1)のベースにコレクタが接続さ
    れているNPN型の駆動用トランジスタ(Q2)と、 前記駆動用トランジスタ(Q2)のエミッタとグランド端
    子(6)との間に接続された電流検出用抵抗(R1)と、 前記駆動用トランジスタ(Q2)のベースに接続された電
    流源回路(14)と、 前記駆動用トランジスタ(Q2)のベースと前記グランド
    端子(6)との間に接続されたオン・オフ制御用スイッ
    チ(Q4)と、 制御電圧を供給するための制御電圧源端子(9)と前記
    グランド端子(6)との間に接続された分圧回路(7)
    と、 コレクタが前記駆動用トランジスタ(Q2)のベースに接
    続され、エミッタが前記分圧回路(7)の分圧点(8)
    に接続され、ベースが前記駆動用トランジスタのベース
    と前記電流検出用抵抗(R1)との間に接続されている電
    流制限用トランジスタ(Q3)と を備えていることを特徴とするトランジスタスイッチ回
    路。
  3. 【請求項3】直流電源端子と負荷端子との間をオン・オ
    フするためのトランジスタスイッチ回路であって、 エミッタが前記直流電源端子に接続され、コレクタが前
    記負荷端子に接続されているPNP型の主トランジスタ(Q
    1)と、 前記主トランジスタ(Q1)のベースにコレクタが接続さ
    れているNPN型の駆動用トランジスタ(Q2)と、 前記駆動用トランジスタ(Q2)のエミッタとグランド端
    子(6)との間に接続された電流検出用抵抗(R1)と、 前記駆動用トランジスタ(Q2)のベースに接続された電
    流源回路(14)と、 前記駆動用トランジスタ(Q2)のベースと前記グランド
    端子(6)との間に接続されたオン・オフ制御用スイッ
    チ(Q4)と、 制御電圧を供給するための制御電圧源端子(9)と前記
    グランド端子(6)との間に接続された分圧回路(7)
    と、 一方の入力端子が前記分圧回路(7)の分圧点(8)に
    接続され、他方の入力端子が前記駆動用トランジスタ
    (Q2)のベースと前記電流検出用抵抗(R1)との間に接
    続され、出力端子が前記駆動用トランジスタ(Q2)のベ
    ースに接続された電流制限用差動増幅器(15)と を備えていることを特徴とするトランジスタスイッチ回
    路。
JP1989111430U 1989-09-22 1989-09-22 トランジスタスイッチ回路 Active JPH0749541Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1989111430U JPH0749541Y2 (ja) 1989-09-22 1989-09-22 トランジスタスイッチ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1989111430U JPH0749541Y2 (ja) 1989-09-22 1989-09-22 トランジスタスイッチ回路

Publications (2)

Publication Number Publication Date
JPH0366584U JPH0366584U (ja) 1991-06-27
JPH0749541Y2 true JPH0749541Y2 (ja) 1995-11-13

Family

ID=31659908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1989111430U Active JPH0749541Y2 (ja) 1989-09-22 1989-09-22 トランジスタスイッチ回路

Country Status (1)

Country Link
JP (1) JPH0749541Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60250419A (en) * 1984-05-25 1985-12-11 Mitsubishi Electric Corp Constant voltage power supply circuit

Also Published As

Publication number Publication date
JPH0366584U (ja) 1991-06-27

Similar Documents

Publication Publication Date Title
US4184087A (en) Window discriminator or voltage range sensor
JPH0749541Y2 (ja) トランジスタスイッチ回路
JP2533201B2 (ja) Am検波回路
JPH07321621A (ja) 半導体集積回路
EP0343731A2 (en) Unity-gain current-limiting circuit
JP2900373B2 (ja) 演算増幅器
JP2776034B2 (ja) 定電流回路
JP2604497B2 (ja) 複数出力電源回路
JP2604403Y2 (ja) 電流制限トランジスタ回路
JP2548022Y2 (ja) 安定化電源回路
JP2518478Y2 (ja) 安定化電源の過電流保護回路
JP2597317Y2 (ja) 基準電源回路
JP2555789Y2 (ja) 定電圧電源回路
JP3049712B2 (ja) 利得制御増幅回路
JP2714151B2 (ja) 電流制限回路
JPH0744094Y2 (ja) 差動増幅器
JP3312640B2 (ja) スイッチ回路
JP2647725B2 (ja) 電圧比較器
JP2656297B2 (ja) ウインド回路
JPH063451Y2 (ja) 電流供給回路
JPH074654Y2 (ja) ボルテージレギュレータ回路
JPH0638524Y2 (ja) 電源供給回路
JP2591805Y2 (ja) 電源電圧監視回路
JP3023484U (ja) 電源回路の出力電圧制御回路における過電流保護回路
JP2797621B2 (ja) コンパレータ回路