JP3081228B2 - 埋め込み型サーマルターンオフを有するイネーブル回路 - Google Patents
埋め込み型サーマルターンオフを有するイネーブル回路Info
- Publication number
- JP3081228B2 JP3081228B2 JP02301227A JP30122790A JP3081228B2 JP 3081228 B2 JP3081228 B2 JP 3081228B2 JP 02301227 A JP02301227 A JP 02301227A JP 30122790 A JP30122790 A JP 30122790A JP 3081228 B2 JP3081228 B2 JP 3081228B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- current
- circuit
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
- H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
- H02H5/044—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using a semiconductor device to sense the temperature
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、大略、電子回路に関するものであって、更
に詳細には、熱シャットダウン能力を集積化したイネー
ブル回路に関するものである。
に詳細には、熱シャットダウン能力を集積化したイネー
ブル回路に関するものである。
従来技術 関連する集積回路（IC）へバイアス用電流を供給する
イネーブル回路は公知である。典型的に、ON/OFF入力信
号の活性化に応答して関連するICへドライブを供給する
主要機能を充足することに加えて、イネーブル回路は、
更に、入力信号がオフである場合にスタンバイ電流を最
小とすべく構成される。
イネーブル回路は公知である。典型的に、ON/OFF入力信
号の活性化に応答して関連するICへドライブを供給する
主要機能を充足することに加えて、イネーブル回路は、
更に、入力信号がオフである場合にスタンバイ電流を最
小とすべく構成される。
従来の集積回路は、集積回路がオフである場合に、供
給源を遮断することにより、供給源からの電流の引出し
を最小とする。しかしながら、特定の集積回路が使用さ
れていない場合であっても、供給源が接続されたままで
あることを必要とするような適用場面が存在する場合が
ある。例えば、自動車においては、多数の回路を直接的
にバッテリーへ接続させ、従ってこれらの回路の各々
が、点火スイッチがターンオフされた場合に、使用する
ことが可能であるようにすることが望ましい。これらの
回路は、自動車が長期間の間使用されない場合に、バッ
テリーの放電を防止するための引出されるスタンバイ電
流が低いものであるように構成されねばならない。
給源を遮断することにより、供給源からの電流の引出し
を最小とする。しかしながら、特定の集積回路が使用さ
れていない場合であっても、供給源が接続されたままで
あることを必要とするような適用場面が存在する場合が
ある。例えば、自動車においては、多数の回路を直接的
にバッテリーへ接続させ、従ってこれらの回路の各々
が、点火スイッチがターンオフされた場合に、使用する
ことが可能であるようにすることが望ましい。これらの
回路は、自動車が長期間の間使用されない場合に、バッ
テリーの放電を防止するための引出されるスタンバイ電
流が低いものであるように構成されねばならない。
最小としたスタンバイ電流を与えることに加えて、そ
の温度が予め定めたスレッシュホールドを超える場合
に、集積回路に対する熱シャットダウン能力を与えるこ
とが望ましい。熱シャットダウンは、温度スレッシュホ
ールドを超える場合に、回路内の性能ドリフトが発生す
るために必要である。
の温度が予め定めたスレッシュホールドを超える場合
に、集積回路に対する熱シャットダウン能力を与えるこ
とが望ましい。熱シャットダウンは、温度スレッシュホ
ールドを超える場合に、回路内の性能ドリフトが発生す
るために必要である。
特定の集積回路の熱シャットダウンを達成するために
は、典型的に、保護されるべき集積回路とは別個の専用
の熱シャットダウン回路を使用することが必要となる。
この別個の熱シャットダウン回路は温度をモニタし且
つ、その温度が予め定めたスレッシュホールドを超える
場合に、集積回路をシャットオフさせる。通常、保護さ
れるべき集積回路と同一のチップ上に配置されている
が、この熱シャットダウン回路は、しばしば、イネーブ
ル回路自身とほぼ同じ程度に複雑なものである。典型的
に、熱シャットダウン回路はイネーブル回路の出力端へ
接続され、スレッシュホールド温度を超える場合に、そ
の出力をオーバーライドする。これらの別個の熱シャッ
トダウン回路は、付加的なダイ面積を必要とし、その際
に歩留りを低下させると共に生産コストを増加させる。
は、典型的に、保護されるべき集積回路とは別個の専用
の熱シャットダウン回路を使用することが必要となる。
この別個の熱シャットダウン回路は温度をモニタし且
つ、その温度が予め定めたスレッシュホールドを超える
場合に、集積回路をシャットオフさせる。通常、保護さ
れるべき集積回路と同一のチップ上に配置されている
が、この熱シャットダウン回路は、しばしば、イネーブ
ル回路自身とほぼ同じ程度に複雑なものである。典型的
に、熱シャットダウン回路はイネーブル回路の出力端へ
接続され、スレッシュホールド温度を超える場合に、そ
の出力をオーバーライドする。これらの別個の熱シャッ
トダウン回路は、付加的なダイ面積を必要とし、その際
に歩留りを低下させると共に生産コストを増加させる。
目 的 本発明は、以上の点に鑑みなされたものであって、上
述した如き従来技術の欠点を解消し、熱シャットダウン
能力を具備するイネーブル回路を提供することを目的と
する。
述した如き従来技術の欠点を解消し、熱シャットダウン
能力を具備するイネーブル回路を提供することを目的と
する。
構 成 本発明は、最小数の集積化構成要素を使用し且つ良好
に画定された温度を超える埋め込み型熱シャットダウン
を付加的に与えるイネーブル回路を提供することによ
り、上述した如き従来技術の欠点を解消している。本発
明回路は、入力がオフである場合には、何ら供給電流を
引出すことはなく、ヒステリシスを有する、良好に画定
され且つ比較的温度安定性のターンオンスレッシュホー
ルドを有している。
に画定された温度を超える埋め込み型熱シャットダウン
を付加的に与えるイネーブル回路を提供することによ
り、上述した如き従来技術の欠点を解消している。本発
明回路は、入力がオフである場合には、何ら供給電流を
引出すことはなく、ヒステリシスを有する、良好に画定
され且つ比較的温度安定性のターンオンスレッシュホー
ルドを有している。
本発明の一実施例に基づくイネーブル回路は、入力端
において印加されるON/OFF信号が予め選択した電圧を超
える場合に、所望のバイアス用電流を供給する温度非感
応性スレッシュホールド検知器ネットワークを有してい
る。熱感応性回路が該スレッシュホールド検知器回路の
入力端と接地との間に接続されており、それは、イネー
ブル回路の温度が予め選択した最大温度より低い場合に
はオフ状態を維持し、従って、イネーブル回路の通常の
動作に影響を与えることはない。しかしながら、イネー
ブル回路の温度が予め選択した最大温度に到達すると、
熱感応性回路がターンオンし、スレッシュホールド検知
器ネットワークの入力を予め選択した電圧より下側にク
ランプする。
において印加されるON/OFF信号が予め選択した電圧を超
える場合に、所望のバイアス用電流を供給する温度非感
応性スレッシュホールド検知器ネットワークを有してい
る。熱感応性回路が該スレッシュホールド検知器回路の
入力端と接地との間に接続されており、それは、イネー
ブル回路の温度が予め選択した最大温度より低い場合に
はオフ状態を維持し、従って、イネーブル回路の通常の
動作に影響を与えることはない。しかしながら、イネー
ブル回路の温度が予め選択した最大温度に到達すると、
熱感応性回路がターンオンし、スレッシュホールド検知
器ネットワークの入力を予め選択した電圧より下側にク
ランプする。
本発明の好適実施例においては、スレッシュホールド
検知器ネットワークの中心部は開ループ形態で使用され
るブロカウ（Brokaw）セルである。ブロカウセルの本質
的な特徴は、その入力がオフである場合に、それは何ら
電流を引出すことがないということである。熱感応性回
路は、ダイオード列又はVBE乗算器の何れかとして設け
ることが可能である。ブロカウセルの入力端と接地との
間に接続されている電流調整器が、過剰の入力電流を接
地へシャントする。ブロカウセルへ接続されているスイ
ッチングネットワークは、ON/OFF電圧ヒステリシスと熱
ターンオフヒステリシスの両方を与える。
検知器ネットワークの中心部は開ループ形態で使用され
るブロカウ（Brokaw）セルである。ブロカウセルの本質
的な特徴は、その入力がオフである場合に、それは何ら
電流を引出すことがないということである。熱感応性回
路は、ダイオード列又はVBE乗算器の何れかとして設け
ることが可能である。ブロカウセルの入力端と接地との
間に接続されている電流調整器が、過剰の入力電流を接
地へシャントする。ブロカウセルへ接続されているスイ
ッチングネットワークは、ON/OFF電圧ヒステリシスと熱
ターンオフヒステリシスの両方を与える。
実施例 以下、添付の図面を参考に、本発明の具体的実施の態
様にていて詳細に説明する。
様にていて詳細に説明する。
第１図は、本発明の一実施例に基づく埋め込み型熱シ
ャットダウンを具備するイネーブル回路10の概略図を示
している。第１図の回路は、公知の製造プロセスを使用
して集積回路形態で実現することが可能である。
ャットダウンを具備するイネーブル回路10の概略図を示
している。第１図の回路は、公知の製造プロセスを使用
して集積回路形態で実現することが可能である。
第１図に示した如く、イネーブル回路10の入力端へON
/OFF入力信号が供給される。オンである場合、ON/OFF信
号は、50KΩ入力抵抗R1及び68KΩ抵抗R2を介して、NPN
トランジスタQ5及びQ6へベース駆動を与える。トランジ
スタQ5及びQ6は、トランジスタQ5−Q8を有する開ループ
ブロカウセルとして構成された温度非感応性スレッシュ
ホールド検知器ネットワークの入力装置である。即ち、
入力トランジスタQ5及びQ6に加えて、ブロカウセルは、
更に、PNPトランジスタQ7及びQ8を具備する電流ミラー
を有している。トランジスタQ6のエミッタは、トランジ
スタQ5の3Xエミッタの寸法の４倍である。
/OFF入力信号が供給される。オンである場合、ON/OFF信
号は、50KΩ入力抵抗R1及び68KΩ抵抗R2を介して、NPN
トランジスタQ5及びQ6へベース駆動を与える。トランジ
スタQ5及びQ6は、トランジスタQ5−Q8を有する開ループ
ブロカウセルとして構成された温度非感応性スレッシュ
ホールド検知器ネットワークの入力装置である。即ち、
入力トランジスタQ5及びQ6に加えて、ブロカウセルは、
更に、PNPトランジスタQ7及びQ8を具備する電流ミラー
を有している。トランジスタQ6のエミッタは、トランジ
スタQ5の3Xエミッタの寸法の４倍である。
正の供給源14がPNPトランジスタQ9のエミッタへ接続
されており、トランジスタQ9の共通接続されているコレ
クタ／ベース領域はトランジスタQ5のコレクタへ接続さ
れている。PNPトランジスタQ10の4Xエミッタは、100Ω
抵抗R6を介して正の供給源14へ接続されている。トラン
ジスタQ5のエミッタは、直列接続されている抵抗R4（3.
9KΩ）及びR5（1.5KΩ）を介して接地接続されている。
トランジスタQ6のエミッタは、抵抗R4及びR5と直列的に
720Ω抵抗R3を介して接地へ接続されている。
されており、トランジスタQ9の共通接続されているコレ
クタ／ベース領域はトランジスタQ5のコレクタへ接続さ
れている。PNPトランジスタQ10の4Xエミッタは、100Ω
抵抗R6を介して正の供給源14へ接続されている。トラン
ジスタQ5のエミッタは、直列接続されている抵抗R4（3.
9KΩ）及びR5（1.5KΩ）を介して接地接続されている。
トランジスタQ6のエミッタは、抵抗R4及びR5と直列的に
720Ω抵抗R3を介して接地へ接続されている。
NPNトランジスタQ12のコレクタは、抵抗R4とR5との間
に接続されており、一方トランジスタQ12の6Xエミッタ
は接地接続されている。PNPトランジスタQ10のコレクタ
は、NPN出力トランジスタQ14のベースとNPNトランジス
タQ11の共通接続されているコレクタ／ベース領域の両
方へ接続されている。トランジスタQ11の3Xエミッタ
は、1KΩ抵抗R7、2KΩ抵抗R8及び20KΩ抵抗K9を具備す
る抵抗ネットワークを介して、接地へ接続されている。
NPNトランジスタQ13のコレクタは、7.5KΩ抵抗R10及び
出力トランジスタQ14を介してイネーブル回路の制御型
電流出力端IOUTへ接続されている。
に接続されており、一方トランジスタQ12の6Xエミッタ
は接地接続されている。PNPトランジスタQ10のコレクタ
は、NPN出力トランジスタQ14のベースとNPNトランジス
タQ11の共通接続されているコレクタ／ベース領域の両
方へ接続されている。トランジスタQ11の3Xエミッタ
は、1KΩ抵抗R7、2KΩ抵抗R8及び20KΩ抵抗K9を具備す
る抵抗ネットワークを介して、接地へ接続されている。
NPNトランジスタQ13のコレクタは、7.5KΩ抵抗R10及び
出力トランジスタQ14を介してイネーブル回路の制御型
電流出力端IOUTへ接続されている。
イネーブル回路10のON/OFF端子も、抵抗R1を介して、
電流調整用PNPトランジスタQ1を介して接地端子12へ接
続されている。
電流調整用PNPトランジスタQ1を介して接地端子12へ接
続されている。
本発明によれば、以下に詳細に説明する如く、第１図
に示した熱感応性回路が、NPNトランジスタQ2−Q4から
形成される３個の直列接続されているクランプ用ダイオ
ードを有しており、トランジスタQ5及びQ6のベース駆動
信号、即ちスレッシュホールド検知器ネットワークへの
入力端を接地へ接続している。トランジスタQ2−Q4の各
々は、1.7Xエミッタを有するべく形成されている。
に示した熱感応性回路が、NPNトランジスタQ2−Q4から
形成される３個の直列接続されているクランプ用ダイオ
ードを有しており、トランジスタQ5及びQ6のベース駆動
信号、即ちスレッシュホールド検知器ネットワークへの
入力端を接地へ接続している。トランジスタQ2−Q4の各
々は、1.7Xエミッタを有するべく形成されている。
イネーブル回路の中心部は、ブロカウ（Brokaw）セル
であり、それは、米国特許第4,701,639号（Stanojevi
c）に記載される如きスレッシュホールド回路ネットワ
ークとして使用されるトランジスタQ5−Q8を有してい
る。しかしながら、上記特許に記載されるスレッシュホ
ールド回路と対照的に、第１図に示したブロカウセル
は、開ループ形態で使用されている。ブロカウセルの本
質的な特徴の一つは、ON/OFF入力が1VBE（尚、VBE＝0.7
V）より低い場合には、それが何ら電流を引出すことが
ないという点である。しかしながら、ON/OFF電圧が1VBE
を超えて増加すると、トランジスタQ5及びQ6内に電流が
流れ始める。初期的には、トランジスタQ6内の電流は、
これら二つのトランジスタの4:1エミッタ面積比のため
に、トランジスタQ5内の電流を超えることはない。従っ
て、トランジスタQ9はオフ状態に保持される。ブロカウ
セルのターンオンスレッシュホールドにおいて、トラン
ジスタQ5内の電流は、ΔVBEと等しく、それは、トラン
ジスタQ5及びQ6の4:1面積比を抵抗R3（720Ω）の値で割
ったものから得られる。これは、トランジスタQ5のベー
スにおけるスレッシュホールド電圧が、1VBE＋トランジ
スタQ5及びQ6内を流れる電流の和から発生する抵抗R4及
びR5を横断しての電圧降下と等しい場合に発生し、第１
図の実施例においては、このスレッシュホールド電圧は
約1.2Vである。
であり、それは、米国特許第4,701,639号（Stanojevi
c）に記載される如きスレッシュホールド回路ネットワ
ークとして使用されるトランジスタQ5−Q8を有してい
る。しかしながら、上記特許に記載されるスレッシュホ
ールド回路と対照的に、第１図に示したブロカウセル
は、開ループ形態で使用されている。ブロカウセルの本
質的な特徴の一つは、ON/OFF入力が1VBE（尚、VBE＝0.7
V）より低い場合には、それが何ら電流を引出すことが
ないという点である。しかしながら、ON/OFF電圧が1VBE
を超えて増加すると、トランジスタQ5及びQ6内に電流が
流れ始める。初期的には、トランジスタQ6内の電流は、
これら二つのトランジスタの4:1エミッタ面積比のため
に、トランジスタQ5内の電流を超えることはない。従っ
て、トランジスタQ9はオフ状態に保持される。ブロカウ
セルのターンオンスレッシュホールドにおいて、トラン
ジスタQ5内の電流は、ΔVBEと等しく、それは、トラン
ジスタQ5及びQ6の4:1面積比を抵抗R3（720Ω）の値で割
ったものから得られる。これは、トランジスタQ5のベー
スにおけるスレッシュホールド電圧が、1VBE＋トランジ
スタQ5及びQ6内を流れる電流の和から発生する抵抗R4及
びR5を横断しての電圧降下と等しい場合に発生し、第１
図の実施例においては、このスレッシュホールド電圧は
約1.2Vである。
ブロカウセルのターンオンスレッシュホールドが超過
されると、PNPトランジスタQ9及びQ10の両方がターンオ
ンし、スイッチトランジスタQ12及びQ13もターンオンさ
せる。スイッチトランジスタQ12は、抵抗R5をショート
させて、スレッシュホールド検知器ネットワークへのON
/OFF入力端においてヒステリシスを与え、一方スイッチ
トランジスタQ13は、ほぼVBE/R10の値の出力電流IOUTを
ターンオンさせる。
されると、PNPトランジスタQ9及びQ10の両方がターンオ
ンし、スイッチトランジスタQ12及びQ13もターンオンさ
せる。スイッチトランジスタQ12は、抵抗R5をショート
させて、スレッシュホールド検知器ネットワークへのON
/OFF入力端においてヒステリシスを与え、一方スイッチ
トランジスタQ13は、ほぼVBE/R10の値の出力電流IOUTを
ターンオンさせる。
ブロカウセルスレッシュホールド検知器ネットワーク
の出力端からそのON/OFF入力端へフィードバックが存在
しないので、ON/OFF電圧をこのターンオンスレッシュホ
ールドを超えて更に増加させると、不必要に大きな電流
がトランジスタQ10内に流されることとなる。従って、
トランジスタQ10のエミッタへ100Ωデジェネレーション
抵抗R6が付加されている。
の出力端からそのON/OFF入力端へフィードバックが存在
しないので、ON/OFF電圧をこのターンオンスレッシュホ
ールドを超えて更に増加させると、不必要に大きな電流
がトランジスタQ10内に流されることとなる。従って、
トランジスタQ10のエミッタへ100Ωデジェネレーション
抵抗R6が付加されている。
本発明によれば、スレッシュホールド検知器ネットワ
ークの入力端へ3VBEクランプQ2−Q4が付加されている。
このクランプは、ON/OFF入力端へ高電圧が印加される場
合にトランジスタQ5及びQ6が飽和することを防止し、且
つ、更に、イネーブル回路の熱ターンオフ特性を与え
る。イネーブル回路10の温度が増加すると、スレッシュ
ホールド検知器ネットワークの入力端におけるクランプ
電圧が、クランプQ2−Q4の負の温度係数のために、降下
する。ブロカウセルによって設定されるスレッシュホー
ルド電圧は比較的温度から独立性であるので、ある温度
において、クランプ電圧は、ブロカウセルに対するター
ンオフ電圧より下側に降下し、且つ制御した出力電流IO
UTがターンオフされる。
ークの入力端へ3VBEクランプQ2−Q4が付加されている。
このクランプは、ON/OFF入力端へ高電圧が印加される場
合にトランジスタQ5及びQ6が飽和することを防止し、且
つ、更に、イネーブル回路の熱ターンオフ特性を与え
る。イネーブル回路10の温度が増加すると、スレッシュ
ホールド検知器ネットワークの入力端におけるクランプ
電圧が、クランプQ2−Q4の負の温度係数のために、降下
する。ブロカウセルによって設定されるスレッシュホー
ルド電圧は比較的温度から独立性であるので、ある温度
において、クランプ電圧は、ブロカウセルに対するター
ンオフ電圧より下側に降下し、且つ制御した出力電流IO
UTがターンオフされる。
トランジスタQ10がターンオフする場合、トランジス
タQ12もターンオフするので、抵抗R5は本回路へ復帰さ
れ、該スレッシュホールドを増加させてトランジスタQ1
0を再度ターンオンさせる。従って、抵抗R5及びトラン
ジスタQ12は、ON/OFF電圧ヒステリシスと熱ターンオフ
ヒステリシスの両方を供給すべく作用する。
タQ12もターンオフするので、抵抗R5は本回路へ復帰さ
れ、該スレッシュホールドを増加させてトランジスタQ1
0を再度ターンオンさせる。従って、抵抗R5及びトラン
ジスタQ12は、ON/OFF電圧ヒステリシスと熱ターンオフ
ヒステリシスの両方を供給すべく作用する。
3VBEクランプQ2−Q4を使用することにより、所望のタ
ーンオフ温度及びヒステリシスを供給するために必要と
される抵抗R4及びR5の値は、又、TTL又はCMOS入力信号
と完全にコンパチなON/OFFスレッシュホールドとさせ
る。
ーンオフ温度及びヒステリシスを供給するために必要と
される抵抗R4及びR5の値は、又、TTL又はCMOS入力信号
と完全にコンパチなON/OFFスレッシュホールドとさせ
る。
トランジスタQ1は電流調整器として機能し、抵抗R1か
らの過剰な入力電流を接地へシャントさせる。このこと
は、Q2−Q4クランプ電流をVbe/R2へ制限し、その際にタ
ーンオフ温度を正確に定義する。
らの過剰な入力電流を接地へシャントさせる。このこと
は、Q2−Q4クランプ電流をVbe/R2へ制限し、その際にタ
ーンオフ温度を正確に定義する。
第２図は、別の熱感応性回路、即ちVBE乗算器を示し
ており、それは、ダイオード列Q2−Q4（第１図に点線で
示してある）と置換することが可能である。VBE乗算器
のクランプ電圧は、（RA＋RB）/RBと1VBEとの積であ
り、RA及びRBの値を調節することにより、部分的なVBE
クランプを得ることを可能とする。VBE乗算器は、熱シ
ャットダウンのより多くの調節機能を与えるが、抵抗RA
及びRBは、ON/OFF入力端から電流を引出し、スレッシュ
ホールド電圧を増加させる。
ており、それは、ダイオード列Q2−Q4（第１図に点線で
示してある）と置換することが可能である。VBE乗算器
のクランプ電圧は、（RA＋RB）/RBと1VBEとの積であ
り、RA及びRBの値を調節することにより、部分的なVBE
クランプを得ることを可能とする。VBE乗算器は、熱シ
ャットダウンのより多くの調節機能を与えるが、抵抗RA
及びRBは、ON/OFF入力端から電流を引出し、スレッシュ
ホールド電圧を増加させる。
第３図は、第１図に示した実際の集積回路具体例に対
してのイネーブル回路10の入力スレッシュホールド電圧
と温度との関係を示したグラフ図である。第３図に示し
た如く、約125℃において、イネーブル回路のターンオ
ンスレッシュホールドは無限であり、このことは熱シャ
ットダウンを表わしている。
してのイネーブル回路10の入力スレッシュホールド電圧
と温度との関係を示したグラフ図である。第３図に示し
た如く、約125℃において、イネーブル回路のターンオ
ンスレッシュホールドは無限であり、このことは熱シャ
ットダウンを表わしている。
以上、本発明の具体的実施の態様について詳細に説明
したが、本発明は、これら具体例にのみ限定されるべき
ものではなく、本発明の技術的範囲を逸脱することなし
に、種々の変形が可能であることは勿論である。
したが、本発明は、これら具体例にのみ限定されるべき
ものではなく、本発明の技術的範囲を逸脱することなし
に、種々の変形が可能であることは勿論である。
第１図は、本発明に基づく埋め込み型熱シャットダウン
を具備するイネーブル回路の一実施例を示した概略図、
第２図は第１図に示したダイオード列に対して置換する
ことが可能なVBE乗算器を示した概略図、第３図は第１
図に示した回路の熱シャットダウン特性を示したグラフ
図、である。 （符号の説明） 10:イネーブル回路 12:接地端子 14:正供給源
を具備するイネーブル回路の一実施例を示した概略図、
第２図は第１図に示したダイオード列に対して置換する
ことが可能なVBE乗算器を示した概略図、第３図は第１
図に示した回路の熱シャットダウン特性を示したグラフ
図、である。 （符号の説明） 10:イネーブル回路 12:接地端子 14:正供給源
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/14 H01L 23/58 H03K 17/60
Claims (5)
- 【請求項１】制御した出力電流を供給する集積イネーブ
ル回路において、 （ａ）スレッシュホールド回路へのオン／オフ入力が所
定のスレッシュホールド電圧を越える場合に制御した出
力電流を供給するスレッシュホールド回路であって、 （ｉ）異なる電流密度で動作し且つ前記所定のスレッシ
ュホールド電圧の印加に応答してターンオンする第１及
び第２バイポーラ入力トランジスタと、 （ii）前記第１及び第２入力トランジスタと正供給源と
の間に結合されている電流ミラーと、 （iii）前記電流ミラーに接続されており、前記第１入
力トランジスタ内を流れる電流が前記第２入力トランジ
スタ内を流れる電流を越える場合に出力バイアス電流を
供給するスイッチング手段と、 を有するスレッシュホールド回路、 （ｂ）前記スレッシュホールド回路へのオン／オフ入力
端と接地との間に接続されており前記スレッシュホール
ド回路の温度が予め選択した温度を越える場合に前記制
御した電流をターンオフさせる埋込型クランプ用ネット
ワーク、 を有することを特徴とするイネーブル回路。 - 【請求項２】特許請求の範囲第１項において、前記スイ
ッチング手段が、共通接続されているベースを具備する
第３及び第４バイポーラトランジスタを有しており、該
ベースは、更に、前記第１トランジスタが前記第３及び
第４トランジスタを介しての電流の流れを制御するよう
に前記第１入力トランジスタのコレクタへ接続されてい
ることを特徴とするイネーブル回路。 - 【請求項３】特許請求の範囲第２項において、前記スイ
ッチング手段が、更に、 （ａ）ベースを前記第４トランジスタのコレクタへ接続
したバイポーラ出力トランジスタを有しており、 （ｂ）前記出力トランジスタのエミッタと接地との間に
接続されており且つベースをインピーダンスを介して前
記第４トランジスタのコレクタへ接続しているバイポー
ラスイッチングトランジスタを有しており、 （ｃ）前記第４トランジスタがターンオンする場合に、
前記出力トランジスタが出力バイアス電流を供給する、 ことを特徴とするイネーブル回路。 - 【請求項４】特許請求の範囲第１項において、前記クラ
ンプ用ネットワークが複数個のダイオード接続したトラ
ンジスタを有していることを特徴とするイネーブル回
路。 - 【請求項５】制御した出力電流を供給する集積イネーブ
ル回路において、 （ａ）スレッシュホールド回路へのオン／オフ入力が所
定のスレッシュホールド電圧を越える場合に前記制御し
た出力電流を供給する温度非感応性スレッシュホールド
回路、 （ｂ）前記スレッシュホールド回路へのオン／オフ入力
と接地との間に接続されており前記スレッシュホールド
回路の温度が予め選択した温度を越える場合に前記制御
した出力電流をターンオフさせる埋込型クランプ用ネッ
トワーク、 （ｃ）オン／オフ入力信号と接地との間において前記ク
ランプ用ネットワークと並列接続されている電流調整
器、 を有することを特徴とするイネーブル回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/433,555 US5099381A (en) | 1989-11-08 | 1989-11-08 | Enable circuit with embedded thermal turn-off |
| US433,555 | 1989-11-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03175722A JPH03175722A (ja) | 1991-07-30 |
| JP3081228B2 true JP3081228B2 (ja) | 2000-08-28 |
Family
ID=23720569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02301227A Expired - Fee Related JP3081228B2 (ja) | 1989-11-08 | 1990-11-08 | 埋め込み型サーマルターンオフを有するイネーブル回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5099381A (ja) |
| EP (1) | EP0427085B1 (ja) |
| JP (1) | JP3081228B2 (ja) |
| KR (1) | KR100193083B1 (ja) |
| DE (1) | DE69012507T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0618658B1 (en) * | 1993-03-31 | 1997-01-22 | STMicroelectronics S.r.l. | Thermal protection circuit |
| US5703517A (en) * | 1993-05-25 | 1997-12-30 | Texas Insturments Incorporated | Power reduction in a temperature compensating transistor circuit |
| US5610792A (en) * | 1994-03-01 | 1997-03-11 | Deshazo; Thomas R. | Apparatus for controlling the reset of a bus connected transceiver |
| US5805401A (en) * | 1995-08-30 | 1998-09-08 | Cherry Semiconductor Corporation | Undervoltage lockout circuit with sleep pin |
| US5796280A (en) * | 1996-02-05 | 1998-08-18 | Cherry Semiconductor Corporation | Thermal limit circuit with built-in hysteresis |
| CN1215508A (zh) * | 1996-12-09 | 1999-04-28 | 皇家菲利浦电子有限公司 | 一种包括热保护开关晶体管的装置 |
| US6128172A (en) * | 1997-02-12 | 2000-10-03 | Infineon Technologies Ag | Thermal protection circuit with thermally dependent switching signal |
| DE10122363B4 (de) * | 2001-05-09 | 2007-11-29 | Infineon Technologies Ag | Halbleitermodul |
| US6667868B2 (en) | 2001-10-03 | 2003-12-23 | Maxim Integrated Products, Inc. | Thermal shutdown control for multi-channel integrated circuit boards |
| US6759891B2 (en) | 2002-04-29 | 2004-07-06 | Semiconductor Components Industries, L.L.C. | Thermal shutdown circuit with hysteresis and method of using |
| US6816351B1 (en) | 2002-08-29 | 2004-11-09 | National Semiconductor Corporation | Thermal shutdown circuit |
| GB2425419B (en) | 2002-10-01 | 2007-05-02 | Wolfson Microelectronics Plc | Temperature sensing apparatus and methods |
| CN103618531A (zh) * | 2013-11-26 | 2014-03-05 | 苏州贝克微电子有限公司 | 一种嵌入式热关断使能电路 |
| CN112162584B (zh) * | 2020-08-31 | 2022-05-20 | 江苏东海半导体科技有限公司 | 一种电流值可调可补偿的电流偏置电路 |
| CN117478108B (zh) * | 2023-12-11 | 2024-03-12 | 深圳市微源半导体股份有限公司 | 比较电路及比较器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL6806969A (ja) * | 1968-05-17 | 1969-05-27 | ||
| US3558987A (en) * | 1968-11-08 | 1971-01-26 | Subscription Television Inc | Overheating protection circuit for a power transistor |
| CH532778A (fr) * | 1971-06-21 | 1973-01-15 | Centre Electron Horloger | Dispositif senseur de température |
| US3825778A (en) * | 1973-02-09 | 1974-07-23 | Rca Corp | Temperature-sensitive control circuit |
| US4207481A (en) * | 1977-10-27 | 1980-06-10 | National Semiconductor Corporation | Power IC protection by sensing and limiting thermal gradients |
| US4701639A (en) * | 1985-12-09 | 1987-10-20 | National Semiconductor Corporation | Threshold detector circuit and method |
| US4667265A (en) * | 1985-12-20 | 1987-05-19 | National Semiconductor Corporation | Adaptive thermal shutdown circuit |
| US4779161A (en) * | 1986-01-22 | 1988-10-18 | Ge Company | Multi-driver integrated circuit |
| US4750079A (en) * | 1986-05-27 | 1988-06-07 | Motorola, Inc. | Low side switch integrated circuit |
| US4791314A (en) * | 1986-11-13 | 1988-12-13 | Fairchild Semiconductor Corporation | Oscillation-free, short-circuit protection circuit |
| US4789819A (en) * | 1986-11-18 | 1988-12-06 | Linear Technology Corporation | Breakpoint compensation and thermal limit circuit |
-
1989
- 1989-11-08 US US07/433,555 patent/US5099381A/en not_active Expired - Lifetime
-
1990
- 1990-10-30 EP EP90120763A patent/EP0427085B1/en not_active Expired - Lifetime
- 1990-10-30 DE DE69012507T patent/DE69012507T2/de not_active Expired - Fee Related
- 1990-11-07 KR KR1019900017945A patent/KR100193083B1/ko not_active IP Right Cessation
- 1990-11-08 JP JP02301227A patent/JP3081228B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100193083B1 (ko) | 1999-06-15 |
| EP0427085B1 (en) | 1994-09-14 |
| EP0427085A1 (en) | 1991-05-15 |
| JPH03175722A (ja) | 1991-07-30 |
| KR910010859A (ko) | 1991-06-29 |
| US5099381A (en) | 1992-03-24 |
| DE69012507D1 (de) | 1994-10-20 |
| DE69012507T2 (de) | 1995-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3081228B2 (ja) | 埋め込み型サーマルターンオフを有するイネーブル回路 | |
| US4008418A (en) | High voltage transient protection circuit for voltage regulators | |
| CA1042531A (en) | Temperature sensitive control circuit | |
| JPH02220114A (ja) | 電圧安定器 | |
| US3911353A (en) | Current stabilizing arrangement | |
| US5428287A (en) | Thermally matched current limit circuit | |
| US4591743A (en) | Temperature compensated current sensing circuit | |
| CA1228129A (en) | Transistor protection circuit | |
| JP3519646B2 (ja) | 半導体装置 | |
| JPH0121703B2 (ja) | ||
| US4831323A (en) | Voltage limiting circuit | |
| US5343141A (en) | Transistor overcurrent protection circuit | |
| US5289111A (en) | Bandgap constant voltage circuit | |
| JPH0453123B2 (ja) | ||
| US5714905A (en) | Latch-down-resistant protection circuits and voltage regulator | |
| JPH07212156A (ja) | リミッタ回路 | |
| US4333120A (en) | Transistor protection circuit | |
| US4691262A (en) | Circuit for protecting a power transistor against a short-circuited load | |
| US3999140A (en) | Bias current circuit | |
| US6388302B1 (en) | Ground compatible inhibit circuit | |
| US4758773A (en) | Switching device | |
| JPH11136049A (ja) | 半導体集積回路 | |
| JP3265338B2 (ja) | 安定化電源回路 | |
| JPS6322686B2 (ja) | ||
| JPS6145625Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080623 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |