JP3197240B2 - 比較回路 - Google Patents
比較回路Info
- Publication number
- JP3197240B2 JP3197240B2 JP22710897A JP22710897A JP3197240B2 JP 3197240 B2 JP3197240 B2 JP 3197240B2 JP 22710897 A JP22710897 A JP 22710897A JP 22710897 A JP22710897 A JP 22710897A JP 3197240 B2 JP3197240 B2 JP 3197240B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- transistor
- base
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、主に直列制御形レ
ギュレータの出力電圧の制御に用いられる比較回路に関
する。
ギュレータの出力電圧の制御に用いられる比較回路に関
する。
【０００２】
【従来の技術】図５は従来の直列制御形レギュレータの
回路図である。入力端子１０と出力端子１１間には電力
トランジスタＱ１０が直列接続されており、出力端子１
１には抵抗Ｒ２と抵抗Ｒ３からなる電圧検出回路が接続
されている。出力電圧に対応する電圧が電圧検出回路に
より検出され、この電圧は基準電圧であるバンドギャッ
プリフアレンス回路（以下、ＢＧ回路という）２の電圧
と誤差増幅回路１で比較される。そして、出力電圧に対
応する電圧とＢＧ回路２の電圧の差である誤差電圧は、
トランジスタＱ１０のベース電流を制御するトランジス
タＱ１１に加えられる。
回路図である。入力端子１０と出力端子１１間には電力
トランジスタＱ１０が直列接続されており、出力端子１
１には抵抗Ｒ２と抵抗Ｒ３からなる電圧検出回路が接続
されている。出力電圧に対応する電圧が電圧検出回路に
より検出され、この電圧は基準電圧であるバンドギャッ
プリフアレンス回路（以下、ＢＧ回路という）２の電圧
と誤差増幅回路１で比較される。そして、出力電圧に対
応する電圧とＢＧ回路２の電圧の差である誤差電圧は、
トランジスタＱ１０のベース電流を制御するトランジス
タＱ１１に加えられる。
【０００３】トランジスタＱ１１はトランジスタＱ１０
の制御回路を形成するから、この誤差電圧によりトラン
ジスタＱ１０が制御されることにより、あらかじめ設定
された出力電圧が出力端子１１に得られる。つまり、電
圧検出回路、ＢＧ回路２、誤差増幅回路１により形成さ
れる点線で囲まれた比較回路１２によりレギュレータの
出力電圧は制御される。ＢＧ回路２の電圧は、抵抗Ｒ１
とコンデンサＣ１からなる積分回路を経て誤差増幅回路
１に加えられる。これは、ＢＧ回路２の電圧に重畳され
ている数μＶのノイズを除去するために設けられる。ノ
イズがある場合、誤差増幅回路１により増幅されるので
トランジスタＱ１０の制御状態がノイズの影響を受ける
ので望ましくない。
の制御回路を形成するから、この誤差電圧によりトラン
ジスタＱ１０が制御されることにより、あらかじめ設定
された出力電圧が出力端子１１に得られる。つまり、電
圧検出回路、ＢＧ回路２、誤差増幅回路１により形成さ
れる点線で囲まれた比較回路１２によりレギュレータの
出力電圧は制御される。ＢＧ回路２の電圧は、抵抗Ｒ１
とコンデンサＣ１からなる積分回路を経て誤差増幅回路
１に加えられる。これは、ＢＧ回路２の電圧に重畳され
ている数μＶのノイズを除去するために設けられる。ノ
イズがある場合、誤差増幅回路１により増幅されるので
トランジスタＱ１０の制御状態がノイズの影響を受ける
ので望ましくない。
【０００４】しかし、このような積分回路は、レギュレ
ータが起動する際にはその起動を遅らせる欠点がある。
すなわち、誤差増幅回路１に加えられるＢＧ回路２の電
圧は積分回路の時定数に従って立ち上がるのでその電圧
に達するまでの時間が必要であり、誤差増幅回路１にＢ
Ｇ回路２の電圧が入力されて比較回路１２が正常に動作
するまでの間はレギュレータの起動ができないことによ
る。無論、積分回路の時定数を小さくすることにより比
較回路１２が正常な動作に入るまでの時間を短くしてレ
ギュレータの起動を速めることも可能であるが、ＢＧ回
路２のノイズの除去が不十分になるジレンマに陥る。
ータが起動する際にはその起動を遅らせる欠点がある。
すなわち、誤差増幅回路１に加えられるＢＧ回路２の電
圧は積分回路の時定数に従って立ち上がるのでその電圧
に達するまでの時間が必要であり、誤差増幅回路１にＢ
Ｇ回路２の電圧が入力されて比較回路１２が正常に動作
するまでの間はレギュレータの起動ができないことによ
る。無論、積分回路の時定数を小さくすることにより比
較回路１２が正常な動作に入るまでの時間を短くしてレ
ギュレータの起動を速めることも可能であるが、ＢＧ回
路２のノイズの除去が不十分になるジレンマに陥る。
【０００５】
【発明が解決しようとする課題】本発明の課題は、正常
な動作に入るまでの時間を短かくすることによりレギュ
レータ等の電子機器の起動を速く行えると共に、ＢＧ回
路の電圧に重畳されるノイズを除くことのできる比較回
路を提供することにある。
な動作に入るまでの時間を短かくすることによりレギュ
レータ等の電子機器の起動を速く行えると共に、ＢＧ回
路の電圧に重畳されるノイズを除くことのできる比較回
路を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、バンドギャッ
プリフアレンス回路、電圧検出回路、誤差増幅回路を有
しており、バンドギャップリフアレンス回路の電圧と電
圧検出回路の電圧を比較し、その差である誤差電圧を誤
差増幅回路から生ずる比較回路において、バンドギャッ
プリフアレンス回路の電圧は積分回路を経て誤差増幅回
路に加えられ、積分回路にはそのコンデンサの充電回路
が接続され、充電回路は第１のトランジスタとそのベー
ス・エミッタ間に接続された少なくとも積分回路の抵抗
からなり、第１のトランジスタのベース・エミッタ間電
圧と該抵抗の両端電圧を含む第１の電圧とを比較し、第
１の電圧がベース・エミッタ間電圧を越えた時に第１の
トランジスタを経て該コンデンサの充電が開始され、コ
ンデンサの電圧がほぼバンドギャップリフアレンス回路
の電圧に到達した時に充電が停止される。
プリフアレンス回路、電圧検出回路、誤差増幅回路を有
しており、バンドギャップリフアレンス回路の電圧と電
圧検出回路の電圧を比較し、その差である誤差電圧を誤
差増幅回路から生ずる比較回路において、バンドギャッ
プリフアレンス回路の電圧は積分回路を経て誤差増幅回
路に加えられ、積分回路にはそのコンデンサの充電回路
が接続され、充電回路は第１のトランジスタとそのベー
ス・エミッタ間に接続された少なくとも積分回路の抵抗
からなり、第１のトランジスタのベース・エミッタ間電
圧と該抵抗の両端電圧を含む第１の電圧とを比較し、第
１の電圧がベース・エミッタ間電圧を越えた時に第１の
トランジスタを経て該コンデンサの充電が開始され、コ
ンデンサの電圧がほぼバンドギャップリフアレンス回路
の電圧に到達した時に充電が停止される。
【０００７】
【発明の実施の形態】ＢＧ回路の出力が加えられる積分
回路には、そのコンデンサの充電回路が接続されてい
る。充電回路では、第１のトランジスタのベース・エミ
ッタ間電圧と積分回路の抵抗の両端電圧を含む第１の電
圧とが比較される。そして、第１の電圧が第１のトラン
ジスタのベース・エミッタ間電圧を越えた時に、第１の
トランジスタを経て該コンデンサの充電が開始される。
コンデンサの電圧がほぼＢＧ回路の電圧に到達した時、
第１のトランジスタはオフして充電が停止される。
回路には、そのコンデンサの充電回路が接続されてい
る。充電回路では、第１のトランジスタのベース・エミ
ッタ間電圧と積分回路の抵抗の両端電圧を含む第１の電
圧とが比較される。そして、第１の電圧が第１のトラン
ジスタのベース・エミッタ間電圧を越えた時に、第１の
トランジスタを経て該コンデンサの充電が開始される。
コンデンサの電圧がほぼＢＧ回路の電圧に到達した時、
第１のトランジスタはオフして充電が停止される。
【０００８】
【実施例】以下、本発明の比較回路の実施例を示す回路
図である図１を参照しながら説明する。なお、図５と同
一部分は同じ符号を付与してある。図１の比較回路にお
いて、点線で囲み示してあるＢＧ回路２は、ベースを互
いに接続されてカレントミラー回路を形成するトランジ
スタＱ１とトランジスタＱ３、カレントミラー回路の負
荷でありベースを互いに接続されたトランジスタＱ２と
トランジスタＱ４、ベースをトランジスタＱ１とトラン
ジスタＱ２の接続点に接続された帰還用のトランジスタ
Ｑ５、さらにトランジスタＱ２とトランジスタＱ４のエ
ミッタ間に接続された抵抗Ｒ４、片端をトランジスタＱ
４のエミッタ、他端を接地された抵抗Ｒ４から構成され
ている。
図である図１を参照しながら説明する。なお、図５と同
一部分は同じ符号を付与してある。図１の比較回路にお
いて、点線で囲み示してあるＢＧ回路２は、ベースを互
いに接続されてカレントミラー回路を形成するトランジ
スタＱ１とトランジスタＱ３、カレントミラー回路の負
荷でありベースを互いに接続されたトランジスタＱ２と
トランジスタＱ４、ベースをトランジスタＱ１とトラン
ジスタＱ２の接続点に接続された帰還用のトランジスタ
Ｑ５、さらにトランジスタＱ２とトランジスタＱ４のエ
ミッタ間に接続された抵抗Ｒ４、片端をトランジスタＱ
４のエミッタ、他端を接地された抵抗Ｒ４から構成され
ている。
【０００９】トランジスタＱ５のコレクタは、ダイオー
ドＤ１を経てトランジスタＱ２、Ｑ４のベースに接続さ
れる。また、トランジスタＱ１、Ｑ３、Ｑ５のエミッタ
は、電圧源の電圧ＶCCが加えられる電源端子３に接続さ
れる。この電圧ＶCCは図５ではレギュレータの入力電圧
に相当する。このようなＢＧ回路２は、この回路の出力
端子となるトランジスタＱ２、Ｑ４のベースに1.250V程
度の温度変化に影響されないバンドギャップ電圧ＶBGを
得ることができる。
ドＤ１を経てトランジスタＱ２、Ｑ４のベースに接続さ
れる。また、トランジスタＱ１、Ｑ３、Ｑ５のエミッタ
は、電圧源の電圧ＶCCが加えられる電源端子３に接続さ
れる。この電圧ＶCCは図５ではレギュレータの入力電圧
に相当する。このようなＢＧ回路２は、この回路の出力
端子となるトランジスタＱ２、Ｑ４のベースに1.250V程
度の温度変化に影響されないバンドギャップ電圧ＶBGを
得ることができる。
【００１０】トランジスタＱ２、Ｑ４のベースには点線
で示されている積分回路４が接続され、ＢＧ回路２の電
圧は積分回路４を経て誤差増幅回路１の非反転入力端子
に加えられる。反転入力端子には抵抗Ｒ２、Ｒ３からな
る検出回路の電圧が加えられる。この検出回路の電圧は
図５ではレギュレータの出力電圧に対応する電圧であ
る。積分回路４にはそのコンデンサＣ１の充電回路が接
続されている。充電回路はコレクタを電源端子３、ベー
スをダイオードＤ１のアノード、エミッタをコンデンサ
Ｃ１に夫々接続された第１のトランジスタＱ６、ダイオ
ードＤ１、さらにダイオードＤ１のカソードとコンデン
サＣ１間に接続された積分回路４の抵抗Ｒ１から構成さ
れている。ダイオードＤ１はＢＧ回路２の帰還回路の一
部を構成する。
で示されている積分回路４が接続され、ＢＧ回路２の電
圧は積分回路４を経て誤差増幅回路１の非反転入力端子
に加えられる。反転入力端子には抵抗Ｒ２、Ｒ３からな
る検出回路の電圧が加えられる。この検出回路の電圧は
図５ではレギュレータの出力電圧に対応する電圧であ
る。積分回路４にはそのコンデンサＣ１の充電回路が接
続されている。充電回路はコレクタを電源端子３、ベー
スをダイオードＤ１のアノード、エミッタをコンデンサ
Ｃ１に夫々接続された第１のトランジスタＱ６、ダイオ
ードＤ１、さらにダイオードＤ１のカソードとコンデン
サＣ１間に接続された積分回路４の抵抗Ｒ１から構成さ
れている。ダイオードＤ１はＢＧ回路２の帰還回路の一
部を構成する。
【００１１】次にこの比較回路が正常な動作に入るまで
の初期の動作を図２の電圧波形図を参照しながら説明す
る。図２は積分回路の抵抗Ｒ１とコンデンサＣ１の接続
点の電圧ＶC を時間軸を横軸にとり表してある。電圧源
の電圧ＶCCがＢＧ回路２に加えられると、カレントミラ
ー回路に電流が流れトランジスタＱ２、Ｑ４がオンし、
帰還用のトランジスタＱ５もオンすることによりトラン
ジスタＱ４のベースにはバンドギャップ電圧ＶBGが得ら
れる。電圧ＶBGは積分回路４に加えられるが、充電回路
がない場合には電圧ＶC は積分回路４の時定数にしたが
って点線のように上昇する。そして、電圧ＶBGに達する
時刻ｔ２から正常な動作に入ることができる。
の初期の動作を図２の電圧波形図を参照しながら説明す
る。図２は積分回路の抵抗Ｒ１とコンデンサＣ１の接続
点の電圧ＶC を時間軸を横軸にとり表してある。電圧源
の電圧ＶCCがＢＧ回路２に加えられると、カレントミラ
ー回路に電流が流れトランジスタＱ２、Ｑ４がオンし、
帰還用のトランジスタＱ５もオンすることによりトラン
ジスタＱ４のベースにはバンドギャップ電圧ＶBGが得ら
れる。電圧ＶBGは積分回路４に加えられるが、充電回路
がない場合には電圧ＶC は積分回路４の時定数にしたが
って点線のように上昇する。そして、電圧ＶBGに達する
時刻ｔ２から正常な動作に入ることができる。
【００１２】本発明では充電回路が接続されており、ト
ランジスタＱ６のベース・エミッタ間電圧ＶBE6 がダイ
オードＤ１による電圧ＶD1と抵抗Ｒ１の両端電圧ＶR1の
和の電圧である第１の電圧が比較される。そして、第１
の電圧が電圧ＶBE6 に到達する時刻ｔ１にトランジスタ
Ｑ６がオンすることによりコンデンサＣ１は急速に充電
される。時刻ｔ１における電圧ＶCは（ＶBE6 −ＶD1）
である。抵抗Ｒ１を通ることなく、トランジスタＱ６を
経た電流による充電は一瞬で行われ、コンデンサＣ１は
電圧ＶBGに到達する。コンデンサＣ１の充電された電圧
がＢＧ回路２の電圧ＶBGと同じになることにより両端電
圧ＶR1がなくなり、第１の電圧は電圧ＶBE6 よりも低く
なるからトランジスタＱ６はオフして充電は停止され
る。
ランジスタＱ６のベース・エミッタ間電圧ＶBE6 がダイ
オードＤ１による電圧ＶD1と抵抗Ｒ１の両端電圧ＶR1の
和の電圧である第１の電圧が比較される。そして、第１
の電圧が電圧ＶBE6 に到達する時刻ｔ１にトランジスタ
Ｑ６がオンすることによりコンデンサＣ１は急速に充電
される。時刻ｔ１における電圧ＶCは（ＶBE6 −ＶD1）
である。抵抗Ｒ１を通ることなく、トランジスタＱ６を
経た電流による充電は一瞬で行われ、コンデンサＣ１は
電圧ＶBGに到達する。コンデンサＣ１の充電された電圧
がＢＧ回路２の電圧ＶBGと同じになることにより両端電
圧ＶR1がなくなり、第１の電圧は電圧ＶBE6 よりも低く
なるからトランジスタＱ６はオフして充電は停止され
る。
【００１３】そして、誤差増幅回路１にＢＧ回路２の電
圧ＶBGが加えられることにより、比較回路は正常な動作
に入る。正常な動作に入った後は、ＢＧ回路２の電圧Ｖ
BGは積分回路４を経て誤差増幅回路１に加えられるの
で、ノイズは積分回路４により除かれる。つまり、本発
明では、電子機器の起動時のように比較回路が正常な動
作に入るまでの初期においてはその充電回路が働き、正
常な動作に入った後は充電回路の働きが停止しＢＧ回路
２のノイズを除けるようにしてある。初期状態では、比
較回路は動作していないからＢＧ回路２のノイズの影響
がないことはいうまでもない。なお、比較回路は正常な
動作に入った後は、電圧ＶBE6 が電圧ＶD1よりも大きく
なり、また第１の電圧よりも大きくなるようにダイオー
ドＤ１の特性と抵抗Ｒ１の値があらかじめ設定されてい
る。ダイオードＤ１としては、ショットキーダイオード
が電圧ＶD1を小さくする見地から望ましい。また、ダイ
オードＤ１のカソードの面積をトランジスタＱ６のエミ
ッタの面積よりも大きくすることにより、通常のダイオ
ードを用いても電圧ＶD1を電圧ＶBE6 よりはるかに小さ
くすることもできる。
圧ＶBGが加えられることにより、比較回路は正常な動作
に入る。正常な動作に入った後は、ＢＧ回路２の電圧Ｖ
BGは積分回路４を経て誤差増幅回路１に加えられるの
で、ノイズは積分回路４により除かれる。つまり、本発
明では、電子機器の起動時のように比較回路が正常な動
作に入るまでの初期においてはその充電回路が働き、正
常な動作に入った後は充電回路の働きが停止しＢＧ回路
２のノイズを除けるようにしてある。初期状態では、比
較回路は動作していないからＢＧ回路２のノイズの影響
がないことはいうまでもない。なお、比較回路は正常な
動作に入った後は、電圧ＶBE6 が電圧ＶD1よりも大きく
なり、また第１の電圧よりも大きくなるようにダイオー
ドＤ１の特性と抵抗Ｒ１の値があらかじめ設定されてい
る。ダイオードＤ１としては、ショットキーダイオード
が電圧ＶD1を小さくする見地から望ましい。また、ダイ
オードＤ１のカソードの面積をトランジスタＱ６のエミ
ッタの面積よりも大きくすることにより、通常のダイオ
ードを用いても電圧ＶD1を電圧ＶBE6 よりはるかに小さ
くすることもできる。
【００１４】図３は、本発明の比較回路の別の実施例を
示す部分回路図である。充電回路の第１のトランジスタ
Ｑ６のベース・エミッタ間には積分回路４の抵抗Ｒ１だ
けが接続されている。この場合、第１の電圧は抵抗Ｒ１
の両端電圧だけで生ずるから、初期状態で第１の電圧が
電圧ＶBE6 に到達する時刻は最初の実施例の場合より遅
くなる。図４は、本発明の比較回路のさらに別の実施例
を示す部分回路図である。トランジスタＱ６はダイオー
ド接続されており、そのベース・エミッタ間には積分回
路４の抵抗Ｒ１だけが接続されている。この場合、トラ
ンジスタＱ６にはダイオード特性による電流が流れるか
ら、電圧ＶC の立ち上がりが遅くなる。図３、図４の実
施例はダイオードＤ１がない場合の実用的な回路として
用いることができる。なお、比較回路の実施例は直列制
御形レギュレータに用いられるものについて説明した
が、他の電子機器に広く用い得ることはいうまでもな
い。ＢＧ回路の電圧としては、バンドギャップ電圧を直
接用いたがバンドギャップ電圧を抵抗分割回路等を用い
て所望の電圧にして用いてもよい。
示す部分回路図である。充電回路の第１のトランジスタ
Ｑ６のベース・エミッタ間には積分回路４の抵抗Ｒ１だ
けが接続されている。この場合、第１の電圧は抵抗Ｒ１
の両端電圧だけで生ずるから、初期状態で第１の電圧が
電圧ＶBE6 に到達する時刻は最初の実施例の場合より遅
くなる。図４は、本発明の比較回路のさらに別の実施例
を示す部分回路図である。トランジスタＱ６はダイオー
ド接続されており、そのベース・エミッタ間には積分回
路４の抵抗Ｒ１だけが接続されている。この場合、トラ
ンジスタＱ６にはダイオード特性による電流が流れるか
ら、電圧ＶC の立ち上がりが遅くなる。図３、図４の実
施例はダイオードＤ１がない場合の実用的な回路として
用いることができる。なお、比較回路の実施例は直列制
御形レギュレータに用いられるものについて説明した
が、他の電子機器に広く用い得ることはいうまでもな
い。ＢＧ回路の電圧としては、バンドギャップ電圧を直
接用いたがバンドギャップ電圧を抵抗分割回路等を用い
て所望の電圧にして用いてもよい。
【００１５】
【発明の効果】以上述べたように、本発明の比較回路
は、ＢＧ回路の出力が加えられる積分回路にそのコンデ
ンサの充電回路が接続されており、回路が正常な動作に
入るまでの初期の状態においてコンデンサが速やかに充
電される。したがって、比較回路が正常な動作に入るま
での時間を短くできると共に、正常な動作に入った後は
充電回路を働きを止めることにより、ＢＧ回路からのノ
イズを積分回路により除去できる利点がある。
は、ＢＧ回路の出力が加えられる積分回路にそのコンデ
ンサの充電回路が接続されており、回路が正常な動作に
入るまでの初期の状態においてコンデンサが速やかに充
電される。したがって、比較回路が正常な動作に入るま
での時間を短くできると共に、正常な動作に入った後は
充電回路を働きを止めることにより、ＢＧ回路からのノ
イズを積分回路により除去できる利点がある。
【図１】 本発明の比較回路の実施例を示す回路図であ
る。
る。
【図２】 図１の回路の電圧波形図である。
【図３】 本発明の比較回路の別の実施例を示す部分回
路図である。
路図である。
【図４】 本発明の比較回路のさらに別の実施例図を示
す部分回路図である。
す部分回路図である。
【図５】 従来の比較回路の回路図である。
【符号の説明】 １ 誤差増幅回路 ２ ＢＧ回路 ４ 積分回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 19/00 - 19/32 G05F 3/30
Claims (5)
- 【請求項１】 バンドギャップリフアレンス回路、電圧
検出回路、誤差増幅回路を有しており、バンドギャップ
リフアレンス回路の電圧と電圧検出回路の電圧を比較
し、その差である誤差電圧を誤差増幅回路から生ずる比
較回路において、バンドギャップリフアレンス回路の電
圧は積分回路を経て誤差増幅回路に加えられ、積分回路
にはそのコンデンサの充電回路が接続され、充電回路は
第１のトランジスタとそのベース・エミッタ間に接続さ
れた少なくとも積分回路の抵抗からなり、第１のトラン
ジスタのベース・エミッタ間電圧と該抵抗の両端電圧を
含む第１の電圧とを比較し、第１の電圧がベース・エミ
ッタ間電圧を越えた時に第１のトランジスタを経て該コ
ンデンサの充電が開始され、コンデンサの電圧がほぼバ
ンドギャップリフアレンス回路の電圧に到達した時に充
電が停止されることを特徴とする比較回路。 - 【請求項２】 電圧検出回路は直列制御形レギュレータ
の出力電圧に対応する電圧を検出し、誤差電圧は該レギ
ュレータの入力端子と出力端子間に直列接続された電力
トランジスタの制御回路に加えられる請求項１の比較回
路。 - 【請求項３】 第１のトランジスタはベース・エミッタ
間にダイオードと積分回路の抵抗が直列接続されると共
にダイオードと抵抗の接続点はバンドギャップリフアレ
ンス回路の出力端子に接続されており、コレクタは電圧
源に接続されている請求項１又は請求項２の比較回路。 - 【請求項４】 第１のトランジスタはベース・エミッタ
間に積分回路の抵抗が接続されると共に抵抗の一端がバ
ンドギャップリフアレンス回路の出力端子に接続されて
おり、コレクタは電圧源に接続されている請求項１又は
請求項２の比較回路。 - 【請求項５】 第１のトランジスタはベース・エミッタ
間に積分回路の抵抗が接続されており、そのコレクタと
ベースは互いに接続されてバンドギャップリフアレンス
回路の出力端子に接続されている請求項１又は請求項２
の比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22710897A JP3197240B2 (ja) | 1997-08-08 | 1997-08-08 | 比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22710897A JP3197240B2 (ja) | 1997-08-08 | 1997-08-08 | 比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1151981A JPH1151981A (ja) | 1999-02-26 |
| JP3197240B2 true JP3197240B2 (ja) | 2001-08-13 |
Family
ID=16855613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22710897A Expired - Fee Related JP3197240B2 (ja) | 1997-08-08 | 1997-08-08 | 比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3197240B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007094970A (ja) | 2005-09-30 | 2007-04-12 | Toko Inc | 電圧供給回路 |
| JP4757623B2 (ja) * | 2005-12-21 | 2011-08-24 | パナソニック株式会社 | 電源回路 |
-
1997
- 1997-08-08 JP JP22710897A patent/JP3197240B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1151981A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420536B2 (ja) | Ｃｍｏｓバンドギャップ電圧基準 | |
| US6157176A (en) | Low power consumption linear voltage regulator having a fast response with respect to the load transients | |
| US4958122A (en) | Current source regulator | |
| JP3197240B2 (ja) | 比較回路 | |
| JPS5836015A (ja) | 可変電子インピ−ダンス装置 | |
| JP3179444B2 (ja) | 電源監視回路 | |
| JP2876522B2 (ja) | 過電圧検出回路を内蔵するｉｃ | |
| JP2001216037A (ja) | レギュレータ | |
| JP3021222B2 (ja) | 安定化電源回路 | |
| JP2721100B2 (ja) | 電流制限装置 | |
| JP3265338B2 (ja) | 安定化電源回路 | |
| JP2602610Y2 (ja) | パワーオンリセット回路 | |
| JP2985766B2 (ja) | 温度独立型の電圧監視回路 | |
| JP3223000B2 (ja) | 定電圧回路 | |
| JP3330004B2 (ja) | 直流安定化電源 | |
| JPH10171544A (ja) | 定電圧回路 | |
| JPH1065469A (ja) | アッテネータ付エミッタ接地型増幅回路 | |
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JPS6218999Y2 (ja) | ||
| JP3310033B2 (ja) | 定電圧回路 | |
| KR100601254B1 (ko) | 쇼트 방지기능을 갖는 레귤레이터 장치 | |
| JPS62114014A (ja) | 定電圧電源回路 | |
| JPS59108413A (ja) | 自動レベル調整回路 | |
| JP2548022Y2 (ja) | 安定化電源回路 | |
| JPH06202746A (ja) | 基準電圧回路の安定化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |