JP2602610Y2 - パワーオンリセット回路 - Google Patents
パワーオンリセット回路Info
- Publication number
- JP2602610Y2 JP2602610Y2 JP1992092684U JP9268492U JP2602610Y2 JP 2602610 Y2 JP2602610 Y2 JP 2602610Y2 JP 1992092684 U JP1992092684 U JP 1992092684U JP 9268492 U JP9268492 U JP 9268492U JP 2602610 Y2 JP2602610 Y2 JP 2602610Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- power
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、定電圧源回路の出力電
圧が所定の電圧になったことを検出し、パワーオンリセ
ット信号を出力するパワーオンリセット回路に関する。
圧が所定の電圧になったことを検出し、パワーオンリセ
ット信号を出力するパワーオンリセット回路に関する。
【０００２】
【従来の技術】従来、定電圧源回路の出力電圧をモニタ
ーし、ある基準電圧と比較することにより所定の電圧が
発生したと判断する方法はあった。図４は従来の方法を
示す。定電圧源回路５の定電圧源出力Ｖｒと電源電圧Ｖ
ｃｃを抵抗Ｒ１、Ｒ２で分圧した電圧を基準電圧Ｖｔと
して比較器７に入力し、パワーオンリセット信号を得る
方法である。
ーし、ある基準電圧と比較することにより所定の電圧が
発生したと判断する方法はあった。図４は従来の方法を
示す。定電圧源回路５の定電圧源出力Ｖｒと電源電圧Ｖ
ｃｃを抵抗Ｒ１、Ｒ２で分圧した電圧を基準電圧Ｖｔと
して比較器７に入力し、パワーオンリセット信号を得る
方法である。
【０００３】
【考案が解決しようとする課題】上記のような従来の方
法では次のような問題点がある。定電圧源回路は製造の
ばらつきにより各製品ごとに異なるため、レギュレーシ
ョンを開始した正確な時点でのパワーオンリセット信号
を得ることができない。また、定電圧源回路と比較器は
同じ電源電圧Ｖｃｃによって駆動されるため、定電圧源
出力Ｖｒの電源電圧に対する立ち上がり特性カーブによ
っては基準電圧の立ち上がり特性とクロスする場合があ
り、図５に示すように誤動作をする。また、定電圧源出
力Ｖｒの負荷にデカップルコンデンサを接続した場合な
どには、定電圧源出力Ｖｒの立ち上がりが基準電圧Ｖｔ
の立ち上がりより遅れ時間ｔ１だけ時間的に遅れるた
め、図６に示すように基準電圧Ｖｔと定電圧源出力Ｖｒ
がクロスしないので、パワーオンリセット信号が出力さ
れない。本考案は上記の問題を解消するためになされた
もので、定電圧源出力がばらついても、また、定電圧源
出力の立ち上がりが時間的に遅れても、レギュレーショ
ンを開始した時点で必ず正確なパワーオンリセット信号
を出力するパワーオンリセット回路を提供することを目
的とする。
法では次のような問題点がある。定電圧源回路は製造の
ばらつきにより各製品ごとに異なるため、レギュレーシ
ョンを開始した正確な時点でのパワーオンリセット信号
を得ることができない。また、定電圧源回路と比較器は
同じ電源電圧Ｖｃｃによって駆動されるため、定電圧源
出力Ｖｒの電源電圧に対する立ち上がり特性カーブによ
っては基準電圧の立ち上がり特性とクロスする場合があ
り、図５に示すように誤動作をする。また、定電圧源出
力Ｖｒの負荷にデカップルコンデンサを接続した場合な
どには、定電圧源出力Ｖｒの立ち上がりが基準電圧Ｖｔ
の立ち上がりより遅れ時間ｔ１だけ時間的に遅れるた
め、図６に示すように基準電圧Ｖｔと定電圧源出力Ｖｒ
がクロスしないので、パワーオンリセット信号が出力さ
れない。本考案は上記の問題を解消するためになされた
もので、定電圧源出力がばらついても、また、定電圧源
出力の立ち上がりが時間的に遅れても、レギュレーショ
ンを開始した時点で必ず正確なパワーオンリセット信号
を出力するパワーオンリセット回路を提供することを目
的とする。
【０００４】
【課題を解決するための手段】本考案のパワーオンリセ
ット回路は、基準電圧発生回路の出力電圧が所定の電圧
になったことを誤差増幅器で検知し、誤差増幅器から出
力される電流を検知し、パワーオンリセット信号を出力
するパワーオンリセット回路で、定電圧源出力ラインと
接地間に直列に接続した分圧抵抗Ｒ４、Ｒ５からなる基
準電圧昇圧回路と、コレクタを定電圧源出力ラインに接
続しベースを上記Ｒ４、Ｒ５間に接続したトランジスタ
Ｑ１と、コレクタとベースを抵抗Ｒ１を介して上記Ｑ１
のエミッタに接続しエミッタを接地したトランジスタＱ
２と、ベースを上記Ｑ２のベースと接続し、コレクタを
抵抗Ｒ２を介して上記Ｑ１のエミッタと接続し、エミッ
タ抵抗Ｒ３を介して接地したトランジスタＱ３と、ベー
スを上記Ｒ２を介して上記Ｑ１のエミッタに接続し、エ
ミッタを接地したエミッタ面積が上記Ｑ２と等しいトラ
ンジスタＱ４とからなる基準電圧発生回路と、上記トラ
ンジスタＱ４と、エミッタを定電圧源出力ラインに接続
しコレクタとベースを上記Ｑ４のコレクタと接続したト
ランジスタＱ５と、エミッタを定電圧源出力ラインに接
続し、ベースを上記Ｑ５のベースと接続したトランジス
タＱ６と、コレクタを上記Ｑ６のコレクタと接続し、ベ
ースを上記Ｑ２、Ｑ３のベースと接続しエミッタを接地
したエミッタ面積が上記Ｑ２、Ｑ４と等しいトランジス
タＱ７とからなる誤差増幅器と、上記トランジスタＱ６
からの出力電流を検出しパワーオンリセット信号を出力
するパワーオンリセット信号出力回路とからなることを
特徴とするものである。
ット回路は、基準電圧発生回路の出力電圧が所定の電圧
になったことを誤差増幅器で検知し、誤差増幅器から出
力される電流を検知し、パワーオンリセット信号を出力
するパワーオンリセット回路で、定電圧源出力ラインと
接地間に直列に接続した分圧抵抗Ｒ４、Ｒ５からなる基
準電圧昇圧回路と、コレクタを定電圧源出力ラインに接
続しベースを上記Ｒ４、Ｒ５間に接続したトランジスタ
Ｑ１と、コレクタとベースを抵抗Ｒ１を介して上記Ｑ１
のエミッタに接続しエミッタを接地したトランジスタＱ
２と、ベースを上記Ｑ２のベースと接続し、コレクタを
抵抗Ｒ２を介して上記Ｑ１のエミッタと接続し、エミッ
タ抵抗Ｒ３を介して接地したトランジスタＱ３と、ベー
スを上記Ｒ２を介して上記Ｑ１のエミッタに接続し、エ
ミッタを接地したエミッタ面積が上記Ｑ２と等しいトラ
ンジスタＱ４とからなる基準電圧発生回路と、上記トラ
ンジスタＱ４と、エミッタを定電圧源出力ラインに接続
しコレクタとベースを上記Ｑ４のコレクタと接続したト
ランジスタＱ５と、エミッタを定電圧源出力ラインに接
続し、ベースを上記Ｑ５のベースと接続したトランジス
タＱ６と、コレクタを上記Ｑ６のコレクタと接続し、ベ
ースを上記Ｑ２、Ｑ３のベースと接続しエミッタを接地
したエミッタ面積が上記Ｑ２、Ｑ４と等しいトランジス
タＱ７とからなる誤差増幅器と、上記トランジスタＱ６
からの出力電流を検出しパワーオンリセット信号を出力
するパワーオンリセット信号出力回路とからなることを
特徴とするものである。
【０００５】
【作用】上記のような構成にすると、定電圧源出力がば
らついても、また、定電圧源出力の立ち上がりが時間的
に遅れても、レギュレーションを開始した時点で必ずパ
ワーオンリセット信号が出力される。
らついても、また、定電圧源出力の立ち上がりが時間的
に遅れても、レギュレーションを開始した時点で必ずパ
ワーオンリセット信号が出力される。
【０００６】
【実施例】図１は本考案の一実施例を示す。図におい
て、Ｑ１〜Ｑ８はトランジスタ、Ｒ１〜Ｒ５は抵抗、Ｉ
１は駆動電流、Ｃはデカップルコンデンサまたは駆動電
流を供給する配線のケーブル容量であり、トランジスタ
Ｑ２、Ｑ４、Ｑ７のエミッタ面積が等しくなっている。
て、Ｑ１〜Ｑ８はトランジスタ、Ｒ１〜Ｒ５は抵抗、Ｉ
１は駆動電流、Ｃはデカップルコンデンサまたは駆動電
流を供給する配線のケーブル容量であり、トランジスタ
Ｑ２、Ｑ４、Ｑ７のエミッタ面積が等しくなっている。
【０００７】本回路は、シャントレギュレータとして動
作する。基準電圧発生はＱ１、Ｑ２、Ｑ３、Ｒ１、Ｒ
２、Ｒ３で決定され、Ｑ４、Ｑ５、Ｑ６、Ｑ７で構成さ
れる誤差増幅器を介して負帰還される。Ｒ４、Ｒ５は基
準電圧を昇圧する抵抗である。今、Ｉ１から電流が供給
されると、Ｑ１、Ｑ２、Ｑ７が動作する。この時点では
Ａ点は「Ｌ」電位になっている。その後、Ｑ４にもベー
ス電流が供給され始める。ここで、Ｑ２、Ｑ４、Ｑ７の
エミッタ面積が等しいので、Ｑ２、Ｑ４のベース・エミ
ッタ間電圧ＶBEが等しくなった時点、つまり、Ｑ４、Ｑ
７のＶBEが等しくなったところで誤差増幅器は平衡状態
となる。この平衡状態を保つためＱ６からはじめて電流
が出力される。この電流をＱ８で検出してパワーオンリ
セット信号を出力する。パワーオンリセット信号はシャ
ントレギュレータが負荷電流をシンクしている間、すな
わち、図に示すパワートランジスタＱ１０が動作してい
る間は発生している。図２は本考案の実施例の動作を示
す。
作する。基準電圧発生はＱ１、Ｑ２、Ｑ３、Ｒ１、Ｒ
２、Ｒ３で決定され、Ｑ４、Ｑ５、Ｑ６、Ｑ７で構成さ
れる誤差増幅器を介して負帰還される。Ｒ４、Ｒ５は基
準電圧を昇圧する抵抗である。今、Ｉ１から電流が供給
されると、Ｑ１、Ｑ２、Ｑ７が動作する。この時点では
Ａ点は「Ｌ」電位になっている。その後、Ｑ４にもベー
ス電流が供給され始める。ここで、Ｑ２、Ｑ４、Ｑ７の
エミッタ面積が等しいので、Ｑ２、Ｑ４のベース・エミ
ッタ間電圧ＶBEが等しくなった時点、つまり、Ｑ４、Ｑ
７のＶBEが等しくなったところで誤差増幅器は平衡状態
となる。この平衡状態を保つためＱ６からはじめて電流
が出力される。この電流をＱ８で検出してパワーオンリ
セット信号を出力する。パワーオンリセット信号はシャ
ントレギュレータが負荷電流をシンクしている間、すな
わち、図に示すパワートランジスタＱ１０が動作してい
る間は発生している。図２は本考案の実施例の動作を示
す。
【０００８】図１に示す回路では、シャントレギュレー
タの定電圧源出力Ｖｒより電源電圧Ｖｃｃが低下した場
合パワーオンリセット信号もなくなってしまう。この減
電圧時のパワーオンリセット出力を保持するには、図３
に示すように、パワーオンリセット出力Ｑ８に定電圧源
出力よりも低い電圧で動作するラッチ回路１０を付加す
ればよい。
タの定電圧源出力Ｖｒより電源電圧Ｖｃｃが低下した場
合パワーオンリセット信号もなくなってしまう。この減
電圧時のパワーオンリセット出力を保持するには、図３
に示すように、パワーオンリセット出力Ｑ８に定電圧源
出力よりも低い電圧で動作するラッチ回路１０を付加す
ればよい。
【０００９】
【考案の効果】以上説明したように、本考案によれば、
定電圧源回路に製品個々のばらつきが存在しても、必ず
個々の製品の定電圧源出力でパワーオンリセットがかか
り、また基準電圧との比較によるものでないため、定電
圧源出力に容量性負荷が接続された場合等の不具合が発
生しない利点があり、安定した動作が得られる。
定電圧源回路に製品個々のばらつきが存在しても、必ず
個々の製品の定電圧源出力でパワーオンリセットがかか
り、また基準電圧との比較によるものでないため、定電
圧源出力に容量性負荷が接続された場合等の不具合が発
生しない利点があり、安定した動作が得られる。
【図１】本考案の一実施例を示す図である。
【図２】本考案の実施例の動作を示す図である。
【図３】電源電圧の減圧時にパワーオンリセット出力が
なくなるのを防ぐ手段を示す図である。
なくなるのを防ぐ手段を示す図である。
【図４】従来のパワーオンリセット信号を得る方法を示
す図である。
す図である。
【図５】従来の方法の問題点の一つを示す図である。
【図６】従来の方法の問題点の他の一つを示す図であ
る。
る。
Ｑ トランジスタ Ｒ 抵抗 Ｉ１ 駆動電流 Ｃ デカップルコンデンサ
Claims (1)
- 【請求項１】 基準電圧発生回路の出力電圧が所定の電
圧になったことを誤差増幅器で検知し、誤差増幅器から
出力される電流を検知し、パワーオンリセット信号を出
力するパワーオンリセット回路で、 定電圧源出力ラインと接地間に直列に接続した分圧抵抗
Ｒ４、Ｒ５からなる基準電圧昇圧回路と、コレクタを定
電圧源出力ラインに接続しベースを上記Ｒ４、Ｒ５間に
接続したトランジスタＱ１と、コレクタとベースを抵抗
Ｒ１を介して上記Ｑ１のエミッタに接続しエミッタを接
地したトランジスタＱ２と、ベースを上記Ｑ２のベース
と接続し、コレクタを抵抗Ｒ２を介して上記Ｑ１のエミ
ッタと接続し、エミッタ抵抗Ｒ３を介して接地したトラ
ンジスタＱ３と、ベースを上記Ｒ２を介して上記Ｑ１の
エミッタに接続し、エミッタを接地したエミッタ面積が
上記Ｑ２と等しいトランジスタＱ４とからなる基準電圧
発生回路と、 上記トランジスタＱ４と、 エミッタを定電圧源出力ライ
ンに接続しコレクタとベースを上記Ｑ４のコレクタと接
続したトランジスタＱ５と、エミッタを定電圧源出力ラ
インに接続し、ベースを上記Ｑ５のベースと接続したト
ランジスタＱ６と、コレクタを上記Ｑ６のコレクタと接
続し、ベースを上記Ｑ２、Ｑ３のベースと接続しエミッ
タを接地したエミッタ面積が上記Ｑ２、Ｑ４と等しいト
ランジスタＱ７とからなる誤差増幅器と、上記トランジ
スタＱ６からの出力電流を検出しパワーオンリセット信
号を出力するパワーオンリセット信号出力回路とからな
ることを特徴とするパワーオンリセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992092684U JP2602610Y2 (ja) | 1992-12-25 | 1992-12-25 | パワーオンリセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992092684U JP2602610Y2 (ja) | 1992-12-25 | 1992-12-25 | パワーオンリセット回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0654321U JPH0654321U (ja) | 1994-07-22 |
| JP2602610Y2 true JP2602610Y2 (ja) | 2000-01-24 |
Family
ID=14061323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992092684U Expired - Fee Related JP2602610Y2 (ja) | 1992-12-25 | 1992-12-25 | パワーオンリセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2602610Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3816736B2 (ja) * | 2000-09-21 | 2006-08-30 | 株式会社東芝 | 半導体装置 |
| TWI726808B (zh) * | 2020-09-04 | 2021-05-01 | 新唐科技股份有限公司 | 欠壓鎖定電路及其操作方法 |
-
1992
- 1992-12-25 JP JP1992092684U patent/JP2602610Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0654321U (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4556795B2 (ja) | 電源回路 | |
| US5929623A (en) | Regulated power supply circuit | |
| JPS59108122A (ja) | 定電流発生回路 | |
| JP2704245B2 (ja) | 基準電圧発生回路 | |
| JP2602610Y2 (ja) | パワーオンリセット回路 | |
| JP2953226B2 (ja) | 基準電圧発生回路 | |
| JP2682175B2 (ja) | 定電圧回路 | |
| US6806770B2 (en) | Operational amplifier | |
| US5994887A (en) | Low power consumption constant-voltage circuit | |
| US4028602A (en) | Control circuit of an electric motor comprising an output transistor of NPN type | |
| JP3443266B2 (ja) | 定電圧回路 | |
| JP3197240B2 (ja) | 比較回路 | |
| JP3421430B2 (ja) | 電圧安定化回路 | |
| JP2500261B2 (ja) | 差動増幅回路 | |
| JP2625892B2 (ja) | 電源投入時の誤動作防止回路 | |
| JPH0576044B2 (ja) | ||
| JPH0346574Y2 (ja) | ||
| JP3097048B2 (ja) | ピーク電流ホールド回路 | |
| JP2900684B2 (ja) | 定電圧発生回路 | |
| JPH0619686B2 (ja) | 電源回路 | |
| JP2601404Y2 (ja) | シャントレギュレータ自己バイアス回路 | |
| KR0180459B1 (ko) | 전원 독립 및 온도 보상형 전류원 | |
| JPS59181802A (ja) | 電流入力型増幅装置 | |
| JP3226105B2 (ja) | 演算整流回路 | |
| JPH09204232A (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |