JP3223000B2 - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JP3223000B2 JP3223000B2 JP21643993A JP21643993A JP3223000B2 JP 3223000 B2 JP3223000 B2 JP 3223000B2 JP 21643993 A JP21643993 A JP 21643993A JP 21643993 A JP21643993 A JP 21643993A JP 3223000 B2 JP3223000 B2 JP 3223000B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- voltage
- current
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【0001】
【産業上の利用分野】本発明は、定電圧回路に関し、特
に、出力トランジスタの出力電極を短絡から解放した
際、該出力トランジスタの定電圧出力を確実に立上げる
ことのできる定電圧回路に関する。
に、出力トランジスタの出力電極を短絡から解放した
際、該出力トランジスタの定電圧出力を確実に立上げる
ことのできる定電圧回路に関する。
【0002】
【従来の技術】図4は従来の定電圧回路を示す図であ
る。図4において、Nチャンネル型のMOSトランジス
タ(1)及びダイオード(2)は電源Vcc及び接地の間
に直列接続されている。トランジスタ(3)のベースは
MOSトランジスタ(1)及びダイオード(2)の接続
点と接続され、該トランジスタ(3)のベースエミッタ
間にはダイオード(2)の両端電圧VBEが発生する様に
なっている。以上は、電源Vccの立上りを受けて図4の
定電圧回路を起動する起動回路を構成する。
る。図4において、Nチャンネル型のMOSトランジス
タ(1)及びダイオード(2)は電源Vcc及び接地の間
に直列接続されている。トランジスタ(3)のベースは
MOSトランジスタ(1)及びダイオード(2)の接続
点と接続され、該トランジスタ(3)のベースエミッタ
間にはダイオード(2)の両端電圧VBEが発生する様に
なっている。以上は、電源Vccの立上りを受けて図4の
定電圧回路を起動する起動回路を構成する。
【0003】トランジスタ(4)のコレクタエミッタは
トランジスタ(3)のコレクタエミッタと共通接続さ
れ、両者のエミッタは抵抗(5)を介して接地されてい
る。トランジスタ(6)(7)(8)のベースは共通接
続されている。そして、トランジスタ(6)のエミッタ
は抵抗(9)を介して電源Vccと接続され、コレクタは
トランジスタ(3)(4)のコレクタと接続されてい
る。又、トランジスタ(7)のエミッタは抵抗(10)
を介して電源Vccと接続され、コレクタはトランジスタ
(4)のベースと接続されると共にダイオード接続され
た2段のトランジスタ(12)(13)を介して接地さ
れている。又、トランジスタ(8)のエミッタは抵抗
(11)を介して電源Vccと接続されている。トランジ
スタ(14)はトランジスタ(6)(7)の飽和を防止
するものであり、エミッタベースはトランジスタ(6)
のベースコレクタと接続され、コレクタは接地されてい
る。以上は、トランジスタ(8)のコレクタから定電流
を発生する定電流回路を構成する。
トランジスタ(3)のコレクタエミッタと共通接続さ
れ、両者のエミッタは抵抗(5)を介して接地されてい
る。トランジスタ(6)(7)(8)のベースは共通接
続されている。そして、トランジスタ(6)のエミッタ
は抵抗(9)を介して電源Vccと接続され、コレクタは
トランジスタ(3)(4)のコレクタと接続されてい
る。又、トランジスタ(7)のエミッタは抵抗(10)
を介して電源Vccと接続され、コレクタはトランジスタ
(4)のベースと接続されると共にダイオード接続され
た2段のトランジスタ(12)(13)を介して接地さ
れている。又、トランジスタ(8)のエミッタは抵抗
(11)を介して電源Vccと接続されている。トランジ
スタ(14)はトランジスタ(6)(7)の飽和を防止
するものであり、エミッタベースはトランジスタ(6)
のベースコレクタと接続され、コレクタは接地されてい
る。以上は、トランジスタ(8)のコレクタから定電流
を発生する定電流回路を構成する。
【0004】上記の起動回路及び定電流回路において、
電源Vccが印加されると、MOSトランジスタ(1)の
オンに伴いトランジスタ(3)がオンし、トランジスタ
(6)(7)(8)のコレクタに定電流が流れる。この
時、トランジスタ(7)のコレクタ電流はトランジスタ
(12)(13)を流れ、トランジスタ(4)のベース
エミッタ電圧は2個のダイオードの端子電圧2VBEまで
開き、即ち、トランジスタ(3)のベースエミッタ電圧
はゼロになり、トランジスタ(3)はオフする。つま
り、トランジスタ(8)のコレクタから定電流が発生し
た時、起動回路は役割を終了するのである。
電源Vccが印加されると、MOSトランジスタ(1)の
オンに伴いトランジスタ(3)がオンし、トランジスタ
(6)(7)(8)のコレクタに定電流が流れる。この
時、トランジスタ(7)のコレクタ電流はトランジスタ
(12)(13)を流れ、トランジスタ(4)のベース
エミッタ電圧は2個のダイオードの端子電圧2VBEまで
開き、即ち、トランジスタ(3)のベースエミッタ電圧
はゼロになり、トランジスタ(3)はオフする。つま
り、トランジスタ(8)のコレクタから定電流が発生し
た時、起動回路は役割を終了するのである。
【0005】トランジスタ(15)(16)は電流ミラ
ー接続されている。トランジスタ(15)のコレクタは
抵抗(17)を介してトランジスタ(8)のコレクタと
接続され、エミッタは接地されている。又、トランジス
タ(16)のコレクタは抵抗(18)を介してトランジ
スタ(8)のコレクタと接続され、エミッタは抵抗(1
9)を介して接地されている。トランジスタ(21)の
ベースはトランジスタ(16)のコレクタと接続され、
エミッタは接地されている。コンデンサ(20)は発振
を防止するものであり、トランジスタ(21)のベース
コレクタに接続されている。ここで、トランジスタ
(8)のコレクタ電圧は、負の温度特性を有するトラン
ジスタ(21)のベースエミッタ電圧、及び、正の温度
特性を有する抵抗(18)の両端電圧を加えたものであ
り、又、抵抗(18)の両端電圧は、抵抗(18)(1
9)の抵抗比、及び、トランジスタ(15)(16)の
ベースエミッタの差電圧を乗じたものである。特に、ト
ランジスタ(8)のコレクタ電圧が温度変化の要因を受
けても変動しない様に、上記の正負の温度特性を相殺す
る必要がある。実験上、トランジスタ(8)のコレクタ
電圧が1.3V程度の時に温度変化の影響を無視でき、
トランジスタ(8)のコレクタ電圧が1.3Vとなる様
に抵抗(18)(19)の値を選択している。尚、抵抗
(17)は、抵抗(18)の両端電圧を決定し、トラン
ジスタ(15)(16)のベースエミッタ電圧を決定す
るものである。トランジスタ(22)のベースはトラン
ジスタ(16)のベースと接続され、エミッタは接地さ
れている。トランジスタ(23)(24)は電流ミラー
接続され、トランジスタ(22)のコレクタ電流に対応
する定電流をトランジスタ(21)コレクタに供給する
ものである。尚、トランジスタ(22)(23)(2
4)は温度変化の影響を受け難いものである。トランジ
スタ(25)はトランジスタ(8)の定電流出力の変動
を吸収するものであり、ベースはトランジスタ(21)
のコレクタと接続され、エミッタはトランジスタ(8)
のコレクタと接続され、コレクタは接地されている。即
ち、トランジスタ(8)の定電流出力が変動すると、ト
ランジスタ(25)が変動分を吸収し、トランジスタ
(8)のコレクタの基準電圧1.3Vが変動するのを防
止している。
ー接続されている。トランジスタ(15)のコレクタは
抵抗(17)を介してトランジスタ(8)のコレクタと
接続され、エミッタは接地されている。又、トランジス
タ(16)のコレクタは抵抗(18)を介してトランジ
スタ(8)のコレクタと接続され、エミッタは抵抗(1
9)を介して接地されている。トランジスタ(21)の
ベースはトランジスタ(16)のコレクタと接続され、
エミッタは接地されている。コンデンサ(20)は発振
を防止するものであり、トランジスタ(21)のベース
コレクタに接続されている。ここで、トランジスタ
(8)のコレクタ電圧は、負の温度特性を有するトラン
ジスタ(21)のベースエミッタ電圧、及び、正の温度
特性を有する抵抗(18)の両端電圧を加えたものであ
り、又、抵抗(18)の両端電圧は、抵抗(18)(1
9)の抵抗比、及び、トランジスタ(15)(16)の
ベースエミッタの差電圧を乗じたものである。特に、ト
ランジスタ(8)のコレクタ電圧が温度変化の要因を受
けても変動しない様に、上記の正負の温度特性を相殺す
る必要がある。実験上、トランジスタ(8)のコレクタ
電圧が1.3V程度の時に温度変化の影響を無視でき、
トランジスタ(8)のコレクタ電圧が1.3Vとなる様
に抵抗(18)(19)の値を選択している。尚、抵抗
(17)は、抵抗(18)の両端電圧を決定し、トラン
ジスタ(15)(16)のベースエミッタ電圧を決定す
るものである。トランジスタ(22)のベースはトラン
ジスタ(16)のベースと接続され、エミッタは接地さ
れている。トランジスタ(23)(24)は電流ミラー
接続され、トランジスタ(22)のコレクタ電流に対応
する定電流をトランジスタ(21)コレクタに供給する
ものである。尚、トランジスタ(22)(23)(2
4)は温度変化の影響を受け難いものである。トランジ
スタ(25)はトランジスタ(8)の定電流出力の変動
を吸収するものであり、ベースはトランジスタ(21)
のコレクタと接続され、エミッタはトランジスタ(8)
のコレクタと接続され、コレクタは接地されている。即
ち、トランジスタ(8)の定電流出力が変動すると、ト
ランジスタ(25)が変動分を吸収し、トランジスタ
(8)のコレクタの基準電圧1.3Vが変動するのを防
止している。
【0006】出力トランジスタ(26)は定電圧Voを
発生するものであり、コレクタは電源Vccと接続され、
エミッタは検出抵抗(27)(28)を介して接地され
ている。トランジスタ(29)(30)は差動増幅器を
構成し、トランジスタ(29)のベースはトランジスタ
(8)のコレクタと接続され、トランジスタ(30)の
ベースは検出抵抗(27)(28)の接続点と接続さ
れ、トランジスタ(29)(30)のエミッタは抵抗
(36)を介して接地されている。トランジスタ(3
1)(32)は電流ミラー接続され、エミッタは抵抗
(33)(34)を介して電源Vccと接続され、コレク
タはトランジスタ(29)(30)のコレクタと接続さ
れている。コンデンサ(35)は発振を防止するもので
あり、トランジスタ(30)のベースコレクタに接続さ
れている。上記の差動増幅器は、検出抵抗(27)(2
8)の接続点電圧が基準電圧1.3Vと等しくなる様に
動作する。例えば、検出抵抗(27)(28)の接続点
電圧が1.3Vより低い場合、トランジスタ(29)
(31)を介してトランジスタ(32)のコレクタ電流
が増大し、ダーリントン接続されたトランジスタ(3
7)(38)を介して出力トランジスタ(26)のベー
ス電流が増大する。従って、検出抵抗(27)(28)
の接続点電圧が上昇し、最終的に1.3Vとなる様に帰
還がかかることになる。
発生するものであり、コレクタは電源Vccと接続され、
エミッタは検出抵抗(27)(28)を介して接地され
ている。トランジスタ(29)(30)は差動増幅器を
構成し、トランジスタ(29)のベースはトランジスタ
(8)のコレクタと接続され、トランジスタ(30)の
ベースは検出抵抗(27)(28)の接続点と接続さ
れ、トランジスタ(29)(30)のエミッタは抵抗
(36)を介して接地されている。トランジスタ(3
1)(32)は電流ミラー接続され、エミッタは抵抗
(33)(34)を介して電源Vccと接続され、コレク
タはトランジスタ(29)(30)のコレクタと接続さ
れている。コンデンサ(35)は発振を防止するもので
あり、トランジスタ(30)のベースコレクタに接続さ
れている。上記の差動増幅器は、検出抵抗(27)(2
8)の接続点電圧が基準電圧1.3Vと等しくなる様に
動作する。例えば、検出抵抗(27)(28)の接続点
電圧が1.3Vより低い場合、トランジスタ(29)
(31)を介してトランジスタ(32)のコレクタ電流
が増大し、ダーリントン接続されたトランジスタ(3
7)(38)を介して出力トランジスタ(26)のベー
ス電流が増大する。従って、検出抵抗(27)(28)
の接続点電圧が上昇し、最終的に1.3Vとなる様に帰
還がかかることになる。
【0007】抵抗(39)(40)はトランジスタ(2
9)のベース及び接地の間に直列接続され、トランジス
タ(41)のベースは抵抗(39)(40)の接続点と
接続され、コレクタはトランジスタ(37)のベースと
接続され、エミッタは接地されている。以上は、過熱保
護回路を構成する。一般に、トランジスタはベースエミ
ッタ電圧VBEが1℃当り−2mV/℃変動する負の温度
特性を有している。トランジスタ(41)は125℃の
時のベースエミッタ電圧0.4Vで動作する様に、抵抗
(39)(40)の値を選択している。従って、図4の
定電圧回路の温度が125℃に達した時、トランジスタ
(37)のベースを強制的に接地して出力トランジスタ
(26)をオフし、定電圧回路を過熱状態から保護でき
る様にしている。
9)のベース及び接地の間に直列接続され、トランジス
タ(41)のベースは抵抗(39)(40)の接続点と
接続され、コレクタはトランジスタ(37)のベースと
接続され、エミッタは接地されている。以上は、過熱保
護回路を構成する。一般に、トランジスタはベースエミ
ッタ電圧VBEが1℃当り−2mV/℃変動する負の温度
特性を有している。トランジスタ(41)は125℃の
時のベースエミッタ電圧0.4Vで動作する様に、抵抗
(39)(40)の値を選択している。従って、図4の
定電圧回路の温度が125℃に達した時、トランジスタ
(37)のベースを強制的に接地して出力トランジスタ
(26)をオフし、定電圧回路を過熱状態から保護でき
る様にしている。
【0008】ダイオード接続されたトランジスタ(4
9)のコレクタは直列抵抗(45)〜(48)を介して
トランジスタ(37)のエミッタと接続されると共に抵
抗(48)を介してトランジスタ(38)のエミッタと
接続され、エミッタは接地されている。抵抗(42)及
び2段のツェナーダイオード(43)(44)は電源V
cc及び抵抗(46)(47)の接続点の間に直列接続さ
れている。トランジスタ(50)のベースは抵抗(4
5)(46)の接続点と接続され、コレクタはトランジ
スタ(37)のベースと接続され、エミッタはトランジ
スタ(49)のベースと接続されている。以上は、AS
O保護且つ電流制限回路を構成する。例えば、電源Vcc
が何らかの要因を受けて上昇し、トランジスタ(38)
のエミッタ電流が増大した場合、トランジスタ(50)
をオンし、トランジスタ(37)のベースを強制的に接
地して出力トランジスタ(26)をオフし、定電圧回路
を保護できる様にしている。
9)のコレクタは直列抵抗(45)〜(48)を介して
トランジスタ(37)のエミッタと接続されると共に抵
抗(48)を介してトランジスタ(38)のエミッタと
接続され、エミッタは接地されている。抵抗(42)及
び2段のツェナーダイオード(43)(44)は電源V
cc及び抵抗(46)(47)の接続点の間に直列接続さ
れている。トランジスタ(50)のベースは抵抗(4
5)(46)の接続点と接続され、コレクタはトランジ
スタ(37)のベースと接続され、エミッタはトランジ
スタ(49)のベースと接続されている。以上は、AS
O保護且つ電流制限回路を構成する。例えば、電源Vcc
が何らかの要因を受けて上昇し、トランジスタ(38)
のエミッタ電流が増大した場合、トランジスタ(50)
をオンし、トランジスタ(37)のベースを強制的に接
地して出力トランジスタ(26)をオフし、定電圧回路
を保護できる様にしている。
【0009】トランジスタ(51)のエミッタはトラン
ジスタ(37)のエミッタと接続され、ベースはダイオ
ード接続されたトランジスタ(52)を介して検出抵抗
(27)(28)の接続点と接続され、コレクタは抵抗
(36)を介して接地されている。通常、トランジスタ
(51)のベース電圧は、検出抵抗(27)(28)の
接続点電圧1.3V及びトランジスタ(52)のベース
エミッタ電圧0.7Vを加算した2Vである。又、通
常、トランジスタ(51)をオフする様に、即ち、トラ
ンジスタ(51)のベースエミッタ電圧を0.7V未満
とする様に、電源電圧Vccは決定している。以上は、出
力トランジスタ(26)のエミッタが短絡された時、出
力トランジスタ(26)の出力電流を制限する電流制限
回路を構成する。具体的には、出力トランジスタ(2
6)のエミッタが短絡されると、検出抵抗(27)(2
8)の接続点電圧はゼロになる。この時、トランジスタ
(29)のコレクタ電流が急激に増大して出力トランジ
スタ(26)の出力電流も増大しようとするが、トラン
ジスタ(51)がベース電圧の下降に伴いオンする為、
トランジスタ(37)のエミッタ電流がトランジスタ
(51)を介して抵抗(36)に側路し、トランジスタ
(29)のエミッタ電圧を押し上げベースエミッタ電圧
を狭めることになる。従って、トランジスタ(29)の
コレクタ電流は減少し、出力トランジスタ(26)の出
力電流は或る値Ioscまで減少することになる。図5は
出力トランジスタ(26)の出力電圧Vo及び出力電流
Ioの関係を示している。即ち、ポイントBにおいて、
出力トランジスタ(26)のエミッタが短絡されると、
出力電流Ioは図示のカーブを描いてIoscまで下降する
ことになる。
ジスタ(37)のエミッタと接続され、ベースはダイオ
ード接続されたトランジスタ(52)を介して検出抵抗
(27)(28)の接続点と接続され、コレクタは抵抗
(36)を介して接地されている。通常、トランジスタ
(51)のベース電圧は、検出抵抗(27)(28)の
接続点電圧1.3V及びトランジスタ(52)のベース
エミッタ電圧0.7Vを加算した2Vである。又、通
常、トランジスタ(51)をオフする様に、即ち、トラ
ンジスタ(51)のベースエミッタ電圧を0.7V未満
とする様に、電源電圧Vccは決定している。以上は、出
力トランジスタ(26)のエミッタが短絡された時、出
力トランジスタ(26)の出力電流を制限する電流制限
回路を構成する。具体的には、出力トランジスタ(2
6)のエミッタが短絡されると、検出抵抗(27)(2
8)の接続点電圧はゼロになる。この時、トランジスタ
(29)のコレクタ電流が急激に増大して出力トランジ
スタ(26)の出力電流も増大しようとするが、トラン
ジスタ(51)がベース電圧の下降に伴いオンする為、
トランジスタ(37)のエミッタ電流がトランジスタ
(51)を介して抵抗(36)に側路し、トランジスタ
(29)のエミッタ電圧を押し上げベースエミッタ電圧
を狭めることになる。従って、トランジスタ(29)の
コレクタ電流は減少し、出力トランジスタ(26)の出
力電流は或る値Ioscまで減少することになる。図5は
出力トランジスタ(26)の出力電圧Vo及び出力電流
Ioの関係を示している。即ち、ポイントBにおいて、
出力トランジスタ(26)のエミッタが短絡されると、
出力電流Ioは図示のカーブを描いてIoscまで下降する
ことになる。
【0010】以上説明した様に、各種保護機能を備える
ことにより、出力トランジスタ(26)のエミッタから
定電圧Voを得ていた。
ことにより、出力トランジスタ(26)のエミッタから
定電圧Voを得ていた。
【0011】
【発明が解決しようとする課題】出力トランジスタ(2
6)のエミッタを短絡した時の出力電流Ioscは、抵抗
(36)の値に応じて決まる。しかしながら、抵抗(3
6)が負の温度特性を有する為、出力電流Ioscは温度
に応じて増大及び減少を繰り返す不安定な状態にある。
例えば、出力電流Ioscが存在している時に出力トラン
ジスタ(26)を短絡から解放すれば、出力トランジス
タ(26)の出力電圧Voは速やかに定電圧まで立上り
何ら問題ない。ところが、出力電流Ioscが不安定な状
態からゼロに陥った時に出力トランジスタ(26)を短
絡から解放しても、検出抵抗(27)(28)の接続点
電圧がゼロのままである故に、トランジスタ(51)が
動作し続け、出力トランジスタ(26)の出力電圧Vo
は全く立上らない問題があった。この場合、再度起動し
直す必要があった。
6)のエミッタを短絡した時の出力電流Ioscは、抵抗
(36)の値に応じて決まる。しかしながら、抵抗(3
6)が負の温度特性を有する為、出力電流Ioscは温度
に応じて増大及び減少を繰り返す不安定な状態にある。
例えば、出力電流Ioscが存在している時に出力トラン
ジスタ(26)を短絡から解放すれば、出力トランジス
タ(26)の出力電圧Voは速やかに定電圧まで立上り
何ら問題ない。ところが、出力電流Ioscが不安定な状
態からゼロに陥った時に出力トランジスタ(26)を短
絡から解放しても、検出抵抗(27)(28)の接続点
電圧がゼロのままである故に、トランジスタ(51)が
動作し続け、出力トランジスタ(26)の出力電圧Vo
は全く立上らない問題があった。この場合、再度起動し
直す必要があった。
【0012】そこで、本発明は、出力トランジスタの出
力電極を短絡から解放した際、該出力トランジスタの定
電圧出力を確実に立上げることのできる定電圧回路を提
供することを目的とする。
力電極を短絡から解放した際、該出力トランジスタの定
電圧出力を確実に立上げることのできる定電圧回路を提
供することを目的とする。
【0013】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、出力トランジスタと、該出力トランジスタの出力
電極と接続された検出抵抗と、該検出抵抗の検出電圧と
基準電圧とを比較する差動増幅器と、を有し、該差動増
幅器の出力に応じて前記出力トランジスタの出力電極か
ら定電圧を発生する定電圧回路において、前記出力トラ
ンジスタの出力電流の状態を検出する複数の直列抵抗
と、前記複数の直列抵抗の任意の端子電圧に応じて前記
出力トランジスタの入力電流を制限する制限手段と、前
記出力トランジスタの出力電極が短絡されていない時、
前記複数の直列抵抗の一部を短絡し、前記出力トランジ
スタの出力電極が短絡されて所定電圧まで立下った時、
前記複数の直列抵抗の短絡を禁止する制御手段と、を備
え、前記出力トランジスタの出力電極が短絡されていな
い時、前記出力トランジスタの出力電流を第1電流に制
限し、前記出力トランジスタの出力電極が短絡された
時、前記出力トランジスタの出力電流を前記第1電流よ
り小さい第2電流に制限する点である。
解決する為に成されたものであり、その特徴とするとこ
ろは、出力トランジスタと、該出力トランジスタの出力
電極と接続された検出抵抗と、該検出抵抗の検出電圧と
基準電圧とを比較する差動増幅器と、を有し、該差動増
幅器の出力に応じて前記出力トランジスタの出力電極か
ら定電圧を発生する定電圧回路において、前記出力トラ
ンジスタの出力電流の状態を検出する複数の直列抵抗
と、前記複数の直列抵抗の任意の端子電圧に応じて前記
出力トランジスタの入力電流を制限する制限手段と、前
記出力トランジスタの出力電極が短絡されていない時、
前記複数の直列抵抗の一部を短絡し、前記出力トランジ
スタの出力電極が短絡されて所定電圧まで立下った時、
前記複数の直列抵抗の短絡を禁止する制御手段と、を備
え、前記出力トランジスタの出力電極が短絡されていな
い時、前記出力トランジスタの出力電流を第1電流に制
限し、前記出力トランジスタの出力電極が短絡された
時、前記出力トランジスタの出力電流を前記第1電流よ
り小さい第2電流に制限する点である。
【0014】
【作用】本発明によれば、出力トランジスタの出力電極
が短絡されていない時、複数の直列抵抗の一部を短絡
し、出力トランジスタの出力電流を第1電流に制限す
る。又、出力トランジスタの出力電極が短絡されて所定
電圧まで立下った時、複数の直列抵抗の短絡を禁止し、
出力トランジスタの出力電流を第1電流より小さい第2
電流に制限する。
が短絡されていない時、複数の直列抵抗の一部を短絡
し、出力トランジスタの出力電流を第1電流に制限す
る。又、出力トランジスタの出力電極が短絡されて所定
電圧まで立下った時、複数の直列抵抗の短絡を禁止し、
出力トランジスタの出力電流を第1電流より小さい第2
電流に制限する。
【0015】
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図1は本発明の定電圧回路を示す図である。尚、図
1及び図4の同一素子は同一符号で示すものとする。図
1において、抵抗(53)は、抵抗(48)の及びトラ
ンジスタ(49)のコレクタの間に直列接続されてい
る。制御手段(54)は、出力トランジスタ(26)の
出力電流Ioの大きさに応じて、抵抗(53)を短絡又
は短絡解除するものであり、2本の入力線はトランジス
タ(8)のコレクタ及び出力トランジスタ(26)のエ
ミッタと接続され、2本の出力線は抵抗(53)の両端
と接続されている。
る。図1は本発明の定電圧回路を示す図である。尚、図
1及び図4の同一素子は同一符号で示すものとする。図
1において、抵抗(53)は、抵抗(48)の及びトラ
ンジスタ(49)のコレクタの間に直列接続されてい
る。制御手段(54)は、出力トランジスタ(26)の
出力電流Ioの大きさに応じて、抵抗(53)を短絡又
は短絡解除するものであり、2本の入力線はトランジス
タ(8)のコレクタ及び出力トランジスタ(26)のエ
ミッタと接続され、2本の出力線は抵抗(53)の両端
と接続されている。
【0016】図2は図1の制御手段(54)の具体回路
を示す図である。尚、図1及び図2の同一素子は同一符
号で示すものとする。図2において、トランジスタ(5
5)のベースは抵抗(56)を介して出力トランジスタ
(26)のエミッタと接続され、コレクタは電源Vccと
接続され、エミッタは抵抗(57)を介して接地されて
いる。トランジスタ(58)のベースはトランジスタ
(55)のエミッタと接続され、コレクタは抵抗(5
9)を介して電源Vccと接続され、エミッタは抵抗(6
0)を介して接地されている。トランジスタ(61)の
ベースはトランジスタ(58)のコレクタと接続され、
エミッタは電源Vccと接続されている。ダイオード接続
されたトランジスタ(62)のコレクタは抵抗(63)
を介してトランジスタ(61)のコレクタと接続されて
いる。トランジスタ(64)のベースはトランジスタ
(62)のエミッタと接続され、コレクタエミッタは抵
抗(53)の両端と接続されている。以上は、出力トラ
ンジスタ(26)の出力電流Ioの大きさに応じて、抵
抗(53)を短絡又は短絡解除する制御手段を構成す
る。
を示す図である。尚、図1及び図2の同一素子は同一符
号で示すものとする。図2において、トランジスタ(5
5)のベースは抵抗(56)を介して出力トランジスタ
(26)のエミッタと接続され、コレクタは電源Vccと
接続され、エミッタは抵抗(57)を介して接地されて
いる。トランジスタ(58)のベースはトランジスタ
(55)のエミッタと接続され、コレクタは抵抗(5
9)を介して電源Vccと接続され、エミッタは抵抗(6
0)を介して接地されている。トランジスタ(61)の
ベースはトランジスタ(58)のコレクタと接続され、
エミッタは電源Vccと接続されている。ダイオード接続
されたトランジスタ(62)のコレクタは抵抗(63)
を介してトランジスタ(61)のコレクタと接続されて
いる。トランジスタ(64)のベースはトランジスタ
(62)のエミッタと接続され、コレクタエミッタは抵
抗(53)の両端と接続されている。以上は、出力トラ
ンジスタ(26)の出力電流Ioの大きさに応じて、抵
抗(53)を短絡又は短絡解除する制御手段を構成す
る。
【0017】通常、出力トランジスタ(26)の定電圧
Voは、トランジスタ(55)(58)のベースエミッ
タ電圧及び抵抗(60)の端子電圧を加えた値(例えば
2V)より高い範囲にあり、即ち、トランジスタ(5
5)がオンした後にトランジスタ(64)がオンし、抵
抗(53)は短絡された状態にある。図3のポイントA
において、出力トランジスタ(26)のエミッタが短絡
されると、出力電圧Voが下降し始める。この時、検出
抵抗(27)(28)の接続点電圧が下降する為、トラ
ンジスタ(29)のコレクタ電流が増大し、トランジス
タ(37)(38)のエミッタ電流が増大し、出力電流
Ioが増大しようとする。ところが、抵抗(48)の端
子電圧が上昇する為、トランジスタ(50)が動作し、
トランジスタ(37)のベース電流はトランジスタ(5
0)(49)のコレクタエミッタを経由して分流してし
まう。従って、出力トランジスタ(26)の出力電圧V
oは、出力電流Ioが一定のままで下降する。その後、出
力トランジスタ(26)の出力電圧Voが2V未満まで
下降すると、トランジスタ(55)がオフした後にトラ
ンジスタ(64)がオフし、抵抗(53)は短絡から解
放される。即ち、抵抗(48)(53)が直列接続され
る。すると、抵抗(48)の端子電圧が更に上昇する
為、トランジスタ(50)が飽和領域で動作し、トラン
ジスタ(37)のベース電流は更に側路される。従っ
て、出力トランジスタ(26)の出力電圧Voは、出力
電流IoがIoscまで減少する過程を経てゼロになる。こ
の出力電流Ioscは、抵抗(36)に依存しない為、温
度変化が生じても安定状態にある。即ち、出力トランジ
スタ(26)が短絡から解放されると、出力トランジス
タ(26)の出力電圧Voは確実に定電圧まで立上るこ
とになる。
Voは、トランジスタ(55)(58)のベースエミッ
タ電圧及び抵抗(60)の端子電圧を加えた値(例えば
2V)より高い範囲にあり、即ち、トランジスタ(5
5)がオンした後にトランジスタ(64)がオンし、抵
抗(53)は短絡された状態にある。図3のポイントA
において、出力トランジスタ(26)のエミッタが短絡
されると、出力電圧Voが下降し始める。この時、検出
抵抗(27)(28)の接続点電圧が下降する為、トラ
ンジスタ(29)のコレクタ電流が増大し、トランジス
タ(37)(38)のエミッタ電流が増大し、出力電流
Ioが増大しようとする。ところが、抵抗(48)の端
子電圧が上昇する為、トランジスタ(50)が動作し、
トランジスタ(37)のベース電流はトランジスタ(5
0)(49)のコレクタエミッタを経由して分流してし
まう。従って、出力トランジスタ(26)の出力電圧V
oは、出力電流Ioが一定のままで下降する。その後、出
力トランジスタ(26)の出力電圧Voが2V未満まで
下降すると、トランジスタ(55)がオフした後にトラ
ンジスタ(64)がオフし、抵抗(53)は短絡から解
放される。即ち、抵抗(48)(53)が直列接続され
る。すると、抵抗(48)の端子電圧が更に上昇する
為、トランジスタ(50)が飽和領域で動作し、トラン
ジスタ(37)のベース電流は更に側路される。従っ
て、出力トランジスタ(26)の出力電圧Voは、出力
電流IoがIoscまで減少する過程を経てゼロになる。こ
の出力電流Ioscは、抵抗(36)に依存しない為、温
度変化が生じても安定状態にある。即ち、出力トランジ
スタ(26)が短絡から解放されると、出力トランジス
タ(26)の出力電圧Voは確実に定電圧まで立上るこ
とになる。
【0018】一方、トランジスタ(65)のベースはト
ランジスタ(8)のコレクタと接続され、エミッタは抵
抗(66)を介して接地されている。トランジスタ(6
7)(68)(69)は電流ミラー回路を構成し、トラ
ンジスタ(67)(68)(69)のエミッタは抵抗
(70)(71)(72)を介して電源Vccと接続さ
れ、トランジスタ(67)のコレクタはトランジスタ
(65)のコレクタと接続されている。トランジスタ
(73)のエミッタはトランジスタ(68)のコレクタ
と接続され、エミッタは抵抗(74)を介して接地され
ている。トランジスタ(75)のコレクタはトランジス
タ(69)のコレクタと接続され、エミッタは接地され
ている。コンデンサ(76)はトランジスタ(73)
(75)のベース及び接地の間に接続されている。トラ
ンジスタ(77)のベースはトランジスタ(75)のコ
レクタと接続され、コレクタエミッタは抵抗(53)の
両端と接続されている。尚、コンデンサ(76)の時定
数は、電源Vccが立上った後、出力トランジスタ(2
6)の出力電流がIoscからIoへ増大する迄、抵抗(5
3)を短絡できる値に選択されている。
ランジスタ(8)のコレクタと接続され、エミッタは抵
抗(66)を介して接地されている。トランジスタ(6
7)(68)(69)は電流ミラー回路を構成し、トラ
ンジスタ(67)(68)(69)のエミッタは抵抗
(70)(71)(72)を介して電源Vccと接続さ
れ、トランジスタ(67)のコレクタはトランジスタ
(65)のコレクタと接続されている。トランジスタ
(73)のエミッタはトランジスタ(68)のコレクタ
と接続され、エミッタは抵抗(74)を介して接地され
ている。トランジスタ(75)のコレクタはトランジス
タ(69)のコレクタと接続され、エミッタは接地され
ている。コンデンサ(76)はトランジスタ(73)
(75)のベース及び接地の間に接続されている。トラ
ンジスタ(77)のベースはトランジスタ(75)のコ
レクタと接続され、コレクタエミッタは抵抗(53)の
両端と接続されている。尚、コンデンサ(76)の時定
数は、電源Vccが立上った後、出力トランジスタ(2
6)の出力電流がIoscからIoへ増大する迄、抵抗(5
3)を短絡できる値に選択されている。
【0019】電源Vccが立上ると、トランジスタ(6
5)のベースに基準電圧1.3Vが印加される為、トラ
ンジスタ(65)(67)(68)(69)がオンす
る。この時、コンデンサ(76)はトランジスタ(7
3)のオンに伴い充電を開始するが、その端子電圧はト
ランジスタ(75)をオンできる値に至っていない。即
ち、トランジスタ(77)がオンし、抵抗(53)は短
絡された状態にある。従って、出力トランジスタ(2
6)の出力電流は図3の軌跡を描いてIoscからIoへ増
大する。その後、出力トランジスタ(26)の出力電流
がIoに達すると、コンデンサ(76)の端子電圧が上
昇し、トランジスタ(75)がオンする。即ち、トラン
ジスタ(77)がオフし、抵抗(53)は短絡から解放
されようとする。ところが、出力トランジスタ(26)
の出力電圧が2Vに達している為、トランジスタ(6
4)がオンし、抵抗(53)は短絡を継続する。そし
て、出力トランジスタ(26)の出力電圧はVoまで上
昇して安定することになる。
5)のベースに基準電圧1.3Vが印加される為、トラ
ンジスタ(65)(67)(68)(69)がオンす
る。この時、コンデンサ(76)はトランジスタ(7
3)のオンに伴い充電を開始するが、その端子電圧はト
ランジスタ(75)をオンできる値に至っていない。即
ち、トランジスタ(77)がオンし、抵抗(53)は短
絡された状態にある。従って、出力トランジスタ(2
6)の出力電流は図3の軌跡を描いてIoscからIoへ増
大する。その後、出力トランジスタ(26)の出力電流
がIoに達すると、コンデンサ(76)の端子電圧が上
昇し、トランジスタ(75)がオンする。即ち、トラン
ジスタ(77)がオフし、抵抗(53)は短絡から解放
されようとする。ところが、出力トランジスタ(26)
の出力電圧が2Vに達している為、トランジスタ(6
4)がオンし、抵抗(53)は短絡を継続する。そし
て、出力トランジスタ(26)の出力電圧はVoまで上
昇して安定することになる。
【0020】以上より、出力トランジスタ(26)が短
絡された時、検出抵抗(27)(28)に電流Ioより
低い電流Ioscを安定状態で流すことができる。それ故
に、出力トランジスタ(26)が短絡から解放された
時、出力トランジスタ(26)の出力電圧を確実に定電
圧Voまで復帰させることができる。
絡された時、検出抵抗(27)(28)に電流Ioより
低い電流Ioscを安定状態で流すことができる。それ故
に、出力トランジスタ(26)が短絡から解放された
時、出力トランジスタ(26)の出力電圧を確実に定電
圧Voまで復帰させることができる。
【0021】
【発明の効果】本発明によれば、出力トランジスタが短
絡された時、検出抵抗に通常の第1電流より低い第2電
流を安定状態で流すことができる。それ故に、出力トラ
ンジスタが短絡から解放された時、出力トランジスタの
出力電圧を確実に定電圧まで復帰させることができる利
点が得られる。
絡された時、検出抵抗に通常の第1電流より低い第2電
流を安定状態で流すことができる。それ故に、出力トラ
ンジスタが短絡から解放された時、出力トランジスタの
出力電圧を確実に定電圧まで復帰させることができる利
点が得られる。
【図1】本発明の定電圧回路を示す図である。
【図2】図1の制御手段を示す図である。
【図3】図1の特性を示す図である。
【図4】従来の定電圧回路を示す図である。
【図5】図4の特性を示す図である。
(26) 出力トランジスタ (27)(28) 検出抵抗 (29)(30) トランジスタ (48)(53) 抵抗 (54) 制御手段
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−53664(JP,A) 特開 平5−53665(JP,A) 特開 昭64−10310(JP,A) (58)調査した分野(Int.Cl.7,DB名) G05F 1/445,1/56 G05F 1/613,1/618
Claims (2)
- 【請求項1】 出力トランジスタと、該出力トランジス
タの出力電極と接続された検出抵抗と、該検出抵抗の検
出電圧と基準電圧とを比較する差動増幅器とを有し、該
差動増幅器の出力に応じて前記出力トランジスタの出力
電極から定電圧を発生する定電圧発生回路において、 前記出力トランジスタのベースに一端を接続され出力電
流の状態を制限する複数の直列抵抗と、前記差動増幅器の出力に応じて出力トランジスタのベー
スにベース電流を供給する供給用のトランジスタと前記
直列抵抗の端子電圧に応じて動作・不動作し前記供給用
のトランジスタのベース電流を制限する制限用のトラン
ジスタとよりなる 前記出力トランジスタのベース電流を
制限する制限手段と、 前記出力トランジスタの出力電極が短絡されていない
時、前記複数の直列抵抗の一部を短絡し、前記出力トラ
ンジスタの出力電極が短絡されて出力電圧が所定電圧ま
で立ち下がった時、前記複数の直列抵抗の短絡を解除す
る制御手段とを備え、 前記出力トランジスタの出力電極が短絡されていない
時、前記制御手段により前記複数の直列抵抗の一部を短
絡し前記制限用のトランジスタを不動作させ供給用のト
ランジスタに制限されないベース電流を供給し、それに
より前記出力トランジスタに制限されない大きなベース
電流を供給し出力電流を大きな第1電流に制限して前記
出力トランジスタに流し、前記出力トランジスタの出力
電極が短絡されて出力電圧が所定電圧まで立ち下がった
時、前記制御手段により前記複数の直列抵抗の一部の短
絡を解除して制限用のトランジスタを飽和領域で動作さ
せ、供給用のトランジスタのベース電流を十分に制限
し、それにより前記出力トランジスタのベース電流を制
限し、出力電流を小さい第2電流に制限して前記出力ト
ランジスタに流すことを特徴とする定電圧回路。 - 【請求項2】 前記出力トランジスタの出力電極が短絡
から解放された時、前記複数の直列抵抗の一部を短絡し
て前記制御手段により前記出力トランジスタに前記第1
電流を供給して所定の出力電圧まで立ち上げることを特
徴とする請求項1記載の定電圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21643993A JP3223000B2 (ja) | 1993-08-31 | 1993-08-31 | 定電圧回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21643993A JP3223000B2 (ja) | 1993-08-31 | 1993-08-31 | 定電圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0764656A JPH0764656A (ja) | 1995-03-10 |
JP3223000B2 true JP3223000B2 (ja) | 2001-10-29 |
Family
ID=16688562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21643993A Expired - Fee Related JP3223000B2 (ja) | 1993-08-31 | 1993-08-31 | 定電圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3223000B2 (ja) |
-
1993
- 1993-08-31 JP JP21643993A patent/JP3223000B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0764656A (ja) | 1995-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3394389B2 (ja) | 直流安定化電源回路 | |
JPH0683042B2 (ja) | 出力ドライバ回路 | |
US4593338A (en) | Constant-voltage power supply circuit | |
JP3693528B2 (ja) | 電源装置 | |
JPH07182055A (ja) | 安定化電源回路 | |
JPH10201095A (ja) | 電源回路 | |
JP3223000B2 (ja) | 定電圧回路 | |
US6259287B1 (en) | Regulated voltage supply with low voltage inhibit reset circuit | |
JP2003150255A (ja) | 電源回路 | |
JP2002304225A (ja) | 電流制限回路及び電源回路 | |
US4381484A (en) | Transistor current source | |
JP3589032B2 (ja) | 起動回路 | |
JP3123778B2 (ja) | 定電圧回路 | |
JP2019144922A (ja) | レギュレータ回路 | |
JP2721100B2 (ja) | 電流制限装置 | |
JP3197240B2 (ja) | 比較回路 | |
JPS6352482B2 (ja) | ||
JP2900684B2 (ja) | 定電圧発生回路 | |
JP2604497B2 (ja) | 複数出力電源回路 | |
JP3021222B2 (ja) | 安定化電源回路 | |
JP2002049430A (ja) | 電源回路 | |
KR100577552B1 (ko) | 반도체 메모리 장치의 내부 전압 변환회로 | |
JP2617123B2 (ja) | 安定化直流電源回路 | |
US6259297B1 (en) | Protection circuit for power transistor | |
US5336987A (en) | Voltage stabilizing circuit of switching power supply circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |