JP2003150255A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP2003150255A JP2003150255A JP2001346226A JP2001346226A JP2003150255A JP 2003150255 A JP2003150255 A JP 2003150255A JP 2001346226 A JP2001346226 A JP 2001346226A JP 2001346226 A JP2001346226 A JP 2001346226A JP 2003150255 A JP2003150255 A JP 2003150255A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 11
- 230000000630 rising effect Effects 0.000 abstract 1
- 230000007704 transition Effects 0.000 abstract 1
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 消費電流を低減すること。
【解決手段】 基準電圧回路２０とオペアンプ２１は、
端子１４に生成される出力電圧Ｖｏを電源電圧として動
作する。電源立ち上げ時において、出力電圧Ｖｏが低い
期間、起動回路２３のトランジスタＱ１７がオン、Ｑ１
４がオフとなり、トランジスタＱ１２、Ｑ１１が十分に
オンする。出力電圧Ｖｏが所定電圧にまで上昇するとト
ランジスタＱ１７がオフし、通常のフィードバック制御
に移行する。これにより、電源立ち上げ時における不安
定状態の発生を抑制しつつ消費電流を低減できる。
端子１４に生成される出力電圧Ｖｏを電源電圧として動
作する。電源立ち上げ時において、出力電圧Ｖｏが低い
期間、起動回路２３のトランジスタＱ１７がオン、Ｑ１
４がオフとなり、トランジスタＱ１２、Ｑ１１が十分に
オンする。出力電圧Ｖｏが所定電圧にまで上昇するとト
ランジスタＱ１７がオフし、通常のフィードバック制御
に移行する。これにより、電源立ち上げ時における不安
定状態の発生を抑制しつつ消費電流を低減できる。
Description
【０００１】
【発明の属する技術分野】本発明は、シリーズレギュレ
ータ形式の電源回路に関する。
ータ形式の電源回路に関する。
【０００２】
【発明が解決しようとする課題】図３（ａ）は、車両に
搭載されたＥＣＵ(Electronic Control Unit) などにお
いて従来より用いられているシリーズレギュレータ形式
の電源回路の電気的構成を示している。この図３（ａ）
において、電源回路１は、ＣＭＯＳプロセスにより製造
される制御用のＩＣ２、電圧を降下させるためのトラン
ジスタＱ１、当該トランジスタＱ１を駆動するトランジ
スタＱ２、抵抗Ｒ１〜Ｒ４および逆接続保護用のダイオ
ードＤ１から構成されている。電源入力端子３にはバッ
テリ（図示せず）からバッテリ電圧ＶＢが供給され、Ｉ
Ｃ２による定電圧制御により端子４には５Ｖの定電圧が
生成されるようになっている。
搭載されたＥＣＵ(Electronic Control Unit) などにお
いて従来より用いられているシリーズレギュレータ形式
の電源回路の電気的構成を示している。この図３（ａ）
において、電源回路１は、ＣＭＯＳプロセスにより製造
される制御用のＩＣ２、電圧を降下させるためのトラン
ジスタＱ１、当該トランジスタＱ１を駆動するトランジ
スタＱ２、抵抗Ｒ１〜Ｒ４および逆接続保護用のダイオ
ードＤ１から構成されている。電源入力端子３にはバッ
テリ（図示せず）からバッテリ電圧ＶＢが供給され、Ｉ
Ｃ２による定電圧制御により端子４には５Ｖの定電圧が
生成されるようになっている。
【０００３】ＩＣ２は、基準電圧Ｖｒを生成する基準電
圧回路５（例えばバンドギャップ基準電圧回路）、抵抗
Ｒ５とＲ６とからなる出力電圧検出回路６、前記基準電
圧Ｖｒと検出電圧Ｖａとの差分に基づいてＩＣ２の端子
７を介して前記トランジスタＱ２を制御するオペアンプ
８、基準電圧回路５とオペアンプ８に対し動作用電源電
圧（約５Ｖ）を供給するクランプ回路９、生成された５
Ｖの定電圧を電源電圧として動作するその他の回路など
を備えている。
圧回路５（例えばバンドギャップ基準電圧回路）、抵抗
Ｒ５とＲ６とからなる出力電圧検出回路６、前記基準電
圧Ｖｒと検出電圧Ｖａとの差分に基づいてＩＣ２の端子
７を介して前記トランジスタＱ２を制御するオペアンプ
８、基準電圧回路５とオペアンプ８に対し動作用電源電
圧（約５Ｖ）を供給するクランプ回路９、生成された５
Ｖの定電圧を電源電圧として動作するその他の回路など
を備えている。
【０００４】ここで、クランプ回路９は、図３（ｂ）に
示すようにゲート・ドレイン間が接続されたＰチャネル
型のトランジスタＱ３〜Ｑ６およびＮチャネル型のトラ
ンジスタＱ７が縦続接続された構成を備えている。電源
入力端子３のバッテリ電圧ＶＢは、ダイオードＤ１、抵
抗Ｒ４、ＩＣ２の端子１０を介してクランプ回路９に印
加されるようになっている。
示すようにゲート・ドレイン間が接続されたＰチャネル
型のトランジスタＱ３〜Ｑ６およびＮチャネル型のトラ
ンジスタＱ７が縦続接続された構成を備えている。電源
入力端子３のバッテリ電圧ＶＢは、ダイオードＤ１、抵
抗Ｒ４、ＩＣ２の端子１０を介してクランプ回路９に印
加されるようになっている。
【０００５】クランプ回路９に供給する電流ＩCLMPを決
める抵抗Ｒ４の値は、バッテリ電圧ＶＢが仕様上決めら
れている最低電圧（例えば８Ｖ）となった場合にも基準
電圧回路５とオペアンプ８に対し十分な動作電流が供給
されるように、比較的小さい値に設定されている。その
ため、バッテリ電圧ＶＢが上昇するほど電流ＩCLMPが増
大し、それに伴って電源回路１の消費電流が増大すると
いう問題があった。特に、電源回路１がＥＣＵなどの車
両搭載機器に用いられている場合、バッテリの消費を早
める原因となるため改善が望まれていた。
める抵抗Ｒ４の値は、バッテリ電圧ＶＢが仕様上決めら
れている最低電圧（例えば８Ｖ）となった場合にも基準
電圧回路５とオペアンプ８に対し十分な動作電流が供給
されるように、比較的小さい値に設定されている。その
ため、バッテリ電圧ＶＢが上昇するほど電流ＩCLMPが増
大し、それに伴って電源回路１の消費電流が増大すると
いう問題があった。特に、電源回路１がＥＣＵなどの車
両搭載機器に用いられている場合、バッテリの消費を早
める原因となるため改善が望まれていた。
【０００６】本発明は上記事情に鑑みてなされたもの
で、その目的は、消費電流を低減したシリーズレギュレ
ータ形式の電源回路を提供することにある。
で、その目的は、消費電流を低減したシリーズレギュレ
ータ形式の電源回路を提供することにある。
【０００７】
【課題を解決するための手段】請求項１に記載した電源
回路によれば、電圧制御回路は本電源回路自身の出力電
圧を電源電圧として動作するので、電圧制御回路を動作
させるための専用別電源を設ける必要がなく、この専用
別電源（例えばクランプ回路）を設けていた従来構成に
比べ、当該専用別電源の動作に必要となる消費電流を低
減することができる。しかし、この構成のみでは、電源
立ち上げ時のように出力電圧が所定電圧よりも低い低出
力電圧の期間、電圧制御回路による閉ループ制御が不安
定となり、出力電圧が目標電圧まで上昇しなかったり上
昇に長時間を要するなどの不安定状態に陥る虞がある。
回路によれば、電圧制御回路は本電源回路自身の出力電
圧を電源電圧として動作するので、電圧制御回路を動作
させるための専用別電源を設ける必要がなく、この専用
別電源（例えばクランプ回路）を設けていた従来構成に
比べ、当該専用別電源の動作に必要となる消費電流を低
減することができる。しかし、この構成のみでは、電源
立ち上げ時のように出力電圧が所定電圧よりも低い低出
力電圧の期間、電圧制御回路による閉ループ制御が不安
定となり、出力電圧が目標電圧まで上昇しなかったり上
昇に長時間を要するなどの不安定状態に陥る虞がある。
【０００８】そこで、本手段では、低出力電圧の期間、
電圧制御回路による閉ループ制御に替わって起動回路に
よる開ループ制御が行われるようになっている。すなわ
ち、低出力電圧の期間、電源入出力端子間の電流経路に
介在する主トランジスタには、出力電圧の大きさとは関
係なく十分なオン状態を確保するために必要な第２の駆
動信号が与えられる。これにより、電源立ち上げ時にお
いて出力電圧が短時間で安定して上昇する。また、出力
電圧が所定電圧以上に上昇した後は通常の閉ループ制御
が行われるので、目標電圧に一致した出力電圧を得るこ
とができる。なお、付加される起動回路は信号処理回路
であるためその消費電流は小さく、電源回路全体として
の消費電流を小さく維持できる。
電圧制御回路による閉ループ制御に替わって起動回路に
よる開ループ制御が行われるようになっている。すなわ
ち、低出力電圧の期間、電源入出力端子間の電流経路に
介在する主トランジスタには、出力電圧の大きさとは関
係なく十分なオン状態を確保するために必要な第２の駆
動信号が与えられる。これにより、電源立ち上げ時にお
いて出力電圧が短時間で安定して上昇する。また、出力
電圧が所定電圧以上に上昇した後は通常の閉ループ制御
が行われるので、目標電圧に一致した出力電圧を得るこ
とができる。なお、付加される起動回路は信号処理回路
であるためその消費電流は小さく、電源回路全体として
の消費電流を小さく維持できる。
【０００９】請求項２に記載した電源回路によれば、目
標電圧に対応した基準電圧を出力する基準電圧発生回路
も本電源回路自身の出力電圧を電源電圧として動作する
ので、基準電圧発生回路を動作させるための専用電源も
不要となり、消費電流を一層低減できる。この基準電圧
発生回路も電源電圧が低い場合に動作が不安定になり易
いが、請求項１記載の手段によって出力電圧を確実に立
ち上げることができるので、基準電圧発生回路に起因す
る不安定状態は発生しない。
標電圧に対応した基準電圧を出力する基準電圧発生回路
も本電源回路自身の出力電圧を電源電圧として動作する
ので、基準電圧発生回路を動作させるための専用電源も
不要となり、消費電流を一層低減できる。この基準電圧
発生回路も電源電圧が低い場合に動作が不安定になり易
いが、請求項１記載の手段によって出力電圧を確実に立
ち上げることができるので、基準電圧発生回路に起因す
る不安定状態は発生しない。
【００１０】請求項３に記載した電源回路によれば、電
圧制御回路と起動回路とが出力トランジスタを備えた一
つのオペアンプとして構成され、起動回路は、低出力電
圧の期間オペアンプの出力トランジスタの制御端子を所
定電位に固定する。これに対応して、駆動回路は主トラ
ンジスタに対し第２の駆動信号を与え、主トランジスタ
が十分なオン状態となる。
圧制御回路と起動回路とが出力トランジスタを備えた一
つのオペアンプとして構成され、起動回路は、低出力電
圧の期間オペアンプの出力トランジスタの制御端子を所
定電位に固定する。これに対応して、駆動回路は主トラ
ンジスタに対し第２の駆動信号を与え、主トランジスタ
が十分なオン状態となる。
【００１１】請求項４に記載した電源回路によれば、オ
ペアンプの出力トランジスタがオフした状態で、駆動回
路は主トランジスタに対し第２の駆動信号を与える。そ
して、本手段では、低出力電圧の期間出力トランジスタ
に縦続接続された遮断用トランジスタもオフするように
構成されているので、電源立ち上げ時において一層確実
に出力電圧を安定して上昇させることができる。
ペアンプの出力トランジスタがオフした状態で、駆動回
路は主トランジスタに対し第２の駆動信号を与える。そ
して、本手段では、低出力電圧の期間出力トランジスタ
に縦続接続された遮断用トランジスタもオフするように
構成されているので、電源立ち上げ時において一層確実
に出力電圧を安定して上昇させることができる。
【００１２】請求項５に記載した電源回路は、電源入力
端子にバッテリ電圧が入力された状態で用いられる。バ
ッテリ電圧は電圧変動が大きいため、電圧制御回路を動
作させるための専用別電源を設けていた従来構成におい
ては特に消費電流が大きくなり易かった。従って、車両
搭載機器など電源入力端子にバッテリ電圧が入力される
環境の下で本電源回路を使用することにより、消費電流
の低減効果がより大きく現れる。
端子にバッテリ電圧が入力された状態で用いられる。バ
ッテリ電圧は電圧変動が大きいため、電圧制御回路を動
作させるための専用別電源を設けていた従来構成におい
ては特に消費電流が大きくなり易かった。従って、車両
搭載機器など電源入力端子にバッテリ電圧が入力される
環境の下で本電源回路を使用することにより、消費電流
の低減効果がより大きく現れる。
【００１３】
【発明の実施の形態】以下、本発明の一実施形態につい
て図１および図２を参照しながら説明する。図１（ａ）
は、シリーズレギュレータ形式の電源回路の電気的構成
を示している。この電源回路１１は、車両に搭載された
ＥＣＵで用いられるＩＣ１２およびＥＣＵの５Ｖ系回路
に電源電圧を供給するもので、バッテリ（図示せず）か
ら電源入力端子１３を介してバッテリ電圧ＶＢ（標準電
圧１２Ｖ）の供給を受け、ＩＣ１２の端子１４（電源出
力端子に相当）に５Ｖの定電圧Ｖｏを生成する定電圧電
源回路である。
て図１および図２を参照しながら説明する。図１（ａ）
は、シリーズレギュレータ形式の電源回路の電気的構成
を示している。この電源回路１１は、車両に搭載された
ＥＣＵで用いられるＩＣ１２およびＥＣＵの５Ｖ系回路
に電源電圧を供給するもので、バッテリ（図示せず）か
ら電源入力端子１３を介してバッテリ電圧ＶＢ（標準電
圧１２Ｖ）の供給を受け、ＩＣ１２の端子１４（電源出
力端子に相当）に５Ｖの定電圧Ｖｏを生成する定電圧電
源回路である。
【００１４】ＩＣ１２には、ＥＣＵの制御に係る種々の
アナログ／ディジタル回路、電源回路１１の制御回路な
どが形成されている。また、ＩＣ１２はＣＭＯＳプロセ
スにより製造されているため耐圧が低く（例えば５．５
Ｖ）、以下に説明するようにＩＣ１２にバッテリ電圧Ｖ
Ｂがそのまま印加されないような回路構成となってい
る。
アナログ／ディジタル回路、電源回路１１の制御回路な
どが形成されている。また、ＩＣ１２はＣＭＯＳプロセ
スにより製造されているため耐圧が低く（例えば５．５
Ｖ）、以下に説明するようにＩＣ１２にバッテリ電圧Ｖ
Ｂがそのまま印加されないような回路構成となってい
る。
【００１５】電源入力端子１３は、逆接続保護用のダイ
オードＤ１１、抵抗Ｒ１１およびＰＮＰ型トランジスタ
Ｑ１１（主トランジスタに相当）のエミッタ・コレクタ
間を介してＩＣ１２の端子１４に接続されている。トラ
ンジスタＱ１１のベースとグランド線１５との間にはＮ
ＰＮ型トランジスタＱ１２のコレクタ・エミッタ間が接
続され、そのトランジスタＱ１２のベースはＩＣ１２の
端子１６に接続されている。また、これらトランジスタ
Ｑ１１、Ｑ１２のベースは、それぞれ抵抗Ｒ１２、Ｒ１
３を介してダイオードＤ１１のカソードに接続されてい
る。ここで、トランジスタＱ１２と抵抗Ｒ１２、Ｒ１３
とは、トランジスタＱ１１を駆動するための駆動回路１
７を構成している。
オードＤ１１、抵抗Ｒ１１およびＰＮＰ型トランジスタ
Ｑ１１（主トランジスタに相当）のエミッタ・コレクタ
間を介してＩＣ１２の端子１４に接続されている。トラ
ンジスタＱ１１のベースとグランド線１５との間にはＮ
ＰＮ型トランジスタＱ１２のコレクタ・エミッタ間が接
続され、そのトランジスタＱ１２のベースはＩＣ１２の
端子１６に接続されている。また、これらトランジスタ
Ｑ１１、Ｑ１２のベースは、それぞれ抵抗Ｒ１２、Ｒ１
３を介してダイオードＤ１１のカソードに接続されてい
る。ここで、トランジスタＱ１２と抵抗Ｒ１２、Ｒ１３
とは、トランジスタＱ１１を駆動するための駆動回路１
７を構成している。
【００１６】ＩＣ１２の内部において、端子１４とグラ
ンド線１８（グランド線１５と同電位）との間には分圧
用の抵抗Ｒ１４、Ｒ１５の直列回路からなる電圧検出回
路１９が接続されている。この電圧検出回路１９は、出
力電圧Ｖｏを分圧した検出電圧Ｖａを出力するようにな
っている。また、バンドギャップ基準電圧回路などの基
準電圧回路２０（基準電圧発生回路に相当）は、端子１
４に生成される出力電圧Ｖｏを電源電圧として動作し、
出力電圧Ｖｏの目標電圧（５Ｖ）に対応した基準電圧Ｖ
ｒを生成するようになっている。
ンド線１８（グランド線１５と同電位）との間には分圧
用の抵抗Ｒ１４、Ｒ１５の直列回路からなる電圧検出回
路１９が接続されている。この電圧検出回路１９は、出
力電圧Ｖｏを分圧した検出電圧Ｖａを出力するようにな
っている。また、バンドギャップ基準電圧回路などの基
準電圧回路２０（基準電圧発生回路に相当）は、端子１
４に生成される出力電圧Ｖｏを電源電圧として動作し、
出力電圧Ｖｏの目標電圧（５Ｖ）に対応した基準電圧Ｖ
ｒを生成するようになっている。
【００１７】オペアンプ２１は、本発明でいう電圧制御
回路および起動回路に相当し、基準電圧回路２０と同様
に端子１４に生成される出力電圧Ｖｏを電源電圧として
動作する。その反転入力端子および非反転入力端子に
は、それぞれ上記検出電圧Ｖａおよび基準電圧Ｖｒが入
力され、その出力端子は端子１６に接続されている。こ
のオペアンプ２１の出力部は、図１（ｂ）に示す電気的
構成を備えている。
回路および起動回路に相当し、基準電圧回路２０と同様
に端子１４に生成される出力電圧Ｖｏを電源電圧として
動作する。その反転入力端子および非反転入力端子に
は、それぞれ上記検出電圧Ｖａおよび基準電圧Ｖｒが入
力され、その出力端子は端子１６に接続されている。こ
のオペアンプ２１の出力部は、図１（ｂ）に示す電気的
構成を備えている。
【００１８】この図１（ｂ）において、端子１６とグラ
ンド線１８との間には、Ｎチャネル型のトランジスタＱ
１３（遮断用トランジスタに相当）とＱ１４とが縦続に
接続されており、オープンドレインの回路形態となって
いる。トランジスタＱ１４はオペアンプ２１の出力トラ
ンジスタであって、そのゲートには差動増幅部（図示せ
ず）から信号線２２を介して差動増幅信号が与えられる
ようになっている。この差動増幅信号は、検出電圧Ｖａ
と基準電圧Ｖｒとの差分電圧を増幅した信号である。
ンド線１８との間には、Ｎチャネル型のトランジスタＱ
１３（遮断用トランジスタに相当）とＱ１４とが縦続に
接続されており、オープンドレインの回路形態となって
いる。トランジスタＱ１４はオペアンプ２１の出力トラ
ンジスタであって、そのゲートには差動増幅部（図示せ
ず）から信号線２２を介して差動増幅信号が与えられる
ようになっている。この差動増幅信号は、検出電圧Ｖａ
と基準電圧Ｖｒとの差分電圧を増幅した信号である。
【００１９】端子１４とグランド線１８との間には、Ｐ
チャネル型トランジスタＱ１５のソース・ドレイン間と
抵抗Ｒ１６とＲ１７とが直列に接続されている。ここ
で、トランジスタＱ１５のドレインとゲートおよびトラ
ンジスタＱ１３のゲートは共通に接続されている。ま
た、端子１４とグランド線１８との間には、抵抗Ｒ１８
とＮチャネル型トランジスタＱ１６のドレイン・ソース
間とが直列に接続されており、そのトランジスタＱ１６
のゲートおよびドレインはそれぞれ抵抗Ｒ１６とＲ１７
との共通接続点およびＮチャネル型トランジスタＱ１７
のゲートに接続されている。トランジスタＱ１７のドレ
インおよびソースは、それぞれ信号線２２およびグラン
ド線１８に接続されている。なお、以上説明したオペア
ンプ２１の出力部のうちトランジスタＱ１４を除く回路
部分により起動回路２３が構成されている。
チャネル型トランジスタＱ１５のソース・ドレイン間と
抵抗Ｒ１６とＲ１７とが直列に接続されている。ここ
で、トランジスタＱ１５のドレインとゲートおよびトラ
ンジスタＱ１３のゲートは共通に接続されている。ま
た、端子１４とグランド線１８との間には、抵抗Ｒ１８
とＮチャネル型トランジスタＱ１６のドレイン・ソース
間とが直列に接続されており、そのトランジスタＱ１６
のゲートおよびドレインはそれぞれ抵抗Ｒ１６とＲ１７
との共通接続点およびＮチャネル型トランジスタＱ１７
のゲートに接続されている。トランジスタＱ１７のドレ
インおよびソースは、それぞれ信号線２２およびグラン
ド線１８に接続されている。なお、以上説明したオペア
ンプ２１の出力部のうちトランジスタＱ１４を除く回路
部分により起動回路２３が構成されている。
【００２０】次に、電源回路１１の作用および効果につ
いて図２も参照しながら説明する。電源回路１１の制御
回路のうち基準電圧回路２０とオペアンプ２１は、電源
回路１１自身が生成した出力電圧Ｖｏを電源電圧として
動作する。このため、これら制御回路を動作させるため
の専用別電源（例えばクランプ回路）を設ける必要がな
く、クランプ回路９を設けていた図３に示す電源回路１
に比べ、当該クランプ回路９の動作に必要となる消費電
流を低減することができる。特に、電圧変動の大きいバ
ッテリ電圧ＶＢ（仕様上の最小電圧８Ｖ）を入力電圧と
する場合、従来のクランプ回路９の消費電流は大きくな
り易いという事情があった。
いて図２も参照しながら説明する。電源回路１１の制御
回路のうち基準電圧回路２０とオペアンプ２１は、電源
回路１１自身が生成した出力電圧Ｖｏを電源電圧として
動作する。このため、これら制御回路を動作させるため
の専用別電源（例えばクランプ回路）を設ける必要がな
く、クランプ回路９を設けていた図３に示す電源回路１
に比べ、当該クランプ回路９の動作に必要となる消費電
流を低減することができる。特に、電圧変動の大きいバ
ッテリ電圧ＶＢ（仕様上の最小電圧８Ｖ）を入力電圧と
する場合、従来のクランプ回路９の消費電流は大きくな
り易いという事情があった。
【００２１】一例を示せば、電源回路の定格出力が５
Ｖ、３００ｍＡの場合、図３に示す電源回路１では端子
７、１０を介してオペアンプ８の出力端子およびクラン
プ回路９に流れ込む電流は合わせて２００μＡ〜５００
μＡであった。これに対し、図１に示す電源回路１１で
は端子１６を介してオペアンプ２１の出力端子に流れ込
む電流が３０μＡ〜６０μＡ、基準電圧回路２０とオペ
アンプ２１の消費電流が合わせて２０μＡ〜３０μＡで
ある。起動回路２３の抵抗Ｒ１６〜Ｒ１８は高抵抗（数
ＭΩ）とすることができるため、起動回路２３自体の消
費電流は十分に小さくできる。従って、本実施形態の電
源回路１１によれば従来構成の電源回路１と比べて消費
電流を大幅に低減することができる。
Ｖ、３００ｍＡの場合、図３に示す電源回路１では端子
７、１０を介してオペアンプ８の出力端子およびクラン
プ回路９に流れ込む電流は合わせて２００μＡ〜５００
μＡであった。これに対し、図１に示す電源回路１１で
は端子１６を介してオペアンプ２１の出力端子に流れ込
む電流が３０μＡ〜６０μＡ、基準電圧回路２０とオペ
アンプ２１の消費電流が合わせて２０μＡ〜３０μＡで
ある。起動回路２３の抵抗Ｒ１６〜Ｒ１８は高抵抗（数
ＭΩ）とすることができるため、起動回路２３自体の消
費電流は十分に小さくできる。従って、本実施形態の電
源回路１１によれば従来構成の電源回路１と比べて消費
電流を大幅に低減することができる。
【００２２】ところで、電源回路１１が生成した出力電
圧Ｖｏを基準電圧回路２０とオペアンプ２１の電源電圧
とすると、電源立ち上げ時など出力電圧Ｖｏが低い場合
に、フィードバック制御による定電圧制御が不安定とな
り、出力電圧Ｖｏが目標電圧まで上昇しなかったり上昇
に長時間を要するなどの不安定状態に陥る虞がある。起
動回路２３は、この不安定状態の発生を抑制するために
設けられたもので、この作用について図２に示す電圧波
形図を用いて説明する。なお、図２および以下の説明で
は、便宜上ダイオードＤ１１の順方向電圧を０としてい
る。
圧Ｖｏを基準電圧回路２０とオペアンプ２１の電源電圧
とすると、電源立ち上げ時など出力電圧Ｖｏが低い場合
に、フィードバック制御による定電圧制御が不安定とな
り、出力電圧Ｖｏが目標電圧まで上昇しなかったり上昇
に長時間を要するなどの不安定状態に陥る虞がある。起
動回路２３は、この不安定状態の発生を抑制するために
設けられたもので、この作用について図２に示す電圧波
形図を用いて説明する。なお、図２および以下の説明で
は、便宜上ダイオードＤ１１の順方向電圧を０としてい
る。
【００２３】図２には、電源立ち上げ時におけるバッテ
リ電圧ＶＢ、出力電圧Ｖｏ、トランジスタＱ１４のゲー
ト電位、トランジスタＱ１７のゲート電位の波形が示さ
れている。時刻ｔ０において車両のイグニッションスイ
ッチがオンされると、電源入力端子１３におけるバッテ
リ電圧ＶＢが上昇を開始する。後述するように、バッテ
リ電圧ＶＢが低い期間はオペアンプ２１の出力トランジ
スタＱ１４がオフするため、抵抗Ｒ１３に流れる電流は
全てトランジスタＱ１２のベース電流となる。これによ
り、トランジスタＱ１２がオンとなりトランジスタＱ１
１に十分なベース電流（第２の駆動信号に相当）が供給
され、トランジスタＱ１１がオンとなる。このオン状態
では、端子１４の出力電圧Ｖｏはバッテリ電圧ＶＢにほ
ぼ等しくなる。
リ電圧ＶＢ、出力電圧Ｖｏ、トランジスタＱ１４のゲー
ト電位、トランジスタＱ１７のゲート電位の波形が示さ
れている。時刻ｔ０において車両のイグニッションスイ
ッチがオンされると、電源入力端子１３におけるバッテ
リ電圧ＶＢが上昇を開始する。後述するように、バッテ
リ電圧ＶＢが低い期間はオペアンプ２１の出力トランジ
スタＱ１４がオフするため、抵抗Ｒ１３に流れる電流は
全てトランジスタＱ１２のベース電流となる。これによ
り、トランジスタＱ１２がオンとなりトランジスタＱ１
１に十分なベース電流（第２の駆動信号に相当）が供給
され、トランジスタＱ１１がオンとなる。このオン状態
では、端子１４の出力電圧Ｖｏはバッテリ電圧ＶＢにほ
ぼ等しくなる。
【００２４】この低電圧期間において、バッテリ電圧Ｖ
Ｂが起動回路２３のＰチャネル型トランジスタＱ１５の
しきい値電圧Ｖthp よりも低い時、トランジスタＱ１５
はオフとなり、これに伴ってトランジスタＱ１３、Ｑ１
６もオフとなる。このため、トランジスタＱ１７のゲー
トには抵抗Ｒ１８を介して出力電圧Ｖｏ（バッテリ電圧
ＶＢにほぼ等しい）が印加され、この出力電圧ＶｏがＮ
チャネル型トランジスタＱ１７のしきい値電圧Ｖthn 以
上となった時、トランジスタＱ１７がオンとなる。これ
により、トランジスタＱ１４のゲート電位がほぼ０Ｖに
固定され、差動増幅部からの差動増幅信号にかかわらず
トランジスタＱ１４がオフとなる。トランジスタＱ１３
は、出力電圧Ｖｏがしきい値電圧Ｖthn 未満である時
に、端子１６とグランド線１８との間を確実に開放状態
とするために設けられている。
Ｂが起動回路２３のＰチャネル型トランジスタＱ１５の
しきい値電圧Ｖthp よりも低い時、トランジスタＱ１５
はオフとなり、これに伴ってトランジスタＱ１３、Ｑ１
６もオフとなる。このため、トランジスタＱ１７のゲー
トには抵抗Ｒ１８を介して出力電圧Ｖｏ（バッテリ電圧
ＶＢにほぼ等しい）が印加され、この出力電圧ＶｏがＮ
チャネル型トランジスタＱ１７のしきい値電圧Ｖthn 以
上となった時、トランジスタＱ１７がオンとなる。これ
により、トランジスタＱ１４のゲート電位がほぼ０Ｖに
固定され、差動増幅部からの差動増幅信号にかかわらず
トランジスタＱ１４がオフとなる。トランジスタＱ１３
は、出力電圧Ｖｏがしきい値電圧Ｖthn 未満である時
に、端子１６とグランド線１８との間を確実に開放状態
とするために設けられている。
【００２５】バッテリ電圧ＶＢがトランジスタＱ１５の
しきい値電圧Ｖthp 以上になると、トランジスタＱ１
５、Ｑ１３がオンとなる。そして、出力電圧Ｖｏ（バッ
テリ電圧ＶＢにほぼ等しい）が以下の（１）式で示され
る電圧Ｖｃに達すると（時刻ｔ１）、トランジスタＱ１
６がオンとなりトランジスタＱ１７のゲート電位が低下
する。この電圧Ｖｃは、基準電圧回路２０とオペアンプ
２１が安定動作するのに十分な電圧に設定されている。 Ｖｃ＝Ｖthp ＋（Ｒ１６＋Ｒ１７）／Ｒ１７・Ｖthn …（１） ただし、Ｒ１６、Ｒ１７はそれぞれ抵抗Ｒ１６、Ｒ１７
の抵抗値
しきい値電圧Ｖthp 以上になると、トランジスタＱ１
５、Ｑ１３がオンとなる。そして、出力電圧Ｖｏ（バッ
テリ電圧ＶＢにほぼ等しい）が以下の（１）式で示され
る電圧Ｖｃに達すると（時刻ｔ１）、トランジスタＱ１
６がオンとなりトランジスタＱ１７のゲート電位が低下
する。この電圧Ｖｃは、基準電圧回路２０とオペアンプ
２１が安定動作するのに十分な電圧に設定されている。 Ｖｃ＝Ｖthp ＋（Ｒ１６＋Ｒ１７）／Ｒ１７・Ｖthn …（１） ただし、Ｒ１６、Ｒ１７はそれぞれ抵抗Ｒ１６、Ｒ１７
の抵抗値
【００２６】トランジスタＱ１７のゲート電位がしきい
値電圧Ｖthn に近付くと、トランジスタＱ１７のドレイ
ン・ソース間電圧つまりトランジスタＱ１４のゲート電
位が上昇する（時刻ｔ２）。やがて、トランジスタＱ１
７のゲート電位がしきい値電圧Ｖthn 未満となった時点
（時刻ｔ３）でトランジスタＱ１７が完全にオフとな
り、上記開ループ制御から検出電圧Ｖａと基準電圧Ｖｒ
との差分に基づくフィードバック制御に移行する。この
時、トランジスタＱ１３は既に完全なオン状態となって
いる。その結果、起動回路２３はオペアンプ２１の出力
部から電気的に切り離され、これ以降オペアンプ２１の
フィードバック制御によって駆動回路１７からトランジ
スタＱ１１にベース電流（第１の駆動信号に相当）が供
給され、出力電圧Ｖｏが目標電圧（５Ｖ）に定電圧制御
される（時刻ｔ４以降）。
値電圧Ｖthn に近付くと、トランジスタＱ１７のドレイ
ン・ソース間電圧つまりトランジスタＱ１４のゲート電
位が上昇する（時刻ｔ２）。やがて、トランジスタＱ１
７のゲート電位がしきい値電圧Ｖthn 未満となった時点
（時刻ｔ３）でトランジスタＱ１７が完全にオフとな
り、上記開ループ制御から検出電圧Ｖａと基準電圧Ｖｒ
との差分に基づくフィードバック制御に移行する。この
時、トランジスタＱ１３は既に完全なオン状態となって
いる。その結果、起動回路２３はオペアンプ２１の出力
部から電気的に切り離され、これ以降オペアンプ２１の
フィードバック制御によって駆動回路１７からトランジ
スタＱ１１にベース電流（第１の駆動信号に相当）が供
給され、出力電圧Ｖｏが目標電圧（５Ｖ）に定電圧制御
される（時刻ｔ４以降）。
【００２７】以上説明したように、本実施形態の電源回
路１１は、自ら生成した出力電圧Ｖｏを制御回路である
基準電圧回路２０とオペアンプ２１の電源電圧とするこ
とに加え、起動回路２３を設けて出力電圧Ｖｏが低い期
間トランジスタＱ１１が十分にオンする構成となってい
る。この構成により、電源立ち上げ時における不安定状
態の発生を抑制しつつ、電源回路１１の消費電流を低減
することができる。また、出力電圧Ｖｏの立ち上がり時
間も短縮される。さらに、電源入力端子１３への入力電
圧が変動した場合であっても消費電流の変動が小さいの
で、電圧変動の大きいバッテリを電源とする車両搭載機
器に特に適した電源回路となる。
路１１は、自ら生成した出力電圧Ｖｏを制御回路である
基準電圧回路２０とオペアンプ２１の電源電圧とするこ
とに加え、起動回路２３を設けて出力電圧Ｖｏが低い期
間トランジスタＱ１１が十分にオンする構成となってい
る。この構成により、電源立ち上げ時における不安定状
態の発生を抑制しつつ、電源回路１１の消費電流を低減
することができる。また、出力電圧Ｖｏの立ち上がり時
間も短縮される。さらに、電源入力端子１３への入力電
圧が変動した場合であっても消費電流の変動が小さいの
で、電圧変動の大きいバッテリを電源とする車両搭載機
器に特に適した電源回路となる。
【００２８】また、オペアンプ２１の出力トランジスタ
Ｑ１４に遮断用トランジスタＱ１３を縦続に接続し、Ｎ
チャネル型トランジスタＱ１７によって制御されるトラ
ンジスタＱ１４のゲート電位が不定となり易い低出力電
圧時において、Ｐチャネル型トランジスタＱ１５によっ
て制御されるトランジスタＱ１３が確実にオフ状態とな
るため、電源立ち上げ時において一層確実に出力電圧Ｖ
ｏを安定して上昇させることができる。
Ｑ１４に遮断用トランジスタＱ１３を縦続に接続し、Ｎ
チャネル型トランジスタＱ１７によって制御されるトラ
ンジスタＱ１４のゲート電位が不定となり易い低出力電
圧時において、Ｐチャネル型トランジスタＱ１５によっ
て制御されるトランジスタＱ１３が確実にオフ状態とな
るため、電源立ち上げ時において一層確実に出力電圧Ｖ
ｏを安定して上昇させることができる。
【００２９】なお、本発明は上記し且つ図面に示す実施
形態に限定されるものではなく、例えば以下のように変
形または拡張が可能である。起動回路２３は、低出力電
圧の期間オペアンプ２１のトランジスタＱ１４をオフす
る構成となっているが、トランジスタＱ１４に縦続にト
ランジスタを接続し（例えばＱ１３）、そのトランジス
タをオフする構成としても良い。トランジスタＱ１３
は、低出力電圧時におけるトランジスタＱ１４の遮断特
性などに応じて必要に応じて設ければ良い。オペアンプ
から駆動回路に電流を流し出すことによりトランジスタ
Ｑ１１がオンするような構成となっている場合には、端
子１４とオペアンプの出力端子との間に出力トランジス
タを設け、低出力電圧の期間その出力トランジスタを十
分にオンさせる構成とすれば良い。基準電圧発生回路と
しては、バンドギャップ基準電圧回路に限られず、他の
回路構成を持つ基準電圧回路であっても良い。
形態に限定されるものではなく、例えば以下のように変
形または拡張が可能である。起動回路２３は、低出力電
圧の期間オペアンプ２１のトランジスタＱ１４をオフす
る構成となっているが、トランジスタＱ１４に縦続にト
ランジスタを接続し（例えばＱ１３）、そのトランジス
タをオフする構成としても良い。トランジスタＱ１３
は、低出力電圧時におけるトランジスタＱ１４の遮断特
性などに応じて必要に応じて設ければ良い。オペアンプ
から駆動回路に電流を流し出すことによりトランジスタ
Ｑ１１がオンするような構成となっている場合には、端
子１４とオペアンプの出力端子との間に出力トランジス
タを設け、低出力電圧の期間その出力トランジスタを十
分にオンさせる構成とすれば良い。基準電圧発生回路と
しては、バンドギャップ基準電圧回路に限られず、他の
回路構成を持つ基準電圧回路であっても良い。
【図１】本発明の一実施形態を示す電源回路の電気的構
成図
成図
【図２】電源立ち上げ時における各電圧の波形図
【図３】従来技術を示す図１相当図
１１は電源回路、１３は電源入力端子、１４は端子（電
源出力端子）、１７は駆動回路、１９は電圧検出回路、
２０は基準電圧回路（基準電圧発生回路）、２１はオペ
アンプ、２３は起動回路、Ｑ１１はトランジスタ（主ト
ランジスタ）、Ｑ１３はトランジスタ（遮断用トランジ
スタ）、Ｑ１４はトランジスタ（出力トランジスタ）で
ある。
源出力端子）、１７は駆動回路、１９は電圧検出回路、
２０は基準電圧回路（基準電圧発生回路）、２１はオペ
アンプ、２３は起動回路、Ｑ１１はトランジスタ（主ト
ランジスタ）、Ｑ１３はトランジスタ（遮断用トランジ
スタ）、Ｑ１４はトランジスタ（出力トランジスタ）で
ある。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 石原 秀昭
愛知県刈谷市昭和町１丁目１番地 株式会
社デンソー内
Ｆターム(参考） 5H430 BB01 BB09 BB11 EE03 FF04
GG08 HH03 JJ03 JJ04 JJ07
Claims (5)
- 【請求項１】 電源入力端子から電源出力端子に至る電
流経路に介在し駆動信号に応じて電圧を降下させる主ト
ランジスタと、 前記電源出力端子における出力電圧を検出する電圧検出
回路と、 前記出力電圧を電源電圧として動作し、前記電圧検出回
路により検出された出力電圧を目標電圧に一致させるた
めの第１の駆動信号が前記主トランジスタに与えられる
ように閉ループ制御を行う電圧制御回路と、 前記出力電圧が所定電圧よりも低い低出力電圧の期間、
前記第１の駆動信号に替えて前記主トランジスタを十分
にオンさせることのできる第２の駆動信号が前記主トラ
ンジスタに与えられるように開ループ制御を行う起動回
路とを備えて構成されていることを特徴とする電源回
路。 - 【請求項２】 前記目標電圧に対応した基準電圧を生成
する基準電圧発生回路を備え、 この基準電圧発生回路も前記電源出力端子における出力
電圧を電源電圧として動作するように構成されているこ
とを特徴とする請求項１記載の電源回路。 - 【請求項３】 前記電圧制御回路と前記起動回路とは出
力トランジスタを備えた一つのオペアンプとして構成さ
れるとともに、そのオペアンプと前記主トランジスタと
の間に前記主トランジスタを駆動する駆動回路を備え、 前記起動回路は、前記低出力電圧の期間において、前記
駆動回路が前記主トランジスタに対し前記第２の駆動信
号を与えるように前記オペアンプの出力トランジスタの
制御端子を所定電位に固定する構成とされていることを
特徴とする請求項１または２記載の電源回路。 - 【請求項４】 前記駆動回路は、前記オペアンプの出力
トランジスタがオフした状態において前記主トランジス
タに対し前記第２の駆動信号を与えるように構成され、 前記起動回路において、前記低出力電圧の期間オフ状態
となる遮断用トランジスタが前記出力トランジスタに対
し縦続接続されていることを特徴とする請求項３記載の
電源回路。 - 【請求項５】 前記電源入力端子にバッテリ電圧が入力
された状態で用いられることを特徴とする請求項１ない
し４の何れかに記載の電源回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001346226A JP3680784B2 (ja) | 2001-11-12 | 2001-11-12 | 電源回路 |
| US10/292,125 US6876180B2 (en) | 2001-11-12 | 2002-11-11 | Power supply circuit having a start up circuit |
| DE10252589A DE10252589B4 (de) | 2001-11-12 | 2002-11-12 | Stromversorgungsschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001346226A JP3680784B2 (ja) | 2001-11-12 | 2001-11-12 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003150255A true JP2003150255A (ja) | 2003-05-23 |
| JP3680784B2 JP3680784B2 (ja) | 2005-08-10 |
Family
ID=19159437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001346226A Expired - Fee Related JP3680784B2 (ja) | 2001-11-12 | 2001-11-12 | 電源回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6876180B2 (ja) |
| JP (1) | JP3680784B2 (ja) |
| DE (1) | DE10252589B4 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007156521A (ja) * | 2005-11-30 | 2007-06-21 | Toyota Motor Corp | 電源電圧制御装置及びその制御方法 |
| JP2009301551A (ja) * | 2008-06-12 | 2009-12-24 | O2 Micro Inc | 電源レギュレータ |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7557550B2 (en) * | 2005-06-30 | 2009-07-07 | Silicon Laboratories Inc. | Supply regulator using an output voltage and a stored energy source to generate a reference signal |
| JP4792034B2 (ja) | 2005-08-08 | 2011-10-12 | スパンション エルエルシー | 半導体装置およびその制御方法 |
| CN102789258A (zh) * | 2012-09-10 | 2012-11-21 | 电子科技大学 | 一种低压差线性稳压器 |
| US9058886B2 (en) * | 2013-03-22 | 2015-06-16 | Kabushiki Kaisha Toshiba | Power supply circuit and protection circuit |
| CN112214058B (zh) * | 2020-11-27 | 2021-02-26 | 武汉精能电子技术有限公司 | 一种抑制启动电流过冲的电路 |
| CN112631363B (zh) * | 2020-12-18 | 2022-06-28 | 潍柴动力股份有限公司 | 一种向ecu外设供电的供电电路及供电方法 |
| CN115657779B (zh) * | 2022-12-08 | 2023-03-21 | 荣湃半导体（上海）有限公司 | 一种电源瞬态突变抑制的低压差线性稳压器 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5935206B2 (ja) | 1977-07-19 | 1984-08-27 | 松下電器産業株式会社 | トランジスタ直結増幅器 |
| JPS5750105A (en) | 1980-09-10 | 1982-03-24 | Toshiba Corp | Amplifier |
| DE3144696C2 (de) * | 1981-11-11 | 1983-12-01 | Hewlett-Packard GmbH, 7030 Böblingen | Geregeltes Netzteil |
| JPS59154805A (ja) | 1983-02-22 | 1984-09-03 | Rohm Co Ltd | 増幅回路 |
| JPS60261206A (ja) | 1984-06-07 | 1985-12-24 | Rohm Co Ltd | ミユ−テイング回路 |
| US5274323A (en) * | 1991-10-31 | 1993-12-28 | Linear Technology Corporation | Control circuit for low dropout regulator |
| DE4242989C1 (de) * | 1992-12-18 | 1994-05-11 | Itt Ind Gmbh Deutsche | Spannungsregler |
| JPH07182060A (ja) | 1993-12-22 | 1995-07-21 | Toshiba Corp | バイアス回路 |
| JP3038426B2 (ja) | 1994-07-05 | 2000-05-08 | 赤井電機株式会社 | 非反転増幅回路 |
| US5864225A (en) * | 1997-06-04 | 1999-01-26 | Fairchild Semiconductor Corporation | Dual adjustable voltage regulators |
| KR100278096B1 (ko) * | 1997-07-10 | 2001-01-15 | 윤덕용 | 혼합형 레귤레이터 |
| IT1304046B1 (it) * | 1998-12-22 | 2001-03-07 | St Microelectronics Srl | Regolatore di tensione per una pluralita' di carichi,in particolareper memorie di tipo flash |
| FR2799849B1 (fr) * | 1999-10-13 | 2002-01-04 | St Microelectronics Sa | Regulateur lineaire a faible chute de tension serie |
| US6259240B1 (en) * | 2000-05-19 | 2001-07-10 | Agere Systems Guardian Corp. | Power-up circuit for analog circuit |
| DE10050761A1 (de) * | 2000-10-13 | 2002-05-16 | Infineon Technologies Ag | Spannungsregelungsschaltung, insbelondere für Halbleiterspeicher |
| US6384586B1 (en) * | 2000-12-08 | 2002-05-07 | Nec Electronics, Inc. | Regulated low-voltage generation circuit |
| GB2378047B (en) * | 2001-07-24 | 2006-02-01 | Sunonwealth Electr Mach Ind Co | Pole plate structure for a motor stator |
-
2001
- 2001-11-12 JP JP2001346226A patent/JP3680784B2/ja not_active Expired - Fee Related
-
2002
- 2002-11-11 US US10/292,125 patent/US6876180B2/en not_active Expired - Lifetime
- 2002-11-12 DE DE10252589A patent/DE10252589B4/de not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007156521A (ja) * | 2005-11-30 | 2007-06-21 | Toyota Motor Corp | 電源電圧制御装置及びその制御方法 |
| JP4582332B2 (ja) * | 2005-11-30 | 2010-11-17 | トヨタ自動車株式会社 | 電源電圧制御装置及びその制御方法 |
| JP2009301551A (ja) * | 2008-06-12 | 2009-12-24 | O2 Micro Inc | 電源レギュレータ |
| US8143872B2 (en) | 2008-06-12 | 2012-03-27 | O2Micro, Inc | Power regulator |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10252589A1 (de) | 2003-06-18 |
| US20030090249A1 (en) | 2003-05-15 |
| US6876180B2 (en) | 2005-04-05 |
| DE10252589B4 (de) | 2012-01-26 |
| JP3680784B2 (ja) | 2005-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6491520B2 (ja) | リニア電源回路 | |
| KR20100077271A (ko) | 기준전압 발생회로 | |
| KR20100077272A (ko) | 기준전압 발생회로 | |
| US20160274616A1 (en) | Bandgap voltage generation | |
| JP2001168697A (ja) | 負荷駆動回路 | |
| JPH088697A (ja) | ヒステリシス比較器を備えた電圧制限回路 | |
| JP3680784B2 (ja) | 電源回路 | |
| JP2016157231A (ja) | オーバーシュート抑制回路、電源装置、電子機器、及び、車両 | |
| US20060126864A1 (en) | Circuit and method for eliminating pop noise in digital audio amplifier using dual power supply | |
| JP4374388B2 (ja) | 電圧制御回路 | |
| JP2000194431A (ja) | 安定化電源回路 | |
| KR100364428B1 (ko) | 고전압 레귤레이션 회로 | |
| JP6378230B2 (ja) | 半導体装置 | |
| JP2008015779A (ja) | 定電流源回路および電源回路 | |
| JP4403113B2 (ja) | 定電圧電源 | |
| JPH07321621A (ja) | 半導体集積回路 | |
| JP2637294B2 (ja) | センスアンプ回路 | |
| JP4711110B2 (ja) | ２線式伝送器 | |
| JP2003015749A (ja) | 電圧レギュレータ | |
| JP2008282313A (ja) | 電源回路 | |
| JP2019139445A (ja) | レギュレータ | |
| JP4249599B2 (ja) | 基準電圧回路 | |
| JPH11220374A (ja) | 電源装置 | |
| JP6108617B2 (ja) | 電圧レギュレータ回路 | |
| JP2000081919A (ja) | 起動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080527 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |