JP4582332B2 - 電源電圧制御装置及びその制御方法 - Google Patents
電源電圧制御装置及びその制御方法 Download PDFInfo
- Publication number
- JP4582332B2 JP4582332B2 JP2005346593A JP2005346593A JP4582332B2 JP 4582332 B2 JP4582332 B2 JP 4582332B2 JP 2005346593 A JP2005346593 A JP 2005346593A JP 2005346593 A JP2005346593 A JP 2005346593A JP 4582332 B2 JP4582332 B2 JP 4582332B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
上記従来第1例では、フィードバック用端子がオープン故障した場合、CPUやセンサ等の負荷に供給される電圧(以下、負荷供給電圧という。)は、バッテリなどの電圧供給電源の供給電圧(以下、電源供給電圧という。)近くまで異常上昇し、負荷の破損を招いてしまうおそれがある。
従来第2例は、電源供給線負荷側部分にクランプ用分岐線の一端部を接続し、クランプ用分岐線の他端部に前記クランプ用電源入力端子を設けている。クランプ用電源入力端子には、IC内蔵のツェナーダイオード及び抵抗からなるクランプ回路が接続されている。この従来第2例では、フィードバック用端子がオープン故障した場合、クランプ回路の作動により出力用トランジスタを制御し負荷供給電圧が一定の電圧値を保つ(クランプされる)ようにしている。
本発明は、上記事情に鑑みてなされたものであり、フィードバック用端子のオープン故障があった場合、負荷への異常電圧の供給を適切に防止できる電源電圧制御装置及びその制御方法を提供することを目的とする。
請求項2記載の発明は、請求項1記載の電源電圧制御装置において、前記電圧監視回路は、前記フィードバック用端子電圧を対象にしてL信号又はH信号を出力する第1ウィンドウコンパレータと、前記電圧監視用入力端子電圧を対象にしてL信号又はH信号を出力する第2ウィンドウコンパレータと、を備えていることを特徴とする。
図1において、電源IC1(電源電圧制御装置)は、電源供給線2の途中に設けられたPMOS型の出力用トランジスタ3を制御してその出力電圧を調整するようにしている。電源供給線2の一端側には、スイッチによりバッテリなどの電圧が供給される電圧供給電源4が接続されている。後述する電源供給線負荷側部分2A(電源電圧出力線)の一端側には、CPU及びセンサ等の外部負荷(以下、負荷RLという。)が接続されている。電源供給線2の出力用トランジスタTr1より下流側の部分を、以下、電源供給線負荷側部分2Aという。
電圧監視用入力端子VCC2と接地部Eaとの間には、直列接続された分圧用の電圧監視用1、第2抵抗R1K,R2Kが介在されている。フィードバック用端子VCC1と接地部Eaとの間には、直列接続された分圧用のフィードバック用端子側第1、第2抵抗R1,R2が介在されている。
電源IC1には、フィードバック回路7に加えて、同等仕様の第1、第2ウィンドウコンパレータ13a,13bを有する電圧監視回路15と、NAND回路16および出力保持回路50(起動判定出力ラッチ回路)からなる起動判定回路17と、異常判定回路18とが設けられている。
同様に、基準電圧VRef2を分圧することにより、コンパレータ第2、第3抵抗R4,R5の接続部の電圧が、前記正常電圧範囲の下限値(前記4.5V)に対応する値(分圧下限値、監視下限値VL)になるようにされている。
上限側オペアンプ21の出力端子及び下限側オペアンプ22の出力端子は、接続されており、この接続部(第1ウィンドウコンパレータ13aの出力部13as)は、起動判定回路17のNAND回路16の一方の入力端子16a及び異常判定回路18の第1AND回路24の第1入力端子24aに接続されている。
また、第2ウィンドウコンパレータ13bの上限側オペアンプ21の非反転入力端子21a及び下限側オペアンプ22の反転入力端子22bは接続され、この接続部には、前記電圧監視用分圧線10の他端部が接続されている。
第2ウィンドウコンパレータ13bの上限側オペアンプ21の出力端子及び下限側オペアンプ22の出力端子は、接続されており、この接続部(第2ウィンドウコンパレータ13bの出力部13bs)は、起動判定回路17のNAND回路16の他方の入力端子16b及び異常判定回路18の第2AND回路25の第1入力端子25aに接続されている。
出力保持回路50は、電源電圧(+B)の電源投入後、フィードバック用端子VCC1の電圧又は電圧監視用入力端子VCC2の電圧のいずれか一方が正常電圧範囲内に入り、NAND回路16の出力がLレベルからHレベルになった後は、Hレベルをラッチ(保持)し続ける。+B電源を入れ直すことによってラッチは解除される。これにより、フィードバック用端子VCC1又は電圧監視用入力端子VCC2のオープンによる端子電圧低下で、一旦異常判定されると再度起動し直すことを防止できる。
第4、第5トランジスタTr4,Tr5の各コレクタは、第4、第5トランジスタ接続線27に接続されている。第4、第5トランジスタ接続線27は、第2トランジスタTr2のベースに接続されている。第4、第5トランジスタ接続線27には、定電流源28が接続されている。
前記フィードバック用端子側第1、第2抵抗R1,R2を設けていることにより、フィードバック用端子電圧V1の分圧により得られるフィードバック用端子分圧電圧が、フィードバック用端子側第1、第2抵抗R1,R2の接続部ひいてはフィードバック用オペアンプ11の非反転入力端子11bに、かかるようになっている。フィードバック用オペアンプ11の反転入力端子11aには、予め定められる前記所定値(5V)に対応したフィードバック用基準電圧Vrefが加えられている。
第2トランジスタTr2のコレクタは、出力用トランジスタTr1のベースに出力用トランジスタTr1用端子BMを介して接続されている。
そして、フィードバック用オペアンプ11は、フィードバック用端子分圧電圧がフィードバック用基準電圧Vrefと同電圧となるように、ゲート制御信号を第3トランジスタTr3のゲートに供給し、第2トランジスタTr2を介して出力用トランジスタTr1を制御して、出力用トランジスタTr1の出力電圧を所定値(本実施の形態の場合、5V)に保つようにしている。
電圧供給電源4から負荷RLへの電源電圧供給の開始(起動)に際し、起動前の状態における電圧監視用入力端子電圧V2及びフィードバック用端子電圧V1は正常電圧範囲の下限値未満であることから、第1、第2ウィンドウコンパレータ13a,13bは共に、判定信号としてH信号を出力する(電圧監視工程)。これにより、起動判定回路17(NAND回路16)は、L信号を出力する。NAND回路16のL信号の出力は、後述するように出力トランジスタTr1のオン作動ひいては負荷RLへの電圧供給を可能とする、ひいては起動判定を行うものになっている(起動判定処理工程)。
このため、NAND回路16からL信号の入力を受ける第1、第2AND回路24,25は、共にL信号を出力し(第1AND回路信号処理工程、第2AND回路信号処理工程)、第4、第5トランジスタTr4,Tr5は共にオフ(OFF)し、このことを示す制御信号を出力する(異常判定処理工程)。これにより、第2トランジスタTr2は、定電流源28によりオン(ON)し、さらに出力用トランジスタTr1にベース電流を供給することで出力用トランジスタTr1はオンし、負荷RLへの電源電圧供給を開始できる(起動できる)状態になる。そして、出力用トランジスタTr1を通して負荷RLに電源電圧が供給されることにより、負荷RLへの電源電圧供給が開始(起動)される。
この状態において、フィードバック用端子電圧V1が所定値Vrefと同電圧となるように、フィードバック回路7が作動して、出力用トランジスタTr1を制御して負荷供給電圧Vfを5Vに保つようにし、負荷RLに5Vの電圧が供給されるようにしている。
このように負荷供給電圧Vfが正常電圧範囲に入っている状態では、第1AND回路24の第1入力端子24a及び第2AND回路25の第1入力端子25bのうち一方が、H信号の入力を受けることにより、当該H信号の入力を受けた方のAND回路(24又は25)の出力がH信号を出力し得る状態で待機することになる。
また、この第2実施の形態では、電圧監視用入力端子VCC2の接続線には、電圧監視用入力端子VCC2のオープン時に電圧を低下させるため、プルダウン抵抗R3を接続している。図2の、電圧監視回路15、起動判定回路17及び異常判定回路18は、第1実施の形態と同様に構成されている。
Claims (3)
- 電源供給線における負荷が接続される電源供給線負荷側部分に電源分岐線の一端部が接続され、該電源分岐線の他端部に設けたフィードバック用端子に、前記電源供給線における前記電源供給線負荷側部分より上流部に設けた出力用トランジスタの出力電圧が所定値になるように前記出力用トランジスタをフィードバック制御するフィードバック回路が接続される電源電圧制御装置であって、
前記電源供給線負荷側部分又は前記電源分岐線の一端部側部分に電源監視用分岐線を介して接続された電圧監視用入力端子と、
該電圧監視用入力端子における電圧監視用入力端子電圧及び前記フィードバック用端子におけるフィードバック用端子電圧について、それぞれ前記所定値を含むように予め定められた許容電圧範囲内か否かを監視し、許容電圧範囲内の場合はL信号を、許容電圧範囲外の場合はH信号を判定信号として出力する電圧監視回路と、
前記フィードバック用端子電圧に関する前記判定信号及び前記電圧監視用入力端子電圧に関する前記判定信号の入力を受けるNAND回路および出力保持回路を有し、前記電源供給線を通した前記負荷への電源電圧の供給開始判定を行う起動判定回路と、
前記フィードバック用端子電圧に関する前記判定信号及び前記NAND回路および出力保持回路の出力信号の入力を受ける第1AND回路、並びに前記電圧監視用入力端子電圧に関する前記判定信号及び前記NAND回路および出力保持回路の出力信号の入力を受ける第2AND回路を備え、第1、第2AND回路の出力信号に基づいて、前記出力用トランジスタの出力電圧を停止するように前記出力用トランジスタの制御を行う制御信号を出力する異常判定回路と、
を備えたことを特徴とする電源電圧制御装置。 - 前記電圧監視回路は、前記フィードバック用端子電圧を対象にしてL信号又はH信号を出力する第1ウィンドウコンパレータと、前記電圧監視用入力端子電圧を対象にしてL信号又はH信号を出力する第2ウィンドウコンパレータと、を備えていることを特徴とする請求項1記載の電源電圧制御装置。
- 電源供給線における負荷が接続される電源供給線負荷側部分に電源分岐線の一端部が接続され、該電源分岐線の他端部に設けたフィードバック用端子に、前記電源供給線における前記電源供給線負荷側部分より上流部に設けた出力用トランジスタの出力電圧が所定値になるように前記出力用トランジスタをフィードバック制御するフィードバック回路が接続される電源電圧制御装置の制御方法であって、
前記電源供給線負荷側部分又は前記電源分岐線の一端部側部分に電源監視用分岐線を介して接続された電圧監視用入力端子における電圧監視用入力端子電圧及び前記フィードバック用端子におけるフィードバック用端子電圧について、それぞれ前記所定値を含むように予め定められた許容電圧範囲内か否かを監視し、許容電圧範囲内の場合はL信号を、許容電圧範囲外の場合はH信号を判定信号として出力する電圧監視工程と、
前記フィードバック用端子電圧に関する前記判定信号及び前記電圧監視用入力端子電圧に関する前記判定信号の入力を受けるNAND回路および出力保持回路が、前記電源供給線を通した前記負荷への電源電圧の供給開始判定を行う起動判定処理工程と、
前記フィードバック用端子電圧に関する前記判定信号及び前記NAND回路および出力保持回路の出力信号の入力を受ける第1AND回路が実施する第1AND回路信号処理工程と、
前記電圧監視用入力端子電圧に関する前記判定信号及び前記NAND回路および出力保持回路の出力信号の入力を受ける第2AND回路が実施する第2AND回路信号処理工程と、
第1、第2AND回路の出力信号に基づいて、前記出力用トランジスタの出力電圧を停止するように前記出力用トランジスタの制御を行う制御信号を出力する異常判定処理工程と、
を備えたことを特徴とする電源電圧制御装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005346593A JP4582332B2 (ja) | 2005-11-30 | 2005-11-30 | 電源電圧制御装置及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005346593A JP4582332B2 (ja) | 2005-11-30 | 2005-11-30 | 電源電圧制御装置及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007156521A JP2007156521A (ja) | 2007-06-21 |
JP4582332B2 true JP4582332B2 (ja) | 2010-11-17 |
Family
ID=38240851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005346593A Expired - Fee Related JP4582332B2 (ja) | 2005-11-30 | 2005-11-30 | 電源電圧制御装置及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4582332B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102893525B (zh) * | 2011-05-19 | 2013-12-25 | 丰田自动车株式会社 | 对电压驱动型元件进行驱动的驱动装置 |
JP2013186721A (ja) * | 2012-03-08 | 2013-09-19 | Toyota Motor Corp | 電源回路とそれを用いた電子制御装置 |
JP6762161B2 (ja) * | 2016-07-27 | 2020-09-30 | ローム株式会社 | 半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6142613U (ja) * | 1984-08-21 | 1986-03-19 | セイコ−精機株式会社 | 電圧安定化装置 |
JPH0363217U (ja) * | 1989-10-23 | 1991-06-20 | ||
JPH04238513A (ja) * | 1991-01-23 | 1992-08-26 | Matsushita Electric Ind Co Ltd | 電源装置 |
JP2000353020A (ja) * | 1999-06-09 | 2000-12-19 | Toshiba Corp | レギュレータ回路 |
JP2003150255A (ja) * | 2001-11-12 | 2003-05-23 | Denso Corp | 電源回路 |
JP2003316453A (ja) * | 2002-04-19 | 2003-11-07 | Toshiba Corp | 電源回路及び半導体集積回路 |
-
2005
- 2005-11-30 JP JP2005346593A patent/JP4582332B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6142613U (ja) * | 1984-08-21 | 1986-03-19 | セイコ−精機株式会社 | 電圧安定化装置 |
JPH0363217U (ja) * | 1989-10-23 | 1991-06-20 | ||
JPH04238513A (ja) * | 1991-01-23 | 1992-08-26 | Matsushita Electric Ind Co Ltd | 電源装置 |
JP2000353020A (ja) * | 1999-06-09 | 2000-12-19 | Toshiba Corp | レギュレータ回路 |
JP2003150255A (ja) * | 2001-11-12 | 2003-05-23 | Denso Corp | 電源回路 |
JP2003316453A (ja) * | 2002-04-19 | 2003-11-07 | Toshiba Corp | 電源回路及び半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2007156521A (ja) | 2007-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10209724B2 (en) | Voltage regulator | |
US7193399B2 (en) | Voltage regulator | |
JP5734472B1 (ja) | 車載電子制御装置 | |
US9170591B2 (en) | Low drop-out regulator with a current control circuit | |
US9141121B2 (en) | Voltage regulator | |
KR102247122B1 (ko) | 볼티지 레귤레이터 및 전자 기기 | |
CN106484017B (zh) | 稳压器用半导体集成电路 | |
KR102047651B1 (ko) | 볼티지 레귤레이터 | |
KR102562626B1 (ko) | 전원 회로 | |
JP4582332B2 (ja) | 電源電圧制御装置及びその制御方法 | |
JP2008005009A (ja) | 信号増幅装置 | |
KR20050038569A (ko) | 정전압 전원 장치 | |
JP2012208818A (ja) | フィールド機器 | |
WO2012081242A1 (ja) | 携帯電子機器 | |
JP2015022434A (ja) | リセット信号制御装置 | |
JP4112120B2 (ja) | レギュレータ回路 | |
JP2010055490A (ja) | 可変出力電圧レギュレータ | |
JP2007122298A (ja) | システムリセット回路 | |
JP5378737B2 (ja) | 負荷接続検知回路、電源回路および電子機器 | |
JP5466970B2 (ja) | 半導体集積回路 | |
JP2002191171A (ja) | 電源装置及び電力供給方法 | |
JP5056581B2 (ja) | 負帰還増幅器 | |
JP2004152112A (ja) | 電源装置 | |
JP2024038548A (ja) | 非反転増幅回路 | |
JP2023165483A (ja) | 電源制御装置および電源制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100817 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4582332 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |