JP5056581B2 - 負帰還増幅器 - Google Patents

負帰還増幅器 Download PDF

Info

Publication number
JP5056581B2
JP5056581B2 JP2008133998A JP2008133998A JP5056581B2 JP 5056581 B2 JP5056581 B2 JP 5056581B2 JP 2008133998 A JP2008133998 A JP 2008133998A JP 2008133998 A JP2008133998 A JP 2008133998A JP 5056581 B2 JP5056581 B2 JP 5056581B2
Authority
JP
Japan
Prior art keywords
amplifier
negative feedback
operational amplifier
output
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008133998A
Other languages
English (en)
Other versions
JP2009284201A (ja
Inventor
陽介 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2008133998A priority Critical patent/JP5056581B2/ja
Publication of JP2009284201A publication Critical patent/JP2009284201A/ja
Application granted granted Critical
Publication of JP5056581B2 publication Critical patent/JP5056581B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は負帰還増幅器に関し、詳しくは、負帰還ループ内に電流制限機能を有する負帰還増幅器における異常出力の防止に関するものである。
たとえば半導体検査装置におけるデバイス電源ユニットやDCテストユニットの出力系統では、主に被検査デバイス(DUT)の不良に起因する過大電流を抑制するために、電流制限機能が設けられている。
図3は、従来の半導体検査装置で用いられている出力段に電流制限機能を備えた負帰還増幅器の一例を示す回路図である。図3において、D/A変換器1の出力端子は、抵抗R1とR2の直列回路を介してセンスアンプとして機能する演算増幅器2の出力端子に接続されている。抵抗R1とR2の直列回路の接続中点は、反転増幅を行うメインアンプとして機能する演算増幅器3の反転入力端子に接続されている。
演算増幅器3の非反転入力端子は共通電位点に接続されていて、出力端子はバッファアンプ4と抵抗Rsの直列回路を介して図示しないDUTに接続されている。抵抗Rsは、電流測定用の検出抵抗である。抵抗RsのDUTとの接続端子は演算増幅器2の非反転入力端子に接続され、演算増幅器2の反転入力端子は出力端子に接続されている。
このような構成において、通常動作時は、D/A変換器1で設定される電圧を演算増幅器3で反転増幅してDUTへ供給する。なお、演算増幅器3で構成される反転増幅器の利得は、抵抗R1とR2の比で設定される。
特許文献1には、負帰還増幅器で構成された電圧・電流発生装置が記載されている。
実公平6−7367号公報
ところで、バッファアンプ4は、抵抗Rsを介してDUTに出力する電流値を制限する機能を有している。これにより、DUTへ供給する電流が設定された制限値を超過した場合、バッファアンプ4の電流制限機能が作動し、たとえば垂下特性により出力電圧を低下させて電流を所定の設定制限値に制限する。
しかし、図3の負帰還ループ内部で電流制限機能が作動すると、適切な帰還量が確保されなくなり、メインアンプとして機能する演算増幅器3の出力は電源電圧付近で飽和してしまう。
電流制限機能が作動中は出力電圧が低下しているので問題ないが、飽和レベルに達した状態の演算増幅器3の出力はバッファアンプ4の入力として継続的に印加されている。この状態で電流制限がかかる要因が解消されると、バッファアンプ4はその入力電圧を出力することから、過度な異常電圧を出力することになる。
このような異常電圧出力状態は、負帰還ループの応答によって正常な出力電圧となるまでの間継続することになり、DUTに対してダメージまたは動作不良を生じさせるおそれがある。
本発明は、このような問題点を解決するものであり、その目的は、電流制限要因が解消されて正常状態に戻るときでも、過度な異常出力とならずに所定の設定電圧に収束する負帰還増幅器を実現することにある。
請求項1記載の発明は、
負帰還ループ内に電流制限機能手段を有する負帰還増幅器において、
メインアンプとして機能する演算増幅器と、
前記電流制限機能手段の電流制限機能が作動しているか否かを検知する電流制限検知回路と、
非反転入力端子には第1のスイッチを介して前記メインアンプとして機能する演算増幅器の出力端子が接続されるとともに、第2のスイッチを介して前記電流制限機能手段の出力側が接続されるセンスアンプとして機能する演算増幅器と、
前記センスアンプとして機能する演算増幅器の入力を選択するように前記電流制限機能手段の出力信号に基づきこれら第1および第2のスイッチを相補的にオン・オフ駆動するスイッチ制御回路、
を設けたことを特徴とする。
請求項2記載の発明は、請求項1記載の発明において、
前記メインアンプとして機能する演算増幅器の出力端子と反転入力端子間にコンデンサが接続されていることを特徴とする。
請求項3記載の発明は、請求項1または請求項2記載の負帰還増幅器において、
前記負帰還増幅器は、D/A変換器で設定される電圧を増幅して被検査デバイス(DUT)へ供給することを特徴とする。
本発明によれば、電流制限要因が解消されて正常状態に戻るときでも、過度な異常出力とならずに所定の設定電圧に収束する。
以下図面を用いて本発明の実施の形態を説明する。
図1は、本発明の実施例を示す回路図であり、図3と同一のものには同一符号を付し、それらの説明を省略する。図1において、電流制限検知回路5は、バッファアンプ4の電流制限機能が作動しているか否かを検知するものであり、たとえばバッファアンプ4から電流制限機能作動時に出力されるフラグのレベルに基づき作動状態を判断してスイッチ制御回路6に出力する。
センスアンプとして機能する演算増幅器2の非反転入力端子には、スイッチS1を介してメインアンプとして機能する演算増幅器3の出力端子が接続されるとともに、スイッチS2を介して抵抗RsのDUTとの接続端子が接続されている。これらスイッチS1とS2は、センスアンプとして機能する演算増幅器2の入力を選択するように機能する。
スイッチ制御回路6は、スイッチS1とS2を相補的にオン・オフ駆動する。具体的には、バッファアンプ4の電流制限機能が作動していない状態におけるスイッチS1はオフでS2はオンになり、バッファアンプ4の電流制限機能が作動している状態におけるスイッチS1はオンでS2はオフとなるように駆動制御される。
バッファアンプ4の電流制限機能が作動すると、図3に示した従来回路では帰還経路が遮断されるために、メインアンプとして機能する演算増幅器3の出力が飽和レベルに達してしまうが、図1の実施例回路では電流制限検知回路5で電流制限機能が作動したことを検知してメインアンプとして機能する演算増幅器3の出力をスイッチS2を経由して帰還させる経路を追加したことにより、メインアンプとして機能する演算増幅器3の出力はD/A変換器1によって設定される無負荷時の設定電圧に安定させることが可能となる。そして、バッファアンプ4の電流制限機能が解除されると、バッファアンプ4はこの無負荷時の設定電圧を出力するので、過度な異常電圧を出力することがなくなる。
図2は、本発明の他の実施例を示す回路図であり、メインアンプとして機能する演算増幅器3の出力端子と反転入力端子間にコンデンサCが接続されている。このコンデンサCは帯域制限用素子として機能するもので、たとえばスイッチS1およびS2の切替動作に伴って発生するスパイクノイズが負帰還ループに与える影響を軽減する。
なお、上記実施例では、バッファアンプ4として電流制限機能作動時にフラグを出力する機能を有するものを用いる例について説明したが、バッファアンプ4として電流制限機能作動時にフラグを出力する機能を有しないものを用いる場合には、バッファアンプ4の出力電流をたとえば過電流発生を検出するコンパレータでモニタし、その検出信号に基づいてスイッチS1とS2を相補的にオン・オフ駆動するようにしてもよい。
また、バッファアンプの入出力間電位差をモニタし、一定以上の電位差が生じたことで過電流機能が作動したと判定してもよいし、電流測定抵抗Rsに生じる出力電流に比例した電圧をモニタし、一定以上の電位差が生じたことで過電流機能が作動したと判定してもよい。これらによれば、バッファアンプとして使用できるデバイスの幅が広がることになり、部品コストを下げることができる。
また、スイッチS2はS1のオン抵抗に比べて十分大きい固定抵抗で代用してもよく、回路構成を簡略化できるとともに部品コストを下げることができる。
また、スイッチS1およびS2は、センスアンプとして機能する演算増幅器2の非反転入力端子に代えて出力端子と抵抗R2との接続点に接続するようにしてもよい。これにより、スイッチS1経由の帰還が演算増幅器2を経由しないことにより、スイッチ切替時の負帰還回路の応答速度を若干早くすることができる。
以上説明したように、本発明によれば、電流制限要因が解消されて正常状態に戻るときでも、過度な異常出力とならずに所定の設定電圧に収束する負帰還増幅器を実現することができ、半導体検査装置の出力段などに好適である。
本発明の一実施例を示す回路図である。 本発明の他の実施例を示す回路図である。 従来の負帰還増幅器の一例を示す回路図である。
符号の説明
1 D/A変換器
2 演算増幅器(センスアンプ)
3 演算増幅器(メインアンプ)
4 バッファアンプ
5 電流制限検知回路
6 スイッチ制御回路
S1,S2 スイッチ
C コンデンサ

Claims (3)

  1. 負帰還ループ内に電流制限機能手段を有する負帰還増幅器において、
    メインアンプとして機能する演算増幅器と、
    前記電流制限機能手段の電流制限機能が作動しているか否かを検知する電流制限検知回路と、
    非反転入力端子には第1のスイッチを介して前記メインアンプとして機能する演算増幅器の出力端子が接続されるとともに、第2のスイッチを介して前記電流制限機能手段の出力側が接続されるセンスアンプとして機能する演算増幅器と、
    前記センスアンプとして機能する演算増幅器の入力を選択するように前記電流制限機能手段の出力信号に基づきこれら第1および第2のスイッチを相補的にオン・オフ駆動するスイッチ制御回路、
    を設けたことを特徴とする負帰還増幅器。
  2. 前記メインアンプとして機能する演算増幅器の出力端子と反転入力端子間にコンデンサが接続されていることを特徴とする請求項1記載の負帰還増幅器。
  3. 前記負帰還増幅器は、D/A変換器で設定される電圧を増幅して被検査デバイス(DUT)へ供給することを特徴とする請求項1または請求項2記載の負帰還増幅器。
JP2008133998A 2008-05-22 2008-05-22 負帰還増幅器 Expired - Fee Related JP5056581B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008133998A JP5056581B2 (ja) 2008-05-22 2008-05-22 負帰還増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008133998A JP5056581B2 (ja) 2008-05-22 2008-05-22 負帰還増幅器

Publications (2)

Publication Number Publication Date
JP2009284201A JP2009284201A (ja) 2009-12-03
JP5056581B2 true JP5056581B2 (ja) 2012-10-24

Family

ID=41454196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008133998A Expired - Fee Related JP5056581B2 (ja) 2008-05-22 2008-05-22 負帰還増幅器

Country Status (1)

Country Link
JP (1) JP5056581B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0641381Y2 (ja) * 1983-05-26 1994-10-26 横河電機株式会社 電流制限形帰還増幅回路
JPH067367Y2 (ja) * 1987-07-10 1994-02-23 横河電機株式会社 電圧・電流発生装置

Also Published As

Publication number Publication date
JP2009284201A (ja) 2009-12-03

Similar Documents

Publication Publication Date Title
US8908886B2 (en) Power amplifying apparatus and audio system
JP2017229119A (ja) 過電流保護回路
JP2014086073A (ja) 低電圧降下レギュレータ
JP2008005009A (ja) 信号増幅装置
US20070064953A1 (en) Speaker protection circuit
JP2011091642A (ja) 過電流検出回路及び信号増幅装置
JP2008301035A (ja) 増幅器
JP2017050984A5 (ja)
JPWO2004010575A1 (ja) パワーアンプ装置
JP2009232368A (ja) 増幅装置及び増幅器故障検出方法
JP5056581B2 (ja) 負帰還増幅器
JP5297408B2 (ja) 電磁弁の制御装置
JP2009296263A (ja) 負荷回路の過電流保護装置
KR950003136B1 (ko) 전력증폭장치
JP2012208818A (ja) フィールド機器
WO2012081242A1 (ja) 携帯電子機器
JP5989171B1 (ja) 電流検出回路、及びその回路を備えた車両用電子制御装置
JP4582332B2 (ja) 電源電圧制御装置及びその制御方法
JP2007218664A (ja) 電流検出装置
JP2009253562A (ja) 電力増幅装置
JP6519498B2 (ja) スイッチング電源装置
JP2009257811A (ja) 電流検出回路
JP2009229254A (ja) 電気化学式ガス検知装置
WO2007140392A2 (en) Methods and apparatus to provide slew enhancement for low power amplifiers
KR20140108161A (ko) 연산 증폭기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees