JP4112120B2 - レギュレータ回路 - Google Patents

レギュレータ回路 Download PDF

Info

Publication number
JP4112120B2
JP4112120B2 JP16312699A JP16312699A JP4112120B2 JP 4112120 B2 JP4112120 B2 JP 4112120B2 JP 16312699 A JP16312699 A JP 16312699A JP 16312699 A JP16312699 A JP 16312699A JP 4112120 B2 JP4112120 B2 JP 4112120B2
Authority
JP
Japan
Prior art keywords
output
circuit
voltage
power
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16312699A
Other languages
English (en)
Other versions
JP2000353020A (ja
Inventor
健太郎 長井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP16312699A priority Critical patent/JP4112120B2/ja
Publication of JP2000353020A publication Critical patent/JP2000353020A/ja
Application granted granted Critical
Publication of JP4112120B2 publication Critical patent/JP4112120B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、外付の出力用トランジスタを使用するレギュレータ回路に係り、特出力電圧の異常を抑える構成に関する。
【0002】
【従来の技術】
従来この種のレギュレータ回路として、例えば、CPU用の電源として使用される5Vレギュレータがある。この5Vレギュレータの出力(5V)に異常電圧が発生すると、外部負荷であるCPU、センサ、I/O用ICなどが破壊されてしまうことが従来より指摘されている。
【0003】
この対策として、図6に示すように出力電圧異常時の電圧クランプ回路jがレギュレータ回路(IC)に備えられている。
【0004】
図6は従来のレギュレータ回路の構成例を示した回路図である。レギュレータ回路は、主に、外付けの出力用トランジスタTr1と、IC100側のスタートアップ回路1、分圧回路h、フィードバック制御回路i及びクランプ回路Jとから成る。
【0005】
6Vから16Vの電源電圧Eが印加されると、抵抗R5を介してベースにバイアス電圧が印加され、NPN型のトランジスタTr5がオンになると共に、スタートアップ回路1はNPN型のトランジスタTr2のベースにハイレベルの信号を印加して、このトランジスタTr2をオンにする。
【0006】
これにより、トランジスタTr5、トランジスタTr2がオンになり、PNP型のトランジスタTr1のベースをローレベルとするため、トランジスタTr1がオンになり、このトランジスタTr1を通して電流が外部負荷側に流れて、外部負荷側に供給される出力電圧が上昇し出す。そのため、アンプ回路2が動作し出し、その出力がローレベルになるため、PNP型のトランジスタTr3がオンになり、その後、スタートアップ回路1によりトランジスタTr2がオフになる。この時、トランジスタTr5、トランジスタTr3がオンであるため、トランジスタTr1は引き続きオンであり、出力電圧は上昇していく。
【0007】
出力電圧は抵抗R1、R2から成る分圧回路により分圧されてアンプ回路2の非反転入力端子(−)に入力され、反転入力端子(+)に入力される基準電圧発生回路3からの基準電圧Vrefと比較される。出力電圧が5Vを超えると、アンプ回路2の出力はハイレベルに反転し、トランジスタTr3をオフにし、5Vを以下になると、アンプ回路2の出力はローレベルに反転して、トランジスタTr3をオンにする。
【0008】
このようにトランジスタTr3がオフになると、トランジスタTr1の電流は絞られ、出力電圧は下降し、トランジスタTr3がオンになると、トランジスタTr1の電流は増加することにより、出力電圧は5Vの一定値に保持される。
【0009】
しかし、出力電源線7の外乱及び放射ノイズやComp端子がGNDとショートする等することによって、出力電圧が異常に高い電圧になると、抵抗R3、ツェナーダイオードZD、抵抗R4の直列回路からなるクランプ回路のツェナーダイオードZDにツェーナー電圧以上がかかり、このツェナーダイオードZDを通して抵抗R4に電流が流れ、NPN型のトランジスタTr4がオンになる。これによって、トランジスタTr5のベースがローレベルなり、トランジスタTr5がオフになり、トランジスタTr1がオフとなって、出力電圧の更なる上昇は無く、最大でも、例えば7Vにクランプされる。
【0010】
【発明が解決しようとする課題】
上記のような従来のICタイプのレギュレータ回路では、図7に示すように、出力電圧を検出する端子VCCが稀ではあるが電源線8の断線や半田不良などによりオープン状態になることがある。このオープン状態になると、出力電圧を帰還する(センスする)ことが不能になり、同時に異常電圧をセンスすることもできなくなってしまうため、出力電圧を所定値に保持するフィードバック制御回路が動作不能になって、出力電圧は電源電圧まで上昇してしまい、外部負荷であるCPU、センサ、I/O用ICを破壊してしまうという問題が生じる。また、近年、設計FMEAの重要性が叫ばれ、開発の上流段階より不具合現象を想定した回路設計が求められており、こうした稀なケースにも対応する必要が出てきている。
【0011】
本発明は、上述の如き従来の課題を解決するためになされたもので、その目的は、外部の出力電源線からIC内部に電源を引き込む電源入力端子がオープンになっても、出力電圧の異常上昇を抑えて外部負荷機器の破壊を防止することができるレギュレータ回路を提供することである。
【0012】
【課題を解決するための手段】
上記目的を達成するために、本発明の特徴は、電源線と出力電源線との間に設けられる出力用トランジスタを起動する起動回路と、前記出力用トランジスタから出力される出力電圧が所定電圧になるように前記出力用トランジスタを制御するフィードバック制御回路と、前記出力電圧の異常上昇を抑えるクランプ回路と、前記出力電源線から前記フィードバック制御回路に電源を供給する電源入力端子の他に、前記出力電源線から前記クランプ回路に電源を独立に供給するクランプ用電源入力端子を具備し、前記クランプ回路が、前記出力用トランジスタの出力電圧にクランプを掛けるように前記出力用トランジスタのベース端子に接続された第1のスイッチ回路を有し、前記フィードバック制御回路が、前記出力用トランジスタのベース電圧を制御するように前記第1のスイッチ回路と前記GNDラインとの間に接続された第2のスイッチ回路を有し、前記起動回路、フィードバック制御回路およびクランプ回路がICとして集積化され、前記出力用トランジスタは前記ICに外付けされるとともに、前記ICが、前記起動回路に電源電圧を供給する電源電圧入力端子、前記出力用トランジスタに接続される制御用端子、前記電源入力端子、および前記クランプ用電源入力端子を有することにある。
【0013】
本発明の他の特徴は、電源線と出力電源線との間に設けられる前記出力用トランジスタを起動する起動回路と、前記出力用トランジスタから出力される出力電圧が所定電圧になるように前記出力用トランジスタを制御するフィードバック制御回路と、前記出力電圧の異常上昇を抑えるクランプ回路と、前記出力電源線から前記フィードバック制御回路に電源を供給する電源入力端子に配線を介して接続される電源出力端子を具備し、前記電源出力端子から前記出力用トランジスタから出力される前記出力電圧を送出すると共に、前記クランプ回路が、前記出力用トランジスタの出力電圧にクランプを掛けるように前記出力用トランジスタのベース端子に接続された第1のスイッチ回路を有し、前記フィードバック制御回路が、前記出力用トランジスタのベース電圧を制御するように前記第1のスイッチ回路と前記GNDラインとの間に接続された第2のスイッチ回路を有し、前記起動回路、フィードバック制御回路およびクランプ回路がICとして集積化され、前記出力用トランジスタは前記ICに外付けされるとともに、前記ICが、前記起動回路に電源電圧を供給する電源電圧入力端子、前記出力用トランジスタに接続される制御用端子、前記電源入力端子、および前記電源出力端子を有することにある。
【0014】
本発明の他の特徴は、電源線と出力電源線との間に設けられる出力用トランジスタを起動する起動回路と、前記出力用トランジスタから出力される出力電圧が所定電圧になるように前記出力用トランジスタを制御するフィードバック制御回路と、前記出力電圧の異常上昇を抑えるクランプ回路と、前記出力電源線から前記フィードバック制御回路及び前記クランプ回路に電源を供給する複数の電源入力端子を具備し、前記クランプ回路が、前記出力用トランジスタの出力電圧にクランプを掛けるように前記出力用トランジスタのベース端子に接続された第1のスイッチ回路を有し、前記フィードバック制御回路が、前記出力用トランジスタのベース電圧を制御するように前記第1のスイッチ回路と前記GNDラインとの間に接続された第2のスイッチ回路を有し、前記起動回路、フィードバック制御回路およびクランプ回路がICとして集積化され、前記出力用トランジスタは前記ICに外付けされるとともに、前記ICが、前記起動回路に電源電圧を供給する電源電圧入力端子、前記出力用トランジスタに接続される制御用端子、および前記電源入力端子を有することにある。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図1は本発明のレギュレータ回路の第1の実施の形態を示した回路図である。但し、従来例と同一部分には同一符号を付して説明する。レギュレータ回路は、電源オン時などに出力用トランジスタTr1をオンにするスタートアップ回路1、出力電圧と基準電圧Vrefとを比較するアンプ回路2、基準電圧Vrefを発生する基準電圧発生回路3、外部出力電圧を分圧する抵抗R1、抵抗R2、電源電圧Vを所定電圧にして出力する出力用の外付けPNP型のトランジスタTr1、トランジスタTr1のベース電圧を制御するNPN型のトランジスタTr2、Tr3、抵抗R3、ツェナーダイオードZD1、抵抗R4のクランプ電圧を検出する直列回路とNPN型のトランジスタTr4から成るクランプ回路j、トランジスタTr1の出力電圧にクランプを掛けるトランジスタTr5、トランジスタTr5のベースバイアス用抵抗R5、発振防止用の位相調整用コンデンサC、電源電圧入力端子VIN、外付けトランジスタTr1の制御用端子10、コンデンサCの接続端子Comp、電源入力端子VCC及びクランプ用電源入力端子20を有している。
【0016】
尚、トランジスタTr1の出力電圧は外部の出力電源線7を通して図示されない外部負荷に供給され、この出力電源線7に電源線8を介して電源入力端子VCCが、電源線9を介してクランプ用電源入力端子20が接続されている。又、出力用トランジスタTr1とコンデンサCが外付けで、他の構成部品はIC100側に搭載されている。
【0017】
次に本実施の形態の動作について説明する。6Vから16Vの電源電圧Eが印加されると、トランジスタTr5がオンになると共に、スタートアップ回路1はトランジスタTr2のベースにハイレベルの信号を印加して、このトランジスタTr2をオンにする。それ故、トランジスタTr5、トランジスタTr2がオンになり、トランジスタTr1のベースをローレベルとするため、トランジスタTr1がオンになり、このトランジスタTr1を通して電流が外部負荷側に流れて、出力電圧が上昇し出す。
【0018】
これにより、アンプ回路2が動作し出し、その出力がローレベルになるため、トランジスタTr3がオンになり、その後、スタートアップ回路1によりトランジスタTr2がオフになる。この時、トランジスタTr5、トランジスタTr3がオンであるため、トランジスタTr1は引き続きオンであり、出力電圧は上昇して行く。
【0019】
トランジスタTr1から外部負荷側へ出力される出力電圧は抵抗R1、R2により分圧されて、アンプ回路2の非反転入力端子(−)に入力され、反転入力端子(+)に入力される基準電圧発生回路3からの基準電圧Vref(例えば1.2V)と比較される。外部負荷側の電圧が例えば5Vを超えると、アンプ回路2の出力はハイレベルに反転し、トランジスタTr3をオフにし、5Vを以下になると、アンプ回路2の出力はローレベルに反転して、トランジスタTr3をオンにする。
【0020】
このようにトランジスタTr3がオフになると、トランジスタTr1の電流は絞られ、外部負荷側への出力電圧は下降し、トランジスタTr3がオンになると、トランジスタTr1の電流は増加し、結局、出力電圧は5Vの一定値に保持される。
【0021】
ここで、出力電源の外乱及び放射ノイズやComp端子がGNDとショートする等することにより、出力電圧が5V以上の異常に高い電圧になると、抵抗R3、ツェナーダイオードZD1、抵抗R4の直列回路のツェナーダイオードZD1にツェーナー電圧以上がかかり、このツェナーダイオードZD1を通して抵抗R4に電流が流れ、トランジスタTr4がオンになる。
【0022】
このため、トランジスタTr5のベースがローレベルなり、トランジスタTr5がオフになってトランジスタTr1をオフとし、出力電圧の更なる上昇(例えば7V以上)は無く、最大でも7Vにクランプされる。
【0023】
また、電源入力端子VCCの半田不良や電源線8の切断により、出力電圧が電源入力端子VCCから入力されなくなる事故が起こった場合、アンプ回路2が動作せず、トランジスタTr3の制御ができなくなって、トランジスタTr1がオンし放しになり、出力電圧が異常に上昇し出す。
【0024】
しかし、この場合も、クランプ用電源入力端子20からクランプ回路j側には出力電圧が独立に供給され、この出力電圧の上昇により、ツェナーダイオードZD1にツェナー電圧以上が掛かると、ツェナーダイオードZD1を通して電流が流れ、トランジスタTr4がオンになる。このため、トランジスタTr5がオフになって、トランジスタTr1をオフにする。これにより、出力電圧は例えば7V以上に上昇することがなくなる。
【0025】
本実施の形態によれば、電源入力端子VCCの半田不良や電源線8の切断により、電源入力端子VCCがオープンになって、出力電圧が電源入力端子VCCから入力されなくなる事故が起こった場合でも、クランプ回路jにはクランプ用電源入力端子20から出力電圧が独立に供給されるため、出力電圧の異常上昇を検出して、出力電圧を一定値にクランプすることができる。これにより、上記のような稀な事故が起こっても、外部負荷機器を破壊するなどの事故を防止することができ、レギュレータ回路の信頼性を向上させることができる。
【0026】
尚、本例の場合でも、電源入力端子VCCに接続される電源線8及び電源線9が同時に切れた場合は、外部負荷に電源電圧Eと同じ異常に高い電圧が出力されるが、電源線8及び電源線9の両方が同時に切断する事故は極めて稀である事を考えると、このような事が起こる確率は殆どないと考えられる。
【0027】
図2は本発明のレギュレータ回路の第2の実施の形態を示した回路図である。但し、図1に示した第1の実施の形態と同一部分には同一符号を付し、その説明を適宜省略する。本例は、バッテリ等の電源電圧Eがオンになった時の外付け出力用トランジスタTr1の起動回路が第1の実施の形態と異なるが、他の構成は同様で、電源入力端子VCCの他に、クランプ用電源入力端子20を備え、出力電圧がクランプ用電源入力端子20を通して、クランプ回路j側に独立して供給されるようになっている。
【0028】
電源電圧Eがオンになると、抵抗R6とツェナーダイオードZD2の直列回路に電源電圧が印加され、ツェナーダイオードZD2のカソード端子に一定の電圧が発生する。この電圧はバッファ4を介してアンプ回路2に供給され、アンプ回路2を動作状態にする。
【0029】
これにより、アンプ回路2の出力はローレベルになって、トランジスタTr3をオンにする。この時、トランジスタTr5のベースには抵抗R5を介してバイアス電圧が印加され、オンとなっているため、トランジスタTr1のベースはローレベルとなり、このトランジスタTr1をオンにする。以降の動作は上記した第1の実施の形態と同様である。
【0030】
本実施の形態によれば、電源入力端子VCCの半田不良や電源線の切断により、出力電圧が電源入力端子VCCから入力されなくなる事故が起こった場合でも、クランプ回路jにはクランプ用電源入力端子20から出力電圧が独立に供給されるため、クランプ回路jは出力電圧の異常上昇を検出して、出力電圧を一定値にクランプすることができる。このため、上記のような稀な事故が起こっても、外部負荷機器を破壊するなどの事故を防止することができ、レギュレータ回路の信頼性を向上させることができる。
【0031】
図3は本発明のレギュレータ回路の第3の実施の形態を示した回路図である。但し、図1に示した第1の実施の形態と同一部分には同一符号を付し、その説明を適宜省略する。本例のIC100側の回路は図1の第1の実施の形態の構成と同一で、同様の動作を行う。
【0032】
異なる点は、IC100側の回路にトランジスタTr1の出力電圧を外部に出力するための電源出力端子30を備えているところにあり、電源入力端子VCCから入力された出力電圧はIC100側の配線6を通して、電源出力端子30に接続されている。従って、本例では、外部出力端子30に図示されない外部負荷が接続されることになる。
【0033】
本実施の形態によれば、電源入力端子VCCの半田不良や電源線の切断により、出力電圧が電源入力端子VCCから入力されなくなる事故が起こった場合、電源入力端子VCCから電源出力端子30へ出力電圧が伝送されなくなるため、外部負荷が異常電圧により破壊されることを防止でき、レギュレータ回路の信頼性を向上させることができる。
【0034】
尚、電源入力端子VCCと電源出力端子30を結合する配線6がアルミニュームである場合、配線6の抵抗が高くなり、外部負荷電流が数百mAに達する場合、この抵抗による電圧降下が無視できず、出力電圧精度を低下させてしまうが、銅などを使用すれば低損失で上記効果を得ることができる。
【0035】
図4は本発明のレギュレータ回路の第4の実施の形態を示した回路図である。但し、図1に示した第1の実施の形態と同一部分には同一符号を付し、その説明を適宜省略する。本例のIC100側の回路は図1の第1の実施の形態の構成と同一で、同様の動作を行う。本例は、電源入力端子VCC、クランプ用電源入力端子20の他に、更に別のクランプ用電源入力端子21を設け、このクランプ用電源入力端子21も電源線22を介して出力電源線7に接続して、クランプ用電源を2経路で受電する様になっている。
【0036】
これにより、電源線8、22が同時に断線しない限り、クランプ回路jに電源は給電されるため、クランプ用電源が確保できなくなる確率を著しく減らすことができ、常にクランプ回路jは出力電圧の異常上昇を検出して、出力電圧を一定値にクランプすることができ、出力電圧の異常上昇による外部負荷機器が破壊するなどの事故を確実に防止することができる。
【0037】
尚、別に設けるクランプ用電源入力端子は2個以上であっても良い。
【0038】
図5は本発明のレギュレータ回路の第5の実施の形態を示した回路図である。但し、図1に示した第1の実施の形態と同一部分には同一符号を付し、その説明を適宜省略する。本例のIC100側の回路は図1の第1の実施の形態の構成と同一で、同様の動作を行う。本例は、電源入力端子VCCの他に、クランプ用電源入力端子を別に設けるタイプではなく、電源入力端子VCCからクランプ回路j及びアンプ回路2等に共通に電源線8を通して出力電源線7からの電源が供給される構成を有している。
【0039】
しかも、電源入力端子VCCとして、別の電源入力端子VCC1が設けてあり、2系統の電源入力端子VCC,VCC1により出力電源線7からの受電がなされている。これにより、電源線8、23が同時に断線しない限り、クランプ回路jに電源は給電されるため、電源線8、23の断線によりクランプ用電源が確保できなくなる確率を著しく減らすことができ、常にクランプ回路jは出力電圧の異常上昇を検出して、出力電圧を一定値にクランプすることができ、出力電圧の異常上昇による外部負荷機器が破壊するなどの事故を確実に防止することができる。 尚、別に設ける電源入力端子は2個以上であっても良い。
【0040】
【発明の効果】
以上詳細に説明したように、本発明のレギュレータ回路によれば、外部の出力電源線からIC内部に電源を引き込む電源入力端子がオープンになっても、出力電圧の異常上昇を抑えて外部負荷機器の破壊を防止することができる。
【図面の簡単な説明】
【図1】本発明のレギュレータ回路の第1の実施の形態を示した回路図である。
【図2】本発明のレギュレータ回路の第2の実施の形態を示した回路図である。
【図3】本発明のレギュレータ回路の第3の実施の形態を示した回路図である。
【図4】本発明のレギュレータ回路の第4の実施の形態を示した回路図である。
【図5】本発明のレギュレータ回路の第5の実施の形態を示した回路図である。
【図6】従来のレギュレータ回路の構成例を示した回路図である。
【図7】従来のレギュレータ回路の不具合発生例を示した回路図である。。
【符号の説明】
1 スタートアップ回路
2 アンプ回路
3 基準電圧発生回路
4 バッファ
7 出力電源線
8、22、23 電源線
10 制御用端子
20、21 クランプ用電源入力端子
30 電源出力端子
100 IC
C コンデンサ
j クランプ回路
R1〜R6 抵抗
Tr1〜Tr5 トランジスタ
VCC、VCC1 電源入力端子
ZD1、ZD2 ツェナーダイオード

Claims (3)

  1. 電源線と出力電源線との間に設けられる出力用トランジスタを起動する起動回路と、
    前記出力用トランジスタから出力される出力電圧が所定電圧になるように前記出力用トランジスタを制御するフィードバック制御回路と、
    前記出力電圧の異常上昇を抑えるクランプ回路と、
    前記出力電源線から前記フィードバック制御回路に電源を供給する電源入力端子の他に、前記出力電源線から前記クランプ回路に電源を独立に供給するクランプ用電源入力端子を具備し、
    前記クランプ回路が、前記出力用トランジスタの出力電圧にクランプを掛けるように前記出力用トランジスタのベース端子に接続された第1のスイッチ回路を有し、
    前記フィードバック制御回路が、前記出力用トランジスタのベース電圧を制御するように前記第1のスイッチ回路と前記GNDラインとの間に接続された第2のスイッチ回路を有し、
    前記起動回路、フィードバック制御回路およびクランプ回路がICとして集積化され、前記出力用トランジスタは前記ICに外付けされるとともに、前記ICが、前記起動回路に電源電圧を供給する電源電圧入力端子、前記出力用トランジスタに接続される制御用端子、前記電源入力端子、および前記クランプ用電源入力端子を有することを特徴とするレギュレータ回路。
  2. 電源線と出力電源線との間に設けられる前記出力用トランジスタを起動する起動回路と、
    前記出力用トランジスタから出力される出力電圧が所定電圧になるように前記出力用トランジスタを制御するフィードバック制御回路と、
    前記出力電圧の異常上昇を抑えるクランプ回路と、
    前記出力電源線から前記フィードバック制御回路に電源を供給する電源入力端子に配線を介して接続される電源出力端子を具備し、
    前記電源出力端子から前記出力用トランジスタから出力される前記出力電圧を送出すると共に、
    前記クランプ回路が、前記出力用トランジスタの出力電圧にクランプを掛けるように前記出力用トランジスタのベース端子に接続された第1のスイッチ回路を有し、
    前記フィードバック制御回路が、前記出力用トランジスタのベース電圧を制御するように前記第1のスイッチ回路と前記GNDラインとの間に接続された第2のスイッチ回路を有し、
    前記起動回路、フィードバック制御回路およびクランプ回路がICとして集積化され、前記出力用トランジスタは前記ICに外付けされるとともに、前記ICが、前記起動回路に電源電圧を供給する電源電圧入力端子、前記出力用トランジスタに接続される制御用端子、前記電源入力端子、および前記電源出力端子を有することを特徴とするレギュレータ回路。
  3. 電源線と出力電源線との間に設けられる出力用トランジスタを起動する起動回路と、
    前記出力用トランジスタから出力される出力電圧が所定電圧になるように前記出力用トランジスタを制御するフィードバック制御回路と、
    前記出力電圧の異常上昇を抑えるクランプ回路と、
    前記出力電源線から前記フィードバック制御回路及び前記クランプ回路に電源を供給する複数の電源入力端子を具備し、
    前記クランプ回路が、前記出力用トランジスタの出力電圧にクランプを掛けるように前記出力用トランジスタのベース端子に接続された第1のスイッチ回路を有し、
    前記フィードバック制御回路が、前記出力用トランジスタのベース電圧を制御するように前記第1のスイッチ回路と前記GNDラインとの間に接続された第2のスイッチ回路を有し、
    前記起動回路、フィードバック制御回路およびクランプ回路がICとして集積化され、前記出力用トランジスタは前記ICに外付けされるとともに、前記ICが、前記起動回路に電源電圧を供給する電源電圧入力端子、前記出力用トランジスタに接続される制御用端子、および前記電源入力端子を有することを特徴とするレギュレータ回路。
JP16312699A 1999-06-09 1999-06-09 レギュレータ回路 Expired - Fee Related JP4112120B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16312699A JP4112120B2 (ja) 1999-06-09 1999-06-09 レギュレータ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16312699A JP4112120B2 (ja) 1999-06-09 1999-06-09 レギュレータ回路

Publications (2)

Publication Number Publication Date
JP2000353020A JP2000353020A (ja) 2000-12-19
JP4112120B2 true JP4112120B2 (ja) 2008-07-02

Family

ID=15767694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16312699A Expired - Fee Related JP4112120B2 (ja) 1999-06-09 1999-06-09 レギュレータ回路

Country Status (1)

Country Link
JP (1) JP4112120B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4582332B2 (ja) * 2005-11-30 2010-11-17 トヨタ自動車株式会社 電源電圧制御装置及びその制御方法
US8143872B2 (en) * 2008-06-12 2012-03-27 O2Micro, Inc Power regulator
CN102789258A (zh) * 2012-09-10 2012-11-21 电子科技大学 一种低压差线性稳压器
JP7165562B2 (ja) * 2018-10-31 2022-11-04 ローム株式会社 リニア電源回路

Also Published As

Publication number Publication date
JP2000353020A (ja) 2000-12-19

Similar Documents

Publication Publication Date Title
CN107885270B (zh) 调节器用半导体集成电路
CN106484017B (zh) 稳压器用半导体集成电路
US7057396B2 (en) Disconnection detecting circuit for sensor apparatus
KR20060132941A (ko) 반도체 집적 회로 장치 및 그것을 이용한 스위칭 전원 장치
US20220075403A1 (en) Power supply semiconductor integrated circuit
US7696827B2 (en) Power amplifier system provided with improved protection function
JP4112120B2 (ja) レギュレータ回路
WO2006093204A1 (ja) 半導体集積回路装置
JP7518150B2 (ja) 電源用半導体集積回路及び電源システム
US6014299A (en) Device and method for protecting a CPU from being damaged by an overrating voltage or overrating current
KR20180112699A (ko) 차량용 안전 유닛을 위한 활성화 전압의 제공을 위한 장치 및 방법, 그리고 안전 장치
JP4367774B2 (ja) Icチップ
JP4172076B2 (ja) 定電圧電源装置
JP2682699B2 (ja) 駆動回路
JP2006238608A (ja) 電源回路
JPH10322914A (ja) 安定化電源回路
JP2004254388A (ja) 電源検出回路
US5912793A (en) Device and method for protecting a CPU from being damaged by overrating voltage or overrating current
JP2001296930A (ja) 電源装置
JP2007156641A (ja) 電源回路
JP2000112540A (ja) 直流安定化電源装置
JPH03123149A (ja) ボタン電話装置
JP2607013Y2 (ja) 過電流保護装置
JP2004152112A (ja) 電源装置
JPH08106331A (ja) 電源制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees