JP4112120B2 - レギュレータ回路 - Google Patents
レギュレータ回路 Download PDFInfo
- Publication number
- JP4112120B2 JP4112120B2 JP16312699A JP16312699A JP4112120B2 JP 4112120 B2 JP4112120 B2 JP 4112120B2 JP 16312699 A JP16312699 A JP 16312699A JP 16312699 A JP16312699 A JP 16312699A JP 4112120 B2 JP4112120 B2 JP 4112120B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- voltage
- power
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、外付の出力用トランジスタを使用するレギュレータ回路に係り、特出力電圧の異常を抑える構成に関する。
【０００２】
【従来の技術】
従来この種のレギュレータ回路として、例えば、ＣＰＵ用の電源として使用される５Ｖレギュレータがある。この５Ｖレギュレータの出力（５Ｖ）に異常電圧が発生すると、外部負荷であるＣＰＵ、センサ、Ｉ／Ｏ用ＩＣなどが破壊されてしまうことが従来より指摘されている。
【０００３】
この対策として、図６に示すように出力電圧異常時の電圧クランプ回路ｊがレギュレータ回路（ＩＣ）に備えられている。
【０００４】
図６は従来のレギュレータ回路の構成例を示した回路図である。レギュレータ回路は、主に、外付けの出力用トランジスタＴｒ１と、ＩＣ１００側のスタートアップ回路１、分圧回路ｈ、フィードバック制御回路ｉ及びクランプ回路Ｊとから成る。
【０００５】
６Ｖから１６Ｖの電源電圧Ｅが印加されると、抵抗Ｒ５を介してベースにバイアス電圧が印加され、ＮＰＮ型のトランジスタＴｒ５がオンになると共に、スタートアップ回路１はＮＰＮ型のトランジスタＴｒ２のベースにハイレベルの信号を印加して、このトランジスタＴｒ２をオンにする。
【０００６】
これにより、トランジスタＴｒ５、トランジスタＴｒ２がオンになり、ＰＮＰ型のトランジスタＴｒ１のベースをローレベルとするため、トランジスタＴｒ１がオンになり、このトランジスタＴｒ１を通して電流が外部負荷側に流れて、外部負荷側に供給される出力電圧が上昇し出す。そのため、アンプ回路２が動作し出し、その出力がローレベルになるため、ＰＮＰ型のトランジスタＴｒ３がオンになり、その後、スタートアップ回路１によりトランジスタＴｒ２がオフになる。この時、トランジスタＴｒ５、トランジスタＴｒ３がオンであるため、トランジスタＴｒ１は引き続きオンであり、出力電圧は上昇していく。
【０００７】
出力電圧は抵抗Ｒ１、Ｒ２から成る分圧回路により分圧されてアンプ回路２の非反転入力端子（−）に入力され、反転入力端子（＋）に入力される基準電圧発生回路３からの基準電圧Ｖｒｅｆと比較される。出力電圧が５Ｖを超えると、アンプ回路２の出力はハイレベルに反転し、トランジスタＴｒ３をオフにし、５Ｖを以下になると、アンプ回路２の出力はローレベルに反転して、トランジスタＴｒ３をオンにする。
【０００８】
このようにトランジスタＴｒ３がオフになると、トランジスタＴｒ１の電流は絞られ、出力電圧は下降し、トランジスタＴｒ３がオンになると、トランジスタＴｒ１の電流は増加することにより、出力電圧は５Ｖの一定値に保持される。
【０００９】
しかし、出力電源線７の外乱及び放射ノイズやＣｏｍｐ端子がＧＮＤとショートする等することによって、出力電圧が異常に高い電圧になると、抵抗Ｒ３、ツェナーダイオードＺＤ、抵抗Ｒ４の直列回路からなるクランプ回路のツェナーダイオードＺＤにツェーナー電圧以上がかかり、このツェナーダイオードＺＤを通して抵抗Ｒ４に電流が流れ、ＮＰＮ型のトランジスタＴｒ４がオンになる。これによって、トランジスタＴｒ５のベースがローレベルなり、トランジスタＴｒ５がオフになり、トランジスタＴｒ１がオフとなって、出力電圧の更なる上昇は無く、最大でも、例えば７Ｖにクランプされる。
【００１０】
【発明が解決しようとする課題】
上記のような従来のＩＣタイプのレギュレータ回路では、図７に示すように、出力電圧を検出する端子ＶＣＣが稀ではあるが電源線８の断線や半田不良などによりオープン状態になることがある。このオープン状態になると、出力電圧を帰還する（センスする）ことが不能になり、同時に異常電圧をセンスすることもできなくなってしまうため、出力電圧を所定値に保持するフィードバック制御回路が動作不能になって、出力電圧は電源電圧まで上昇してしまい、外部負荷であるＣＰＵ、センサ、Ｉ／Ｏ用ＩＣを破壊してしまうという問題が生じる。また、近年、設計ＦＭＥＡの重要性が叫ばれ、開発の上流段階より不具合現象を想定した回路設計が求められており、こうした稀なケースにも対応する必要が出てきている。
【００１１】
本発明は、上述の如き従来の課題を解決するためになされたもので、その目的は、外部の出力電源線からＩＣ内部に電源を引き込む電源入力端子がオープンになっても、出力電圧の異常上昇を抑えて外部負荷機器の破壊を防止することができるレギュレータ回路を提供することである。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明の特徴は、電源線と出力電源線との間に設けられる出力用トランジスタを起動する起動回路と、前記出力用トランジスタから出力される出力電圧が所定電圧になるように前記出力用トランジスタを制御するフィードバック制御回路と、前記出力電圧の異常上昇を抑えるクランプ回路と、前記出力電源線から前記フィードバック制御回路に電源を供給する電源入力端子の他に、前記出力電源線から前記クランプ回路に電源を独立に供給するクランプ用電源入力端子を具備し、前記クランプ回路が、前記出力用トランジスタの出力電圧にクランプを掛けるように前記出力用トランジスタのベース端子に接続された第１のスイッチ回路を有し、前記フィードバック制御回路が、前記出力用トランジスタのベース電圧を制御するように前記第１のスイッチ回路と前記ＧＮＤラインとの間に接続された第２のスイッチ回路を有し、前記起動回路、フィードバック制御回路およびクランプ回路がＩＣとして集積化され、前記出力用トランジスタは前記ＩＣに外付けされるとともに、前記ＩＣが、前記起動回路に電源電圧を供給する電源電圧入力端子、前記出力用トランジスタに接続される制御用端子、前記電源入力端子、および前記クランプ用電源入力端子を有することにある。
【００１３】
本発明の他の特徴は、電源線と出力電源線との間に設けられる前記出力用トランジスタを起動する起動回路と、前記出力用トランジスタから出力される出力電圧が所定電圧になるように前記出力用トランジスタを制御するフィードバック制御回路と、前記出力電圧の異常上昇を抑えるクランプ回路と、前記出力電源線から前記フィードバック制御回路に電源を供給する電源入力端子に配線を介して接続される電源出力端子を具備し、前記電源出力端子から前記出力用トランジスタから出力される前記出力電圧を送出すると共に、前記クランプ回路が、前記出力用トランジスタの出力電圧にクランプを掛けるように前記出力用トランジスタのベース端子に接続された第１のスイッチ回路を有し、前記フィードバック制御回路が、前記出力用トランジスタのベース電圧を制御するように前記第１のスイッチ回路と前記ＧＮＤラインとの間に接続された第２のスイッチ回路を有し、前記起動回路、フィードバック制御回路およびクランプ回路がＩＣとして集積化され、前記出力用トランジスタは前記ＩＣに外付けされるとともに、前記ＩＣが、前記起動回路に電源電圧を供給する電源電圧入力端子、前記出力用トランジスタに接続される制御用端子、前記電源入力端子、および前記電源出力端子を有することにある。
【００１４】
本発明の他の特徴は、電源線と出力電源線との間に設けられる出力用トランジスタを起動する起動回路と、前記出力用トランジスタから出力される出力電圧が所定電圧になるように前記出力用トランジスタを制御するフィードバック制御回路と、前記出力電圧の異常上昇を抑えるクランプ回路と、前記出力電源線から前記フィードバック制御回路及び前記クランプ回路に電源を供給する複数の電源入力端子を具備し、前記クランプ回路が、前記出力用トランジスタの出力電圧にクランプを掛けるように前記出力用トランジスタのベース端子に接続された第１のスイッチ回路を有し、前記フィードバック制御回路が、前記出力用トランジスタのベース電圧を制御するように前記第１のスイッチ回路と前記ＧＮＤラインとの間に接続された第２のスイッチ回路を有し、前記起動回路、フィードバック制御回路およびクランプ回路がＩＣとして集積化され、前記出力用トランジスタは前記ＩＣに外付けされるとともに、前記ＩＣが、前記起動回路に電源電圧を供給する電源電圧入力端子、前記出力用トランジスタに接続される制御用端子、および前記電源入力端子を有することにある。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図１は本発明のレギュレータ回路の第１の実施の形態を示した回路図である。但し、従来例と同一部分には同一符号を付して説明する。レギュレータ回路は、電源オン時などに出力用トランジスタＴｒ１をオンにするスタートアップ回路１、出力電圧と基準電圧Ｖｒｅｆとを比較するアンプ回路２、基準電圧Ｖｒｅｆを発生する基準電圧発生回路３、外部出力電圧を分圧する抵抗Ｒ１、抵抗Ｒ２、電源電圧Ｖを所定電圧にして出力する出力用の外付けＰＮＰ型のトランジスタＴｒ１、トランジスタＴｒ１のベース電圧を制御するＮＰＮ型のトランジスタＴｒ２、Ｔｒ３、抵抗Ｒ３、ツェナーダイオードＺＤ１、抵抗Ｒ４のクランプ電圧を検出する直列回路とＮＰＮ型のトランジスタＴｒ４から成るクランプ回路ｊ、トランジスタＴｒ１の出力電圧にクランプを掛けるトランジスタＴｒ５、トランジスタＴｒ５のベースバイアス用抵抗Ｒ５、発振防止用の位相調整用コンデンサＣ、電源電圧入力端子ＶＩＮ、外付けトランジスタＴｒ１の制御用端子１０、コンデンサＣの接続端子Ｃｏｍｐ、電源入力端子ＶＣＣ及びクランプ用電源入力端子２０を有している。
【００１６】
尚、トランジスタＴｒ１の出力電圧は外部の出力電源線７を通して図示されない外部負荷に供給され、この出力電源線７に電源線８を介して電源入力端子ＶＣＣが、電源線９を介してクランプ用電源入力端子２０が接続されている。又、出力用トランジスタＴｒ１とコンデンサＣが外付けで、他の構成部品はＩＣ１００側に搭載されている。
【００１７】
次に本実施の形態の動作について説明する。６Ｖから１６Ｖの電源電圧Ｅが印加されると、トランジスタＴｒ５がオンになると共に、スタートアップ回路１はトランジスタＴｒ２のベースにハイレベルの信号を印加して、このトランジスタＴｒ２をオンにする。それ故、トランジスタＴｒ５、トランジスタＴｒ２がオンになり、トランジスタＴｒ１のベースをローレベルとするため、トランジスタＴｒ１がオンになり、このトランジスタＴｒ１を通して電流が外部負荷側に流れて、出力電圧が上昇し出す。
【００１８】
これにより、アンプ回路２が動作し出し、その出力がローレベルになるため、トランジスタＴｒ３がオンになり、その後、スタートアップ回路１によりトランジスタＴｒ２がオフになる。この時、トランジスタＴｒ５、トランジスタＴｒ３がオンであるため、トランジスタＴｒ１は引き続きオンであり、出力電圧は上昇して行く。
【００１９】
トランジスタＴｒ１から外部負荷側へ出力される出力電圧は抵抗Ｒ１、Ｒ２により分圧されて、アンプ回路２の非反転入力端子（−）に入力され、反転入力端子（＋）に入力される基準電圧発生回路３からの基準電圧Ｖｒｅｆ（例えば１．２Ｖ）と比較される。外部負荷側の電圧が例えば５Ｖを超えると、アンプ回路２の出力はハイレベルに反転し、トランジスタＴｒ３をオフにし、５Ｖを以下になると、アンプ回路２の出力はローレベルに反転して、トランジスタＴｒ３をオンにする。
【００２０】
このようにトランジスタＴｒ３がオフになると、トランジスタＴｒ１の電流は絞られ、外部負荷側への出力電圧は下降し、トランジスタＴｒ３がオンになると、トランジスタＴｒ１の電流は増加し、結局、出力電圧は５Ｖの一定値に保持される。
【００２１】
ここで、出力電源の外乱及び放射ノイズやＣｏｍｐ端子がＧＮＤとショートする等することにより、出力電圧が５Ｖ以上の異常に高い電圧になると、抵抗Ｒ３、ツェナーダイオードＺＤ１、抵抗Ｒ４の直列回路のツェナーダイオードＺＤ１にツェーナー電圧以上がかかり、このツェナーダイオードＺＤ１を通して抵抗Ｒ４に電流が流れ、トランジスタＴｒ４がオンになる。
【００２２】
このため、トランジスタＴｒ５のベースがローレベルなり、トランジスタＴｒ５がオフになってトランジスタＴｒ１をオフとし、出力電圧の更なる上昇（例えば７Ｖ以上）は無く、最大でも７Ｖにクランプされる。
【００２３】
また、電源入力端子ＶＣＣの半田不良や電源線８の切断により、出力電圧が電源入力端子ＶＣＣから入力されなくなる事故が起こった場合、アンプ回路２が動作せず、トランジスタＴｒ３の制御ができなくなって、トランジスタＴｒ１がオンし放しになり、出力電圧が異常に上昇し出す。
【００２４】
しかし、この場合も、クランプ用電源入力端子２０からクランプ回路ｊ側には出力電圧が独立に供給され、この出力電圧の上昇により、ツェナーダイオードＺＤ１にツェナー電圧以上が掛かると、ツェナーダイオードＺＤ１を通して電流が流れ、トランジスタＴｒ４がオンになる。このため、トランジスタＴｒ５がオフになって、トランジスタＴｒ１をオフにする。これにより、出力電圧は例えば７Ｖ以上に上昇することがなくなる。
【００２５】
本実施の形態によれば、電源入力端子ＶＣＣの半田不良や電源線８の切断により、電源入力端子ＶＣＣがオープンになって、出力電圧が電源入力端子ＶＣＣから入力されなくなる事故が起こった場合でも、クランプ回路ｊにはクランプ用電源入力端子２０から出力電圧が独立に供給されるため、出力電圧の異常上昇を検出して、出力電圧を一定値にクランプすることができる。これにより、上記のような稀な事故が起こっても、外部負荷機器を破壊するなどの事故を防止することができ、レギュレータ回路の信頼性を向上させることができる。
【００２６】
尚、本例の場合でも、電源入力端子ＶＣＣに接続される電源線８及び電源線９が同時に切れた場合は、外部負荷に電源電圧Ｅと同じ異常に高い電圧が出力されるが、電源線８及び電源線９の両方が同時に切断する事故は極めて稀である事を考えると、このような事が起こる確率は殆どないと考えられる。
【００２７】
図２は本発明のレギュレータ回路の第２の実施の形態を示した回路図である。但し、図１に示した第１の実施の形態と同一部分には同一符号を付し、その説明を適宜省略する。本例は、バッテリ等の電源電圧Ｅがオンになった時の外付け出力用トランジスタＴｒ１の起動回路が第１の実施の形態と異なるが、他の構成は同様で、電源入力端子ＶＣＣの他に、クランプ用電源入力端子２０を備え、出力電圧がクランプ用電源入力端子２０を通して、クランプ回路ｊ側に独立して供給されるようになっている。
【００２８】
電源電圧Ｅがオンになると、抵抗Ｒ６とツェナーダイオードＺＤ２の直列回路に電源電圧が印加され、ツェナーダイオードＺＤ２のカソード端子に一定の電圧が発生する。この電圧はバッファ４を介してアンプ回路２に供給され、アンプ回路２を動作状態にする。
【００２９】
これにより、アンプ回路２の出力はローレベルになって、トランジスタＴｒ３をオンにする。この時、トランジスタＴｒ５のベースには抵抗Ｒ５を介してバイアス電圧が印加され、オンとなっているため、トランジスタＴｒ１のベースはローレベルとなり、このトランジスタＴｒ１をオンにする。以降の動作は上記した第１の実施の形態と同様である。
【００３０】
本実施の形態によれば、電源入力端子ＶＣＣの半田不良や電源線の切断により、出力電圧が電源入力端子ＶＣＣから入力されなくなる事故が起こった場合でも、クランプ回路ｊにはクランプ用電源入力端子２０から出力電圧が独立に供給されるため、クランプ回路ｊは出力電圧の異常上昇を検出して、出力電圧を一定値にクランプすることができる。このため、上記のような稀な事故が起こっても、外部負荷機器を破壊するなどの事故を防止することができ、レギュレータ回路の信頼性を向上させることができる。
【００３１】
図３は本発明のレギュレータ回路の第３の実施の形態を示した回路図である。但し、図１に示した第１の実施の形態と同一部分には同一符号を付し、その説明を適宜省略する。本例のＩＣ１００側の回路は図１の第１の実施の形態の構成と同一で、同様の動作を行う。
【００３２】
異なる点は、ＩＣ１００側の回路にトランジスタＴｒ１の出力電圧を外部に出力するための電源出力端子３０を備えているところにあり、電源入力端子ＶＣＣから入力された出力電圧はＩＣ１００側の配線６を通して、電源出力端子３０に接続されている。従って、本例では、外部出力端子３０に図示されない外部負荷が接続されることになる。
【００３３】
本実施の形態によれば、電源入力端子ＶＣＣの半田不良や電源線の切断により、出力電圧が電源入力端子ＶＣＣから入力されなくなる事故が起こった場合、電源入力端子ＶＣＣから電源出力端子３０へ出力電圧が伝送されなくなるため、外部負荷が異常電圧により破壊されることを防止でき、レギュレータ回路の信頼性を向上させることができる。
【００３４】
尚、電源入力端子ＶＣＣと電源出力端子３０を結合する配線６がアルミニュームである場合、配線６の抵抗が高くなり、外部負荷電流が数百ｍＡに達する場合、この抵抗による電圧降下が無視できず、出力電圧精度を低下させてしまうが、銅などを使用すれば低損失で上記効果を得ることができる。
【００３５】
図４は本発明のレギュレータ回路の第４の実施の形態を示した回路図である。但し、図１に示した第１の実施の形態と同一部分には同一符号を付し、その説明を適宜省略する。本例のＩＣ１００側の回路は図１の第１の実施の形態の構成と同一で、同様の動作を行う。本例は、電源入力端子ＶＣＣ、クランプ用電源入力端子２０の他に、更に別のクランプ用電源入力端子２１を設け、このクランプ用電源入力端子２１も電源線２２を介して出力電源線７に接続して、クランプ用電源を２経路で受電する様になっている。
【００３６】
これにより、電源線８、２２が同時に断線しない限り、クランプ回路ｊに電源は給電されるため、クランプ用電源が確保できなくなる確率を著しく減らすことができ、常にクランプ回路ｊは出力電圧の異常上昇を検出して、出力電圧を一定値にクランプすることができ、出力電圧の異常上昇による外部負荷機器が破壊するなどの事故を確実に防止することができる。
【００３７】
尚、別に設けるクランプ用電源入力端子は２個以上であっても良い。
【００３８】
図５は本発明のレギュレータ回路の第５の実施の形態を示した回路図である。但し、図１に示した第１の実施の形態と同一部分には同一符号を付し、その説明を適宜省略する。本例のＩＣ１００側の回路は図１の第１の実施の形態の構成と同一で、同様の動作を行う。本例は、電源入力端子ＶＣＣの他に、クランプ用電源入力端子を別に設けるタイプではなく、電源入力端子ＶＣＣからクランプ回路ｊ及びアンプ回路２等に共通に電源線８を通して出力電源線７からの電源が供給される構成を有している。
【００３９】
しかも、電源入力端子ＶＣＣとして、別の電源入力端子ＶＣＣ１が設けてあり、２系統の電源入力端子ＶＣＣ，ＶＣＣ１により出力電源線７からの受電がなされている。これにより、電源線８、２３が同時に断線しない限り、クランプ回路ｊに電源は給電されるため、電源線８、２３の断線によりクランプ用電源が確保できなくなる確率を著しく減らすことができ、常にクランプ回路ｊは出力電圧の異常上昇を検出して、出力電圧を一定値にクランプすることができ、出力電圧の異常上昇による外部負荷機器が破壊するなどの事故を確実に防止することができる。 尚、別に設ける電源入力端子は２個以上であっても良い。
【００４０】
【発明の効果】
以上詳細に説明したように、本発明のレギュレータ回路によれば、外部の出力電源線からＩＣ内部に電源を引き込む電源入力端子がオープンになっても、出力電圧の異常上昇を抑えて外部負荷機器の破壊を防止することができる。
【図面の簡単な説明】
【図１】本発明のレギュレータ回路の第１の実施の形態を示した回路図である。
【図２】本発明のレギュレータ回路の第２の実施の形態を示した回路図である。
【図３】本発明のレギュレータ回路の第３の実施の形態を示した回路図である。
【図４】本発明のレギュレータ回路の第４の実施の形態を示した回路図である。
【図５】本発明のレギュレータ回路の第５の実施の形態を示した回路図である。
【図６】従来のレギュレータ回路の構成例を示した回路図である。
【図７】従来のレギュレータ回路の不具合発生例を示した回路図である。。
【符号の説明】
１ スタートアップ回路
２ アンプ回路
３ 基準電圧発生回路
４ バッファ
７ 出力電源線
８、２２、２３ 電源線
１０ 制御用端子
２０、２１ クランプ用電源入力端子
３０ 電源出力端子
１００ ＩＣ
Ｃ コンデンサ
ｊ クランプ回路
Ｒ１〜Ｒ６ 抵抗
Ｔｒ１〜Ｔｒ５ トランジスタ
ＶＣＣ、ＶＣＣ１ 電源入力端子
ＺＤ１、ＺＤ２ ツェナーダイオード
【発明の属する技術分野】
本発明は、外付の出力用トランジスタを使用するレギュレータ回路に係り、特出力電圧の異常を抑える構成に関する。
【０００２】
【従来の技術】
従来この種のレギュレータ回路として、例えば、ＣＰＵ用の電源として使用される５Ｖレギュレータがある。この５Ｖレギュレータの出力（５Ｖ）に異常電圧が発生すると、外部負荷であるＣＰＵ、センサ、Ｉ／Ｏ用ＩＣなどが破壊されてしまうことが従来より指摘されている。
【０００３】
この対策として、図６に示すように出力電圧異常時の電圧クランプ回路ｊがレギュレータ回路（ＩＣ）に備えられている。
【０００４】
図６は従来のレギュレータ回路の構成例を示した回路図である。レギュレータ回路は、主に、外付けの出力用トランジスタＴｒ１と、ＩＣ１００側のスタートアップ回路１、分圧回路ｈ、フィードバック制御回路ｉ及びクランプ回路Ｊとから成る。
【０００５】
６Ｖから１６Ｖの電源電圧Ｅが印加されると、抵抗Ｒ５を介してベースにバイアス電圧が印加され、ＮＰＮ型のトランジスタＴｒ５がオンになると共に、スタートアップ回路１はＮＰＮ型のトランジスタＴｒ２のベースにハイレベルの信号を印加して、このトランジスタＴｒ２をオンにする。
【０００６】
これにより、トランジスタＴｒ５、トランジスタＴｒ２がオンになり、ＰＮＰ型のトランジスタＴｒ１のベースをローレベルとするため、トランジスタＴｒ１がオンになり、このトランジスタＴｒ１を通して電流が外部負荷側に流れて、外部負荷側に供給される出力電圧が上昇し出す。そのため、アンプ回路２が動作し出し、その出力がローレベルになるため、ＰＮＰ型のトランジスタＴｒ３がオンになり、その後、スタートアップ回路１によりトランジスタＴｒ２がオフになる。この時、トランジスタＴｒ５、トランジスタＴｒ３がオンであるため、トランジスタＴｒ１は引き続きオンであり、出力電圧は上昇していく。
【０００７】
出力電圧は抵抗Ｒ１、Ｒ２から成る分圧回路により分圧されてアンプ回路２の非反転入力端子（−）に入力され、反転入力端子（＋）に入力される基準電圧発生回路３からの基準電圧Ｖｒｅｆと比較される。出力電圧が５Ｖを超えると、アンプ回路２の出力はハイレベルに反転し、トランジスタＴｒ３をオフにし、５Ｖを以下になると、アンプ回路２の出力はローレベルに反転して、トランジスタＴｒ３をオンにする。
【０００８】
このようにトランジスタＴｒ３がオフになると、トランジスタＴｒ１の電流は絞られ、出力電圧は下降し、トランジスタＴｒ３がオンになると、トランジスタＴｒ１の電流は増加することにより、出力電圧は５Ｖの一定値に保持される。
【０００９】
しかし、出力電源線７の外乱及び放射ノイズやＣｏｍｐ端子がＧＮＤとショートする等することによって、出力電圧が異常に高い電圧になると、抵抗Ｒ３、ツェナーダイオードＺＤ、抵抗Ｒ４の直列回路からなるクランプ回路のツェナーダイオードＺＤにツェーナー電圧以上がかかり、このツェナーダイオードＺＤを通して抵抗Ｒ４に電流が流れ、ＮＰＮ型のトランジスタＴｒ４がオンになる。これによって、トランジスタＴｒ５のベースがローレベルなり、トランジスタＴｒ５がオフになり、トランジスタＴｒ１がオフとなって、出力電圧の更なる上昇は無く、最大でも、例えば７Ｖにクランプされる。
【００１０】
【発明が解決しようとする課題】
上記のような従来のＩＣタイプのレギュレータ回路では、図７に示すように、出力電圧を検出する端子ＶＣＣが稀ではあるが電源線８の断線や半田不良などによりオープン状態になることがある。このオープン状態になると、出力電圧を帰還する（センスする）ことが不能になり、同時に異常電圧をセンスすることもできなくなってしまうため、出力電圧を所定値に保持するフィードバック制御回路が動作不能になって、出力電圧は電源電圧まで上昇してしまい、外部負荷であるＣＰＵ、センサ、Ｉ／Ｏ用ＩＣを破壊してしまうという問題が生じる。また、近年、設計ＦＭＥＡの重要性が叫ばれ、開発の上流段階より不具合現象を想定した回路設計が求められており、こうした稀なケースにも対応する必要が出てきている。
【００１１】
本発明は、上述の如き従来の課題を解決するためになされたもので、その目的は、外部の出力電源線からＩＣ内部に電源を引き込む電源入力端子がオープンになっても、出力電圧の異常上昇を抑えて外部負荷機器の破壊を防止することができるレギュレータ回路を提供することである。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明の特徴は、電源線と出力電源線との間に設けられる出力用トランジスタを起動する起動回路と、前記出力用トランジスタから出力される出力電圧が所定電圧になるように前記出力用トランジスタを制御するフィードバック制御回路と、前記出力電圧の異常上昇を抑えるクランプ回路と、前記出力電源線から前記フィードバック制御回路に電源を供給する電源入力端子の他に、前記出力電源線から前記クランプ回路に電源を独立に供給するクランプ用電源入力端子を具備し、前記クランプ回路が、前記出力用トランジスタの出力電圧にクランプを掛けるように前記出力用トランジスタのベース端子に接続された第１のスイッチ回路を有し、前記フィードバック制御回路が、前記出力用トランジスタのベース電圧を制御するように前記第１のスイッチ回路と前記ＧＮＤラインとの間に接続された第２のスイッチ回路を有し、前記起動回路、フィードバック制御回路およびクランプ回路がＩＣとして集積化され、前記出力用トランジスタは前記ＩＣに外付けされるとともに、前記ＩＣが、前記起動回路に電源電圧を供給する電源電圧入力端子、前記出力用トランジスタに接続される制御用端子、前記電源入力端子、および前記クランプ用電源入力端子を有することにある。
【００１３】
本発明の他の特徴は、電源線と出力電源線との間に設けられる前記出力用トランジスタを起動する起動回路と、前記出力用トランジスタから出力される出力電圧が所定電圧になるように前記出力用トランジスタを制御するフィードバック制御回路と、前記出力電圧の異常上昇を抑えるクランプ回路と、前記出力電源線から前記フィードバック制御回路に電源を供給する電源入力端子に配線を介して接続される電源出力端子を具備し、前記電源出力端子から前記出力用トランジスタから出力される前記出力電圧を送出すると共に、前記クランプ回路が、前記出力用トランジスタの出力電圧にクランプを掛けるように前記出力用トランジスタのベース端子に接続された第１のスイッチ回路を有し、前記フィードバック制御回路が、前記出力用トランジスタのベース電圧を制御するように前記第１のスイッチ回路と前記ＧＮＤラインとの間に接続された第２のスイッチ回路を有し、前記起動回路、フィードバック制御回路およびクランプ回路がＩＣとして集積化され、前記出力用トランジスタは前記ＩＣに外付けされるとともに、前記ＩＣが、前記起動回路に電源電圧を供給する電源電圧入力端子、前記出力用トランジスタに接続される制御用端子、前記電源入力端子、および前記電源出力端子を有することにある。
【００１４】
本発明の他の特徴は、電源線と出力電源線との間に設けられる出力用トランジスタを起動する起動回路と、前記出力用トランジスタから出力される出力電圧が所定電圧になるように前記出力用トランジスタを制御するフィードバック制御回路と、前記出力電圧の異常上昇を抑えるクランプ回路と、前記出力電源線から前記フィードバック制御回路及び前記クランプ回路に電源を供給する複数の電源入力端子を具備し、前記クランプ回路が、前記出力用トランジスタの出力電圧にクランプを掛けるように前記出力用トランジスタのベース端子に接続された第１のスイッチ回路を有し、前記フィードバック制御回路が、前記出力用トランジスタのベース電圧を制御するように前記第１のスイッチ回路と前記ＧＮＤラインとの間に接続された第２のスイッチ回路を有し、前記起動回路、フィードバック制御回路およびクランプ回路がＩＣとして集積化され、前記出力用トランジスタは前記ＩＣに外付けされるとともに、前記ＩＣが、前記起動回路に電源電圧を供給する電源電圧入力端子、前記出力用トランジスタに接続される制御用端子、および前記電源入力端子を有することにある。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図１は本発明のレギュレータ回路の第１の実施の形態を示した回路図である。但し、従来例と同一部分には同一符号を付して説明する。レギュレータ回路は、電源オン時などに出力用トランジスタＴｒ１をオンにするスタートアップ回路１、出力電圧と基準電圧Ｖｒｅｆとを比較するアンプ回路２、基準電圧Ｖｒｅｆを発生する基準電圧発生回路３、外部出力電圧を分圧する抵抗Ｒ１、抵抗Ｒ２、電源電圧Ｖを所定電圧にして出力する出力用の外付けＰＮＰ型のトランジスタＴｒ１、トランジスタＴｒ１のベース電圧を制御するＮＰＮ型のトランジスタＴｒ２、Ｔｒ３、抵抗Ｒ３、ツェナーダイオードＺＤ１、抵抗Ｒ４のクランプ電圧を検出する直列回路とＮＰＮ型のトランジスタＴｒ４から成るクランプ回路ｊ、トランジスタＴｒ１の出力電圧にクランプを掛けるトランジスタＴｒ５、トランジスタＴｒ５のベースバイアス用抵抗Ｒ５、発振防止用の位相調整用コンデンサＣ、電源電圧入力端子ＶＩＮ、外付けトランジスタＴｒ１の制御用端子１０、コンデンサＣの接続端子Ｃｏｍｐ、電源入力端子ＶＣＣ及びクランプ用電源入力端子２０を有している。
【００１６】
尚、トランジスタＴｒ１の出力電圧は外部の出力電源線７を通して図示されない外部負荷に供給され、この出力電源線７に電源線８を介して電源入力端子ＶＣＣが、電源線９を介してクランプ用電源入力端子２０が接続されている。又、出力用トランジスタＴｒ１とコンデンサＣが外付けで、他の構成部品はＩＣ１００側に搭載されている。
【００１７】
次に本実施の形態の動作について説明する。６Ｖから１６Ｖの電源電圧Ｅが印加されると、トランジスタＴｒ５がオンになると共に、スタートアップ回路１はトランジスタＴｒ２のベースにハイレベルの信号を印加して、このトランジスタＴｒ２をオンにする。それ故、トランジスタＴｒ５、トランジスタＴｒ２がオンになり、トランジスタＴｒ１のベースをローレベルとするため、トランジスタＴｒ１がオンになり、このトランジスタＴｒ１を通して電流が外部負荷側に流れて、出力電圧が上昇し出す。
【００１８】
これにより、アンプ回路２が動作し出し、その出力がローレベルになるため、トランジスタＴｒ３がオンになり、その後、スタートアップ回路１によりトランジスタＴｒ２がオフになる。この時、トランジスタＴｒ５、トランジスタＴｒ３がオンであるため、トランジスタＴｒ１は引き続きオンであり、出力電圧は上昇して行く。
【００１９】
トランジスタＴｒ１から外部負荷側へ出力される出力電圧は抵抗Ｒ１、Ｒ２により分圧されて、アンプ回路２の非反転入力端子（−）に入力され、反転入力端子（＋）に入力される基準電圧発生回路３からの基準電圧Ｖｒｅｆ（例えば１．２Ｖ）と比較される。外部負荷側の電圧が例えば５Ｖを超えると、アンプ回路２の出力はハイレベルに反転し、トランジスタＴｒ３をオフにし、５Ｖを以下になると、アンプ回路２の出力はローレベルに反転して、トランジスタＴｒ３をオンにする。
【００２０】
このようにトランジスタＴｒ３がオフになると、トランジスタＴｒ１の電流は絞られ、外部負荷側への出力電圧は下降し、トランジスタＴｒ３がオンになると、トランジスタＴｒ１の電流は増加し、結局、出力電圧は５Ｖの一定値に保持される。
【００２１】
ここで、出力電源の外乱及び放射ノイズやＣｏｍｐ端子がＧＮＤとショートする等することにより、出力電圧が５Ｖ以上の異常に高い電圧になると、抵抗Ｒ３、ツェナーダイオードＺＤ１、抵抗Ｒ４の直列回路のツェナーダイオードＺＤ１にツェーナー電圧以上がかかり、このツェナーダイオードＺＤ１を通して抵抗Ｒ４に電流が流れ、トランジスタＴｒ４がオンになる。
【００２２】
このため、トランジスタＴｒ５のベースがローレベルなり、トランジスタＴｒ５がオフになってトランジスタＴｒ１をオフとし、出力電圧の更なる上昇（例えば７Ｖ以上）は無く、最大でも７Ｖにクランプされる。
【００２３】
また、電源入力端子ＶＣＣの半田不良や電源線８の切断により、出力電圧が電源入力端子ＶＣＣから入力されなくなる事故が起こった場合、アンプ回路２が動作せず、トランジスタＴｒ３の制御ができなくなって、トランジスタＴｒ１がオンし放しになり、出力電圧が異常に上昇し出す。
【００２４】
しかし、この場合も、クランプ用電源入力端子２０からクランプ回路ｊ側には出力電圧が独立に供給され、この出力電圧の上昇により、ツェナーダイオードＺＤ１にツェナー電圧以上が掛かると、ツェナーダイオードＺＤ１を通して電流が流れ、トランジスタＴｒ４がオンになる。このため、トランジスタＴｒ５がオフになって、トランジスタＴｒ１をオフにする。これにより、出力電圧は例えば７Ｖ以上に上昇することがなくなる。
【００２５】
本実施の形態によれば、電源入力端子ＶＣＣの半田不良や電源線８の切断により、電源入力端子ＶＣＣがオープンになって、出力電圧が電源入力端子ＶＣＣから入力されなくなる事故が起こった場合でも、クランプ回路ｊにはクランプ用電源入力端子２０から出力電圧が独立に供給されるため、出力電圧の異常上昇を検出して、出力電圧を一定値にクランプすることができる。これにより、上記のような稀な事故が起こっても、外部負荷機器を破壊するなどの事故を防止することができ、レギュレータ回路の信頼性を向上させることができる。
【００２６】
尚、本例の場合でも、電源入力端子ＶＣＣに接続される電源線８及び電源線９が同時に切れた場合は、外部負荷に電源電圧Ｅと同じ異常に高い電圧が出力されるが、電源線８及び電源線９の両方が同時に切断する事故は極めて稀である事を考えると、このような事が起こる確率は殆どないと考えられる。
【００２７】
図２は本発明のレギュレータ回路の第２の実施の形態を示した回路図である。但し、図１に示した第１の実施の形態と同一部分には同一符号を付し、その説明を適宜省略する。本例は、バッテリ等の電源電圧Ｅがオンになった時の外付け出力用トランジスタＴｒ１の起動回路が第１の実施の形態と異なるが、他の構成は同様で、電源入力端子ＶＣＣの他に、クランプ用電源入力端子２０を備え、出力電圧がクランプ用電源入力端子２０を通して、クランプ回路ｊ側に独立して供給されるようになっている。
【００２８】
電源電圧Ｅがオンになると、抵抗Ｒ６とツェナーダイオードＺＤ２の直列回路に電源電圧が印加され、ツェナーダイオードＺＤ２のカソード端子に一定の電圧が発生する。この電圧はバッファ４を介してアンプ回路２に供給され、アンプ回路２を動作状態にする。
【００２９】
これにより、アンプ回路２の出力はローレベルになって、トランジスタＴｒ３をオンにする。この時、トランジスタＴｒ５のベースには抵抗Ｒ５を介してバイアス電圧が印加され、オンとなっているため、トランジスタＴｒ１のベースはローレベルとなり、このトランジスタＴｒ１をオンにする。以降の動作は上記した第１の実施の形態と同様である。
【００３０】
本実施の形態によれば、電源入力端子ＶＣＣの半田不良や電源線の切断により、出力電圧が電源入力端子ＶＣＣから入力されなくなる事故が起こった場合でも、クランプ回路ｊにはクランプ用電源入力端子２０から出力電圧が独立に供給されるため、クランプ回路ｊは出力電圧の異常上昇を検出して、出力電圧を一定値にクランプすることができる。このため、上記のような稀な事故が起こっても、外部負荷機器を破壊するなどの事故を防止することができ、レギュレータ回路の信頼性を向上させることができる。
【００３１】
図３は本発明のレギュレータ回路の第３の実施の形態を示した回路図である。但し、図１に示した第１の実施の形態と同一部分には同一符号を付し、その説明を適宜省略する。本例のＩＣ１００側の回路は図１の第１の実施の形態の構成と同一で、同様の動作を行う。
【００３２】
異なる点は、ＩＣ１００側の回路にトランジスタＴｒ１の出力電圧を外部に出力するための電源出力端子３０を備えているところにあり、電源入力端子ＶＣＣから入力された出力電圧はＩＣ１００側の配線６を通して、電源出力端子３０に接続されている。従って、本例では、外部出力端子３０に図示されない外部負荷が接続されることになる。
【００３３】
本実施の形態によれば、電源入力端子ＶＣＣの半田不良や電源線の切断により、出力電圧が電源入力端子ＶＣＣから入力されなくなる事故が起こった場合、電源入力端子ＶＣＣから電源出力端子３０へ出力電圧が伝送されなくなるため、外部負荷が異常電圧により破壊されることを防止でき、レギュレータ回路の信頼性を向上させることができる。
【００３４】
尚、電源入力端子ＶＣＣと電源出力端子３０を結合する配線６がアルミニュームである場合、配線６の抵抗が高くなり、外部負荷電流が数百ｍＡに達する場合、この抵抗による電圧降下が無視できず、出力電圧精度を低下させてしまうが、銅などを使用すれば低損失で上記効果を得ることができる。
【００３５】
図４は本発明のレギュレータ回路の第４の実施の形態を示した回路図である。但し、図１に示した第１の実施の形態と同一部分には同一符号を付し、その説明を適宜省略する。本例のＩＣ１００側の回路は図１の第１の実施の形態の構成と同一で、同様の動作を行う。本例は、電源入力端子ＶＣＣ、クランプ用電源入力端子２０の他に、更に別のクランプ用電源入力端子２１を設け、このクランプ用電源入力端子２１も電源線２２を介して出力電源線７に接続して、クランプ用電源を２経路で受電する様になっている。
【００３６】
これにより、電源線８、２２が同時に断線しない限り、クランプ回路ｊに電源は給電されるため、クランプ用電源が確保できなくなる確率を著しく減らすことができ、常にクランプ回路ｊは出力電圧の異常上昇を検出して、出力電圧を一定値にクランプすることができ、出力電圧の異常上昇による外部負荷機器が破壊するなどの事故を確実に防止することができる。
【００３７】
尚、別に設けるクランプ用電源入力端子は２個以上であっても良い。
【００３８】
図５は本発明のレギュレータ回路の第５の実施の形態を示した回路図である。但し、図１に示した第１の実施の形態と同一部分には同一符号を付し、その説明を適宜省略する。本例のＩＣ１００側の回路は図１の第１の実施の形態の構成と同一で、同様の動作を行う。本例は、電源入力端子ＶＣＣの他に、クランプ用電源入力端子を別に設けるタイプではなく、電源入力端子ＶＣＣからクランプ回路ｊ及びアンプ回路２等に共通に電源線８を通して出力電源線７からの電源が供給される構成を有している。
【００３９】
しかも、電源入力端子ＶＣＣとして、別の電源入力端子ＶＣＣ１が設けてあり、２系統の電源入力端子ＶＣＣ，ＶＣＣ１により出力電源線７からの受電がなされている。これにより、電源線８、２３が同時に断線しない限り、クランプ回路ｊに電源は給電されるため、電源線８、２３の断線によりクランプ用電源が確保できなくなる確率を著しく減らすことができ、常にクランプ回路ｊは出力電圧の異常上昇を検出して、出力電圧を一定値にクランプすることができ、出力電圧の異常上昇による外部負荷機器が破壊するなどの事故を確実に防止することができる。 尚、別に設ける電源入力端子は２個以上であっても良い。
【００４０】
【発明の効果】
以上詳細に説明したように、本発明のレギュレータ回路によれば、外部の出力電源線からＩＣ内部に電源を引き込む電源入力端子がオープンになっても、出力電圧の異常上昇を抑えて外部負荷機器の破壊を防止することができる。
【図面の簡単な説明】
【図１】本発明のレギュレータ回路の第１の実施の形態を示した回路図である。
【図２】本発明のレギュレータ回路の第２の実施の形態を示した回路図である。
【図３】本発明のレギュレータ回路の第３の実施の形態を示した回路図である。
【図４】本発明のレギュレータ回路の第４の実施の形態を示した回路図である。
【図５】本発明のレギュレータ回路の第５の実施の形態を示した回路図である。
【図６】従来のレギュレータ回路の構成例を示した回路図である。
【図７】従来のレギュレータ回路の不具合発生例を示した回路図である。。
【符号の説明】
１ スタートアップ回路
２ アンプ回路
３ 基準電圧発生回路
４ バッファ
７ 出力電源線
８、２２、２３ 電源線
１０ 制御用端子
２０、２１ クランプ用電源入力端子
３０ 電源出力端子
１００ ＩＣ
Ｃ コンデンサ
ｊ クランプ回路
Ｒ１〜Ｒ６ 抵抗
Ｔｒ１〜Ｔｒ５ トランジスタ
ＶＣＣ、ＶＣＣ１ 電源入力端子
ＺＤ１、ＺＤ２ ツェナーダイオード
Claims (3)
- 電源線と出力電源線との間に設けられる出力用トランジスタを起動する起動回路と、
前記出力用トランジスタから出力される出力電圧が所定電圧になるように前記出力用トランジスタを制御するフィードバック制御回路と、
前記出力電圧の異常上昇を抑えるクランプ回路と、
前記出力電源線から前記フィードバック制御回路に電源を供給する電源入力端子の他に、前記出力電源線から前記クランプ回路に電源を独立に供給するクランプ用電源入力端子を具備し、
前記クランプ回路が、前記出力用トランジスタの出力電圧にクランプを掛けるように前記出力用トランジスタのベース端子に接続された第１のスイッチ回路を有し、
前記フィードバック制御回路が、前記出力用トランジスタのベース電圧を制御するように前記第１のスイッチ回路と前記ＧＮＤラインとの間に接続された第２のスイッチ回路を有し、
前記起動回路、フィードバック制御回路およびクランプ回路がＩＣとして集積化され、前記出力用トランジスタは前記ＩＣに外付けされるとともに、前記ＩＣが、前記起動回路に電源電圧を供給する電源電圧入力端子、前記出力用トランジスタに接続される制御用端子、前記電源入力端子、および前記クランプ用電源入力端子を有することを特徴とするレギュレータ回路。 - 電源線と出力電源線との間に設けられる前記出力用トランジスタを起動する起動回路と、
前記出力用トランジスタから出力される出力電圧が所定電圧になるように前記出力用トランジスタを制御するフィードバック制御回路と、
前記出力電圧の異常上昇を抑えるクランプ回路と、
前記出力電源線から前記フィードバック制御回路に電源を供給する電源入力端子に配線を介して接続される電源出力端子を具備し、
前記電源出力端子から前記出力用トランジスタから出力される前記出力電圧を送出すると共に、
前記クランプ回路が、前記出力用トランジスタの出力電圧にクランプを掛けるように前記出力用トランジスタのベース端子に接続された第１のスイッチ回路を有し、
前記フィードバック制御回路が、前記出力用トランジスタのベース電圧を制御するように前記第１のスイッチ回路と前記ＧＮＤラインとの間に接続された第２のスイッチ回路を有し、
前記起動回路、フィードバック制御回路およびクランプ回路がＩＣとして集積化され、前記出力用トランジスタは前記ＩＣに外付けされるとともに、前記ＩＣが、前記起動回路に電源電圧を供給する電源電圧入力端子、前記出力用トランジスタに接続される制御用端子、前記電源入力端子、および前記電源出力端子を有することを特徴とするレギュレータ回路。 - 電源線と出力電源線との間に設けられる出力用トランジスタを起動する起動回路と、
前記出力用トランジスタから出力される出力電圧が所定電圧になるように前記出力用トランジスタを制御するフィードバック制御回路と、
前記出力電圧の異常上昇を抑えるクランプ回路と、
前記出力電源線から前記フィードバック制御回路及び前記クランプ回路に電源を供給する複数の電源入力端子を具備し、
前記クランプ回路が、前記出力用トランジスタの出力電圧にクランプを掛けるように前記出力用トランジスタのベース端子に接続された第１のスイッチ回路を有し、
前記フィードバック制御回路が、前記出力用トランジスタのベース電圧を制御するように前記第１のスイッチ回路と前記ＧＮＤラインとの間に接続された第２のスイッチ回路を有し、
前記起動回路、フィードバック制御回路およびクランプ回路がＩＣとして集積化され、前記出力用トランジスタは前記ＩＣに外付けされるとともに、前記ＩＣが、前記起動回路に電源電圧を供給する電源電圧入力端子、前記出力用トランジスタに接続される制御用端子、および前記電源入力端子を有することを特徴とするレギュレータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16312699A JP4112120B2 (ja) | 1999-06-09 | 1999-06-09 | レギュレータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16312699A JP4112120B2 (ja) | 1999-06-09 | 1999-06-09 | レギュレータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000353020A JP2000353020A (ja) | 2000-12-19 |
| JP4112120B2 true JP4112120B2 (ja) | 2008-07-02 |
Family
ID=15767694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16312699A Expired - Fee Related JP4112120B2 (ja) | 1999-06-09 | 1999-06-09 | レギュレータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4112120B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4582332B2 (ja) * | 2005-11-30 | 2010-11-17 | トヨタ自動車株式会社 | 電源電圧制御装置及びその制御方法 |
| US8143872B2 (en) * | 2008-06-12 | 2012-03-27 | O2Micro, Inc | Power regulator |
| CN102789258A (zh) * | 2012-09-10 | 2012-11-21 | 电子科技大学 | 一种低压差线性稳压器 |
| JP7165562B2 (ja) * | 2018-10-31 | 2022-11-04 | ローム株式会社 | リニア電源回路 |
-
1999
- 1999-06-09 JP JP16312699A patent/JP4112120B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000353020A (ja) | 2000-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107885270B (zh) | 调节器用半导体集成电路 | |
| CN106484017B (zh) | 稳压器用半导体集成电路 | |
| US7057396B2 (en) | Disconnection detecting circuit for sensor apparatus | |
| KR20060132941A (ko) | 반도체 집적 회로 장치 및 그것을 이용한 스위칭 전원 장치 | |
| US20220075403A1 (en) | Power supply semiconductor integrated circuit | |
| US7696827B2 (en) | Power amplifier system provided with improved protection function | |
| JP4112120B2 (ja) | レギュレータ回路 | |
| WO2006093204A1 (ja) | 半導体集積回路装置 | |
| JP7518150B2 (ja) | 電源用半導体集積回路及び電源システム | |
| US6014299A (en) | Device and method for protecting a CPU from being damaged by an overrating voltage or overrating current | |
| KR20180112699A (ko) | 차량용 안전 유닛을 위한 활성화 전압의 제공을 위한 장치 및 방법, 그리고 안전 장치 | |
| JP4367774B2 (ja) | Ｉｃチップ | |
| JP4172076B2 (ja) | 定電圧電源装置 | |
| JP2682699B2 (ja) | 駆動回路 | |
| JP2006238608A (ja) | 電源回路 | |
| JPH10322914A (ja) | 安定化電源回路 | |
| JP2004254388A (ja) | 電源検出回路 | |
| US5912793A (en) | Device and method for protecting a CPU from being damaged by overrating voltage or overrating current | |
| JP2001296930A (ja) | 電源装置 | |
| JP2007156641A (ja) | 電源回路 | |
| JP2000112540A (ja) | 直流安定化電源装置 | |
| JPH03123149A (ja) | ボタン電話装置 | |
| JP2607013Y2 (ja) | 過電流保護装置 | |
| JP2004152112A (ja) | 電源装置 | |
| JPH08106331A (ja) | 電源制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080409 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |