JP2006238608A - 電源回路 - Google Patents

Abstract

【課題】 スイッチングレギュレータの出力異常を監視する構成の電源回路の提供。
【解決手段】 ＩＣチップ２に形成される電子部品と、ＩＣチップ２の出力端子側に、コイル１２とツェナーダイオード３を接続して降圧型スイッチングレギュレータ１を構成し、パワートランジスタ４のオンオフ制御で出力電圧を調整する。過電流保護回路１３、出力電圧上限値監視回路２３、出力電圧下限値監視回路２５を設ける。降圧型スイッチングレギュレータ１の出力が異常な場合に、出力電流の低下や、シャットダウン回路２７の動作などにより、スイッチングレギュレータからの出力電圧が供給される負荷を保護する。
【選択図】 図１

Description

本発明は、スイッチングレギュレータの出力異常を監視して、異常時には保護手段の作用により、負荷である電子部品や電子回路の損傷、誤動作などを防止する、電源回路に関するものである。

電源回路のＩＣ化に伴い、安定化電源として種々の出力電圧が得られる３端子レギュレータが各方面で使用されている。例えば、デジタル家電機器やパーソナルコンピュータ（ＰＣ）の周辺機器（ＣＰＵやＤＳＰなど）に、レギュレータの出力電圧が供給される。レギュレータとして、スイッチングレギュレータを用いる場合があるが、スイッチングレギュレータは、高い周波数（数十k〜数MHz）で電力をスイッチングして、出力電圧を制御するものである。

このスイッチングレギュレータは、トランジスタなどの電子的スイッチング手段の動作が、オンかオフかのいずれかのモードで常に動作をしている。スイッチングレギュレータは、前記オン、オフ時間の比率を変えることによって、直流出力電圧を安定化させる方式である。スイッチングレギュレータの利点は、次の点にある。（１）制御トランジスタの電力損失が少なく、電力変換効率が良い。（２）電力損失が小さいので、温度上昇が少なく、小型のＩＣパッケージで製造が出来る。（３）電圧調整の際に、降圧だけでなく、昇圧や正負反転することも可能である。

図５は、ＩＣチップ５２にスイッチングレギュレータ５１を実装する場合の構成を示す回路図である。図５の例では、降圧型スイッチングレギュレータ５１は、ＩＣチップ５２に実装されている各部品により構成される。ＩＣチップ５２の入力端子Ｖｉｎと出力端子Ｖｏｕｔ間にパワートランジスタ５４を接続する。また、ダイオード５３は、ＩＣチップ５２の接地と出力電圧端子（Ｖｏｕｔｌ）間に接続されている。５５はプリドライバー、５６はコンパレータ、５７は発振器（ＯＳＣ）、５８はＰＷＭコントロールである。

また、５９は出力電圧調整用の内部抵抗（Ｒ１、Ｒ２）、６０は基準電圧発生回路、６１はアンプ、６２はコイル、６３はコンデンサＣａを有する入力回路である。出力回路には、コイル６２とコンデンサＣｂを接続している。パワートランジスタ５４とプリドライバー５５との間には、抵抗Ｒｘ、Ｒｙが接続されている。Ｃｄ（Ｃｃｏｍｐ）は位相補償用のコンデンサである。

次に、図５の回路の動作について説明する。パワートランジスタ５４のオン／オフ制御は、基準電圧（Ｖｒｅｆ）発生回路６０、内部抵抗５９（Ｒ１、Ｒ２）、アンプ６１、コンパレータ５６、発振器５７、ＰＷＭコントロール５８、プリドライバー５５で行う。基準電圧（Ｖｒｅｆ）と出力電圧調整用の内部抵抗５９（Ｒｌ、Ｒ２）を用いて、端子Ｖｏｕｔｌからフィードバック電圧をアンプ６１で比較する。この際に、出力電圧調整用の内部抵抗の比率を変更する事により、出力電圧の値が決定される。アンプ６１の出力は、コンデンサＣｄ（Ｃｃｏｍｐ）で位相補償する。位相補償されたアンプ６１の出力をコンパレータ５６の反転入力端子に入力する。コンパレータ５６の非反転入力端子には発振器５７の出力信号が入力される。

コンパレータ５６は、アンプ６１からの信号と発振器５７からの波形を比較する。同時にＰＷＭコントロール５８により、コンパレータ５６の出力をスイッチングのデューテイ幅信号としてプリドライバー５５に送出する。プリドライバー５５の出力は、発振器５７の周波数に同期して、プリドライバー５５に接続されているパワートランジスタ５４をオン／オフさせる。これらの動作を連続的に行う事により、出力電圧を安定させる。

図５の例では、降圧スイッチングレギュレータ５１に設けたパワートランジスタ５４のスイッチング動作により、入力電圧（Ｖｉｎ）を出力回路に伝達する。パワートランジスタ５４がオン状態になると、破線○１（変換上の理由により丸付数字を以下このように表す）の経路で電流が流れ、コイルＬを通してコンデンサＣｂ及び出力側に電力が供給される。この際に、コイルＬ及びコンデンサＣｂには、電気エネルギーが蓄えられる。

次に、パワートランジスタ５４がオフ状態になると、コイルＬは電流を流し続けようとして（レンツの法則）、蓄えたエネルギーを一点鎖線○２の経路で出力側に放出する。この際に、ダイオード５３が接続されていないと、電流経路が形成されないのでコイル（Ｌ）に蓄えられた電気エネルギーも流れる事は出来ない。

同時に、コンデンサＣｂに蓄えられた電気エネルギーも、二点鎖線の○３の経路で出力側に放出される。再び、パワートランジスタ５４がオン状態になると、コイルＬを通して出力側に電力が供給される。この際に、電気エネルギーの一部はコイルＬとコンデンサＣｂに蓄えられる。このように、コイルＬは、パワートランジスタ５４がオンの時に、入力電圧を蓄え、パワートランジスタ５４がオフの時に蓄えた電気エネルギーを放出し、一定の電力を出力する働きをする。

また、コンデンサＣｂは、コイルＬと同じ様に出力側への電力供給を平準化する役割を果たす。降圧スイッチングレギュレータは、スイッチング動作により出力で必要とする電力分のみを入力から取り込む動作をする。そのため、リニアレギュレータに比ベレギュレータの損失を少なくする事が出来る。

降圧型スイッチングレギュレータ回路では、コイルＬを通して電圧・電流が出力される。このように、降圧型スイッチングレギュレータには、動作原理上コイルＬを必要としている。このコイルＬが、外的衝撃による破損や、過電流による焼損、工程上の実装不良で、短絡（ショート）・断線等で、動作異常状態になる場合がある。このような動作異常状態になると、降圧型スイッチングレギュレータの出力電圧が供給される、負荷であるシステム回路への過電流・過電圧による破壊・焼損や、電源供給停止による誤動作・暴走などシステム回路の重大な損壊を招くことになる。

図６は、コイル６２として一般的に用いられている、積層チップコイルの構造例を示す概略の斜視図である。図６において、７２、７３は枠状の端子電極、７１は枠状の端子電極間に形成される矩形状の内部導体パターン、７４は端子電極７２と内部導体パターン７１との接続点、７５は端子電極７３と内部導体パターン７１との接続点、７６は積層チップコイルを実装する基板、７７ａは入力側のリード線、７７ｂは出力側のリード線である。

図７は、はんだブリッジによる短絡（ショート）の例を示す説明図である。端子電極７２、７３は、基板７６にはんだ７８、７９により実装される。８０は、コイルの端子電極７２、７３を、基板７６にはんだ７８、７９により実装する際に、端子電極７２、７３間に形成されるはんだブリッジである。はんだブリッジ８０は、図７に示されているように端子電極７２、７３の上下に形成される場合と、上下のいずれか一方にのみ形成される場合がある。

図７のようなはんだブリッジ８０が形成される場合には、図５の回路図でコイル６２がショートされることになる。図５の回路図より、コイル６２がショートした場合には、パワーＴＲ５４がＯＮしたときに、入力電圧、例えば１２Ｖの電圧がそのまま出力される。このため、スイッチングレギュレータの出力側に接続される負荷に高電圧が印加されることになり、負荷の電子部品や電子回路が破壊される。

図８は、コイル６２が断裂して、内部で短絡した場合を示す説明図である。８１はコイル６２の断裂部である。この場合には、コイルの巻き線数が減るのでインダクタンスが減少する。インダクタンスが減少すると、パワーＴＲ５４がＯＮした時にコイルに蓄えられる電気量が減ることになり、溢れた電圧が負荷に出力される。したがって、過電圧が負荷に印加されることになる。

図９は、はんだ実装不良（浮き）によるオープン状態の例を示す説明図である。この場合には、一方の端子電極７２とはんだ７８ａ間に空隙が形成されてはんだ実装不良部８２が発生する。したがって、一方の端子電極７２ははんだ７８ａで付着されないことになり、コイルに電流が流れない。このため、スイッチングレギュレータ回路からは、負荷に出力電圧が出力できない状態になる。

図１０は、外的衝撃により、コイルの一方端子電極７２とコイルの一部が欠けて、断線した場合を示す説明図である。８３は一方端子電極７２とコイルの欠落部である。この場合にも、図９の例と同様に負荷に出力電圧が出力できない状態になる。このように、コイルの基板への取り付け不良、または前記コイルの損傷に起因するスイッチングレギュレータの異常が発生する場合がある。その他、スイッチングレギュレータ出力に接続される、コイル以外の部品（半導体部品、コンデンサ・抵抗等の受動部品）の故障や、人体や導電物質の接触等の事故によるショートで、電源系統の回路に過電流・過電圧が負荷される事も想定される。

このようなレギュレータを用いた電源回路においては、安定した出力電圧を得るための種々の方策が講じられている。特許文献１には、スピードアップ回路を設けることにより、スイッチングレギュレータの起動時におけるオーバシュートを抑制することが記載されている。

特開２００２―８４７４１号公報

前記特許文献１には、スピードアップ回路を設けることにより、スイッチングレギュレータの起動時におけるオーバシュートを抑制することが記載されている。しかしながら、前記コイルＬに基板への取り付け不良やコイルの損傷のような異常状態が生じた場合の対応について、具体的に記載されていないという問題があった。

本発明は、従来技術のこのような問題点に鑑みてなされたものであり、その目的は、スイッチングレギュレータの動作状態を監視して、コイルＬの不具合が発生した場合などのように異常状態が発生した場合に、負荷である電子部品や電子回路の損傷、誤動作などを防止する構成の電源回路を提供することである。

上記目的を達成する本発明の電源回路は、少なくとも、ＩＣチップと、前記ＩＣチップに実装される電子的スイッチング手段と、前記電子的スイッチング手段をオンオフ制御する制御手段と、前記ＩＣチップの出力端子に接続されるコイルと、前記コイルと接地間に接続されるダイオードによりスイッチングレギュレータを構成し、前記スイッチングレギュレータに当該スイッチングレギュレータの異常を検出する異常検出手段と、前記異常検出手段により異常が検出された際の保護手段を設けたことを特徴とする。

また、本発明の電源回路は、前記のスイッチングレギュレータは、降圧型スイッチングレギュレータであることを特徴とする。

また、本発明の電源回路は、前記電子的スイッチング手段は、トランジスタであることを特徴とする。

また、本発明の電源回路は、前記保護手段は過電流保護回路であって、前記トランジスタの出力電流を制限することを特徴とする。

また、本発明の電源回路は、前記異常検出手段は、予め設定した前記スイッチングレギュレータの出力電圧の上限値を超えたことを検出する、上限値監視回路であることを特徴とする。

また、本発明の電源回路は、前記保護手段は、前記上限値監視回路の出力信号で、前記トランジスタの動作を遮断する手段であることを特徴とする。

また、本発明の電源回路は、前記異常検出手段は、予め設定した前記スイッチングレギュレータの出力電圧の下限値よりも低下したことを検出する、下限値監視回路であることを特徴とする。

また、本発明の電源回路は、前記上限値監視回路および／または下限値監視回路の出力信号を、モニターに出力する手段を設けたことを特徴とする。

また、本発明の電源回路は、前記上限値監視回路に接続される設定抵抗を、ＩＣチップの外付抵抗で形成したことを特徴とする。

また、本発明の電源回路は、前記上限値監視回路に接続される設定抵抗を、ＩＣチップの内蔵抵抗で形成したことを特徴とする。

また、本発明の電源回路は、前記上限値監視回路に接続される設定抵抗を、ＩＣチップの内蔵抵抗とＩＣチップの外付抵抗で形成したことを特徴とする。

また、本発明の電源回路は、前記下限値監視回路に接続される設定抵抗を、ＩＣチップの外付抵抗で形成したことを特徴とする。

また、本発明の電源回路は、前記下限値監視回路に接続される設定抵抗を、ＩＣチップの内蔵抵抗で形成したことを特徴とする。

また、本発明の電源回路は、前記下限値監視回路に接続される設定抵抗を、ＩＣチップの内蔵抵抗とＩＣチップの外付抵抗で形成したことを特徴とする。

また、本発明の電源回路は、前記下限値監視回路に接続される抵抗と、前記ＩＣチップの端子に接続されるコンデンサにより、ＣＲローパスフィルタを構成したことを特徴とする。

また、本発明の電源回路は、前記ダイオードは、前記ＩＣチップ内の接地と出力端子間に接続されたツェナーダイオードであることを特徴とする。

また、本発明の電源回路は、前記異常検出手段は、前記コイルの基板への取り付け不良、または前記コイルの損傷に起因するスイッチングレギュレータの異常を検出することを特徴とする。

本発明の電源回路は、スイッチングレギュレータの動作状態を監視して、異常が検出された際に負荷に影響を及ぼさないように保護する保護手段を設けている。このため、スイッチングレギュレータの構成部品であるコイルＬの不具合が発生した場合などに、スイッチングレギュレータの構成部品、および負荷である電子部品や電子回路の損傷、誤動作などを防止することができる。

以下、図により本発明の実施形態を説明する。図１は、本発明の電源回路に適用される降圧型スイッチングレギュレータの例を示す回路図である。図１において、ＩＣチップ２に実装されている各部品により降圧型スイッチングレギュレータ１が構成されている。ＩＣチップ２の入力端子Ｖｃｃと出力端子Ｖｏｕｔ間にパワートランジスタ４を接続する。

ツェナーダイオード３は、ＩＣチップ２の外側で接地と出力端子Ｖｏｕｔ間に接続されているが、図５で示したようにＩＣチップ２内で接地と出力端子Ｖｏｕｔ間に接続しても良い。５はプリドライバー、６はコンパレータ、７は発振器（ＯＳＣ）、８はソフトスタート回路である。ソフトスタート回路８は、電源投入時に出力側に接続されているコンデンサＣｂの充電電流で、パワートランジスタ４が破損することを防止する機能を有している。また、パワートランジスタ４の立ち上がり波形のオーバシュートを防止する機能を有している。図１の丸付数字１〜３は、図５と同様にパワートランジスタ４をオンオフしたときの電流経路を示している。ＩＣチップ２に入力されるオンオフ制御信号をソフトスタート回路８に印加して、パワートランジスタ４を導通させる。なお、パワートランジスタ４はバイポーラトランジスタで形成しているが、他の形式のトランジスタを用いることもできる。また、その他の電子的スイッチング手段を用いることも可能である。

９は、降圧型スイッチングレギュレータ１の出力電圧値設定抵抗で、分圧抵抗Ｒ３、Ｒ４を接続する。降圧型スイッチングレギュレータ１の出力電圧Ｖｏｕｔは、基準電圧をＶａとすると、
出力電圧Ｖｏｕｔ＝基準電圧Ｖａ×（Ｒ３＋Ｒ４）／Ｒ４・・・（１）
となる。

１０は基準電圧発生回路、１１はコンパレータで、非反転入力端子に基準電圧を入力し、反転入力端子に前記降圧型スイッチングレギュレータ１の出力電圧ＶｏｕｔをＩＣチップ２のフィードバック端子（ＦＢ）より入力する。コンパレータ１１の出力信号は、位相補償端子（Ｃｏｍｐ）に接続されたコンデンサＣ２で位相補償される。また、コンパレータ１１の出力信号は、コンパレータ６の反転入力端子に入力される。

コンパレータ６の非反転入力端子には、発振器７の出力波形が印加されており、コンパレータ６は、コンパレータ１１からの入力信号と発振器７からの出力波形を比較する。同時にオンオフ制御信号により、コンパレータ６の出力をスイッチングのデューテイ幅信号としてプリドライバー５に送出する。プリドライバー５の出力は、発振器７の周波数に同期して、プリドライバー５に接続されているパワートランジスタ４をオン／オフさせる。これらの動作を連続的に行う事により、出力電圧を安定させる。

１３は、パワートランジスタ４のエミッタとＩＣチップ２の出力端子Ｖｏｕｔ間に接続される過電流保護回路で、トランジスタＱ１と抵抗Ｒ２が設けられている。過電流保護回路１３は、コイル１２に過電流が流れないように、降圧型スイッチングレギュレータ１の出力電流を制限する回路である。降圧型スイッチングレギュレータ１の出力電流が増えると、抵抗Ｒ２の両端の電圧降下が増大し、トランジスタＱ１のベースーエミッタ間電圧が増加して、トランジスタＱ１がオンする。このため、パワーＴＲ４のベース電流が制限され、パワーＴＲ４の出力電流が減少する。これにより、コイル１２に流入する電流を一定の範囲内に制限出来るため、過電流によるコイルの焼損を防ぐ事が出来る。

１４は過電圧検出回路で、降圧型スイッチングレギュレータ１のＩＣチップ２に入力される電圧の異常を監視する。過電圧検出回路１４は、降圧型スイッチングレギュレータ１への供給電源側で、異常が発生したことにより、ＩＣチップ２に過電圧が入力された場合に、ＩＣチップ２の電子部品や電子回路の破壊を防止する機能を有している。過電圧検出回路１４で所定値を超える入力電圧が検出されると、過電圧検出回路１４の出力信号は、ＯＲ回路１９を介してシャットダウン回路２７に入力され、コンパレータ６の動作を停止させてパワートランジスタ４を遮断する。このため、入力電圧過多の際に、降圧型スイッチングレギュレータ１を実装しているＩＣチップ２の構成部品を保護することができる。

１５は過熱保護回路で、降圧型スイッチングレギュレータ１を実装しているＩＣチップ２の熱破壊を防止する。過熱保護回路１５はＩＣチップ２の温度を監視し、ＩＣチップ２の温度が一定の温度に達した際に、過熱保護回路１５の出力信号はＯＲ回路１９を介してシャットダウン回路２７に入力される。シャットダウン回路２７の出力信号で、コンパレータ６の動作を停止させてパワートランジスタ４を遮断する。この場合にも、降圧型スイッチングレギュレータ１を実装しているＩＣチップ２の構成部品を保護することができる。ＯＲ回路１９には、コンパレータ１７の出力信号も入力される。この例では、オンオフ制御信号がコンパレータ１７に入力され、コンパレータ１７で基準電圧発生回路１６の基準電圧と比較される。オンオフ制御信号が基準電圧を超える場合には、シャットダウン回路２７の出力信号でコンパレータ６の動作を停止させて、パワートランジスタ４を遮断する。また、ＯＲ回路１９の出力信号はすべてＯＲ回路２０に入力され、バッファ回路２１を介してモニター出力される。

２２は、出力電圧上限値設定抵抗で、降圧型スイッチングレギュレータ１の出力電圧値に対する上限値を、出力電圧上限値設定抵抗（Ｒ５、Ｒ６の分圧抵抗）で設定する。出力電圧上限値（ＶＨｌｉｍｉｔ）は、出力電圧上限値＝基準電圧Ｖａ×（Ｒ５＋Ｒ６）／Ｒ６・・・（２）
となる。

降圧型スイッチングレギュレータ１の出力電圧(Ｖｏｕｔ)は、出力電圧上限値監視回路２３のコンパレータ３で、基準電圧発生回路１０の基準電圧と比較される。出力電圧(Ｖｏｕｔ)が、前記出力電圧上限値（ＶＨｌｉｍｉｔ）を超えた場合に、コンパレータ３の出力レベルが"Ｈ"レベルになる。コンパレータ３の出力信号は、ＯＲ回路１９を通してシャトダウン回路２７に入力される。シャトダウン回路２７の出力信号で、コンパレータ６の動作を停止させてパワートランジスタ４を遮断する。

ＯＲ回路１９の出力信号は、ＯＲ回路２０、バッファ回路２１を経由し、モニター信号として “Ｌ”レベル信号を出力する。このモニター信号を、図示を省略している制御部（ＣＰＵ）に入力する事により、電源異常である事をオペレータに報知して、システム全体の暴走を防止する。降圧型スイッチングレギュレータ１の出力電圧異常が解消された後に、シャットダウン回路２７は動作が解除されて、通常動作状態に戻る。

２４は出力電圧下限値設設定抵抗で、降圧型スイッチングレギュレータ１の出力電圧値に対する下限値を、出力電圧下限値設定抵抗（Ｒ７、Ｒ８の分圧抵抗）で設定する。出力電圧下限値（ＶＬｌｉｍｉｔ）は、
出力電圧下限値＝基準電圧Ｖａ×（Ｒ７＋Ｒ８）／Ｒ８・・・（３）
となる。

降圧型スイッチングレギュレータ１の出力電圧(Ｖｏｕｔ)は、出力電圧下限値監視回路２５のコンパレータ４に入力される。コンパレータ４で、基準電圧発生回路１０の基準電圧と比較される。出力電圧(Ｖｏｕｔ)が出力電圧下限値（ＶＬｌｉｍｉｔ）を下まわった場合に、コンパレータ４の出力レベルが"Ｈ"レベルになる。

コンパレータ４の出力信号は、ＯＲ回路２０に入力されて、モニター信号を“Ｌ”レベルにする。このモニター信号を制御部（ＣＰＵ）に入力して、電源異常である事をオペレータに報知する。オペレータは、ＩＣチップ２のＯＮ／ＯＦＦ端子から制御信号を入力し、必要に応じて降圧型スイッチングレギュレータ１の動作をＯＮ／ＯＦＦ制御する。なお、降圧型スイッチングレギュレータ１の出力電圧が、下限値を下回った場合には、負荷に許容値以上の高い電圧が印加される訳ではないので、前記シャトダウン回路２７にはコンパレータ４の出力信号は入力されない。

コンパレータ４の出力側には、抵抗（Ｒ１）が挿入されており、外付けコンデンサ（Ｃ１）と併せてＣＲローパスフィルタ回路２６を形成している。ＣＲローパスフィルタ回路２６は、信号遅延回路やノイズ除去回路として作用する。このため、ＣＲローパスフィルタ回路２６は、電源オン時、または、スタンバイモードから通常モードに移行する瞬間に発生する突貫電流や、ノイズでモニター信号が“Ｌ”レベルにならない様にしている。

図１において、降圧型スイッチングレギュレータ１の出力電圧(Ｖｏｕｔ)を、５Ｖと想定した場合、例えば出力電圧上限値は６Ｖ、出力電圧下限値は４Ｖに設定する。図４は、降圧型スイッチングレギュレータ１の出力電圧とモニター出力信号の状態を表す特性図である。図４において、時刻ｔ０でパワートランジスタ４が導通し、降圧型スイッチングレギュレータ１の出力電圧(Ｖｏｕｔ)が立ち上がる。

時刻ｔ０から時刻ｔａまでの時間は、前記ＣＲローパスフィルタ回路２６の作用により信号遅延させ、モニター出力がＬレベルにならないようにしている。時刻ｔｂで、出力電圧(Ｖｏｕｔ)が下限値の４Ｖよりも低下すると、ＣＲローパスフィルタ回路２６の作用により信号遅延時間ｔｃ経過後にモニター出力がＬレベルになり、出力電圧の異常をオペレータに報知する。

時刻ｔｄで出力電圧の異常が回復すると、モニター出力もＨレベルに復帰する。時刻ｔｅで出力電圧が上限値の６Ｖを超えると、前記シャットダウン回路２７が動作して、時刻ｔｆで降圧型スイッチングレギュレータ１の出力電圧を停止させる。このように、本発明の実施形態においては、出力電圧が４〜６Ｖの範囲を適正電圧範囲としており、出力電圧が４〜６Ｖの範囲外となった場合に、モニター出力信号のレベルを“Ｌ”レベルに設定している。

図１の降圧型スイッチングレギュレータ１は、出力電圧値設定抵抗９（Ｒ３、Ｒ４）、出力電圧上限値設定抵抗２２（Ｒ５、Ｒ６）、出力電圧下限値設定抵抗２４（Ｒ７、Ｒ８）を、いずれもＩＣチップ２の外付けの抵抗で設定している。このため、これらの抵抗Ｒ３〜Ｒ８の値を適宜設定することにより出力電圧値、出力電圧上限値、出力電圧下限値をいずれも自由に設定出来る利点がある。

図２は、本発明の他の実施形態を示す回路図である。図２の例では、出力電圧値設定抵抗３９（Ｒ３、Ｒ４）をＩＣチップ２の中に内蔵させている。降圧型スイッチングレギュレータ３１の出力電圧値は、ＩＣチップ２の中に内蔵させている分圧抵抗Ｒ３，Ｒ４で設定する。さらに、出力電圧の調整が必要な場合には、抵抗Ｒ３と直列に外付抵抗Ｒ３ａを接続する。この場合の出力電圧（Ｖｏｕｔ）は、
出力電圧＝基準電圧Ｖａ×（Ｒ３＋Ｒ３ａ＋Ｒ４）／Ｒ４・・・（４）
となる。

同様に、出力電圧上限値設定抵抗３２（Ｒ５、Ｒ６）、出力電圧下限値設定抵抗３４（Ｒ７、Ｒ８）をＩＣチップ２の中に内蔵させる。また、出力電圧の上限値、下限値の調整が必要な場合には、ＩＣチップ２の外付抵抗Ｒ５ａ、Ｒ７ａを、それぞれ前記抵抗Ｒ５、抵抗Ｒ８と接続して、降圧型スイッチングレギュレータ３１の出力電圧上限値、出力電圧下限値を設定する。このように、図２の例では、降圧型スイッチングレギュレータ３１の出力電圧、及び、上限値電圧、下限値電圧を半固定とするものである。

前記のように外付抵抗Ｒ５ａをＲ５と直列接続し、また、外付抵抗Ｒ７ａをＲ７と直列接続した場合には、出力電圧上限値は、
出力電圧上限値＝基準電圧Ｖａ×（Ｒ５＋Ｒ５ａ＋Ｒ６）／Ｒ６・・・（５）、となる。また、出力電圧下限値は、
出力電圧下限値＝基準電圧Ｖａ×（Ｒ７＋Ｒ７ａ＋Ｒ８）／Ｒ８・・・（６）、となる。

このように、図２の例では、ＩＣチップ２の中に内蔵させている抵抗とＩＣチップの外付抵抗により、出力電圧値、出力電圧上限値、出力電圧下限値を設定するものであり、抵抗の一部をＩＣチップ２の製造時に形成するので図１の例よりも製造が簡単になる。なお、必要に応じて任意の抵抗値が異なる外付抵抗を接続できる構成としているので、ユーザの要請に応じた多様な利用が可能となる。例えば、負荷システム回路内の電圧降下等が発生した場合などに備えて、スイッチングレギュレータの出力電圧及び上限値・下限値電圧をアップ調整出来る様にしている。

図３は、本発明の他の実施形態を示す回路図である。図３の例では、降圧型スイッチングレギュレータ４１は、出力電圧値設定抵抗３９（Ｒ３、Ｒ４）、出力電圧上限値設定抵抗３２（Ｒ５、Ｒ６）、出力電圧下限値設定抵抗３４（Ｒ７、Ｒ８）を、いずれもＩＣチップ２の内蔵抵抗で設定している。すなわち、図３の例では、降圧型スイッチングレギュレータ４１の出力電圧、及び、上限値電圧、下限値電圧を固定として、ＩＣチップ２に設定抵抗を内蔵している。このため、ＩＣパッケージのピン数削減による、小スペース化・低コスト化が可能となる。

本発明においては、ＰＣなどの負荷に対する電源の供給源であるスイッチングレギュレータに、過電流保護、過電圧検出、減電圧検出の機能を内蔵させて、これらの異常を監視する。過電流や過電圧の異常発生時には、スイッチングレギュレータの動作を停止させる事により、負荷である周辺回路への電源供給を停止させて、電子部品や電子回路の破損を防ぐことを基本的な構成としている。また、システム回路の誤動作・暴走を抑えるために、スイッチングレギュレータの動作状態をモニター端子に出力させている。このモニター出力信号を、システム回路の制御部（ＣＰＵ）に入力してスイッチングレギュレータの動作状態の監視を行う。このため、電源供給異常発生時に、システム回路の動作を停止させて、誤動作・暴走を防ぐ事が出来る。

以上、本発明の実施形態について説明した。本発明はこれら実施例に限定されず種々の変形が可能である。

以上説明したように、本発明の電源回路によれば、スイッチングレギュレータの動作状態を監視して、異常発生時の保護手段を設けている。こなため、スイッチングレギュレータの構成部品であるコイルＬの不具合が発生した場合などに、電源回路から出力電圧が供給される電子部品や電子回路の損傷、誤動作などを防止することができる。

本発明の実施形態を示す回路図である。 本発明の他の実施形態を示す回路図である。 本発明の他の実施形態を示す回路図である。 出力電圧の特性を示す特性図である。 降圧型スイッチングレギュレータの例を示す回路図である。 コイル実装の例を示す斜視図である。 コイル実装不良の例を示す説明図である。 コイル実装不良の例を示す説明図である。 コイル実装不良の例を示す説明図である。 コイル実装不良の例を示す説明図である。

符号の説明

１・・・スイッチングレギュレータ、２・・・ＩＣチップ、３・・・ツェナーダイオード、４・・・パワートランジスタ、５・・・プリドライバー、６、１１、１７・・・コンパレータ、７・・・発振器（ＯＳＣ）、８・・・ソフトスタート回路、９・・・出力電圧値設定抵抗、１０、１６・・・基準電圧発生回路、１２・・・コイル、１３・・・過電流検出回路、１４・・・過電圧検出回路、１５・・・過熱保護回路、１８・・・接地の信号線、１９、２０・・・ＯＲ回路、２１・・・バッファ回路、２２・・・出力電圧上限値設定抵抗、２３・・・出力電圧上限値監視回路、２４・・・出力電圧下限値設定抵抗、２５・・・出力電圧下限値監視回路。

Claims (17)

1. 少なくとも、ＩＣチップと、前記ＩＣチップに実装される電子的スイッチング手段と、前記電子的スイッチング手段をオンオフ制御する制御手段と、前記ＩＣチップの出力端子に接続されるコイルと、前記コイルと接地間に接続されるダイオードによりスイッチングレギュレータを構成し、前記スイッチングレギュレータに当該スイッチングレギュレータの異常を検出する異常検出手段と、前記異常検出手段により異常が検出された際の保護手段を設けたことを特徴とする、電源回路。
2. 前記スイッチングレギュレータは、降圧型スイッチングレギュレータであることを特徴とする、請求項１に記載の電源回路。
3. 前記電子的スイッチング手段は、トランジスタであることを特徴とする、請求項１または請求項２に記載の電源回路。
4. 前記保護手段は過電流保護回路であって、前記トランジスタの出力電流を制限することを特徴とする、請求項３に記載の電源回路。
5. 前記異常検出手段は、予め設定した前記スイッチングレギュレータの出力電圧の上限値を超えたことを検出する、上限値監視回路であることを特徴とする、請求項１ないし請求項４のいずれかに記載の電源回路。
6. 前記保護手段は、前記上限値監視回路の出力信号で、前記トランジスタの動作を遮断する手段であることを特徴とする、請求項５に記載の電源回路。
7. 前記異常検出手段は、予め設定した前記スイッチングレギュレータの出力電圧の下限値よりも低下したことを検出する、下限値監視回路であることを特徴とする、請求項１ないし請求項４のいずれかに記載の電源回路。
8. 前記上限値監視回路および／または下限値監視回路の出力信号を、モニターに出力する手段を設けたことを特徴とする、請求項５ないし請求項７のいずれかに記載の電源回路。
9. 前記上限値監視回路に接続される設定抵抗を、ＩＣチップの外付抵抗で形成したことを特徴とする、請求項５に記載の電源回路。
10. 前記上限値監視回路に接続される設定抵抗を、ＩＣチップの内蔵抵抗で形成したことを特徴とする、請求項５に記載の電源回路。
11. 前記上限値監視回路に接続される設定抵抗を、ＩＣチップの内蔵抵抗とＩＣチップの外付抵抗で形成したことを特徴とする、請求項５に記載の電源回路。
12. 前記下限値監視回路に接続される設定抵抗を、ＩＣチップの外付抵抗で形成したことを特徴とする、請求項７に記載の電源回路。
13. 前記下限値監視回路に接続される設定抵抗を、ＩＣチップの内蔵抵抗で形成したことを特徴とする、請求項７に記載の電源回路。
14. 前記下限値監視回路に接続される設定抵抗を、ＩＣチップの内蔵抵抗とＩＣチップの外付抵抗で形成したことを特徴とする、請求項７に記載の電源回路。
15. 前記下限値監視回路に接続される抵抗と、前記ＩＣチップの端子に接続されるコンデンサにより、ＣＲローパスフィルタを構成したことを特徴とする、請求項７ないし請求項１２のいずれかに記載の電源回路。
16. 前記ダイオードは、前記ＩＣチップ内の接地と出力端子間に接続されたツェナーダイオードであることを特徴とする、請求項１ないし請求項１５のいずれかに記載の電源回路。
17. 前記異常検出手段は、前記コイルの基板への取り付け不良、または前記コイルの損傷に起因するスイッチングレギュレータの異常を検出することを特徴とする、請求項１ないし請求項１６のいずれかに記載の電源回路。
    
    

Images