JP2006006070A - 負荷保護装置 - Google Patents
負荷保護装置 Download PDFInfo
- Publication number
- JP2006006070A JP2006006070A JP2004182035A JP2004182035A JP2006006070A JP 2006006070 A JP2006006070 A JP 2006006070A JP 2004182035 A JP2004182035 A JP 2004182035A JP 2004182035 A JP2004182035 A JP 2004182035A JP 2006006070 A JP2006006070 A JP 2006006070A
- Authority
- JP
- Japan
- Prior art keywords
- load
- circuit
- output voltage
- voltage
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】 過電圧から負荷を保護する負荷保護装置に関し、降圧型コンバータの出力電圧を印加する負荷に対する過電圧を検出して保護する。
【解決手段】 入力電圧Vinの入力端子と複数のスイッチング素子(FETQ1〜Q5)を含むスイッチング回路との間に接続した切断回路3と、出力電圧Voutを検出して、電源側のスイッチング素子(FETQ1,Q2)と負荷側のスイッチング素子(FETQ3〜Q5)とを交互にオン,オフ制御して、入力電圧Vinより低い出力電圧Voutを出力して負荷2に印加する降圧型コンバータの出力電圧を安定化する制御回路1と、出力電圧Voutと過電圧検出の基準電圧Vrとを比較する比較器5と、出力電圧Voutが基準電圧Vrを超える過電圧状態となった時の比較器5の比較出力信号をラッチしたラッチ出力信号により、切断回路3をオフ状態に制御するラッチ回路4とを備えている。
【選択図】 図1
【解決手段】 入力電圧Vinの入力端子と複数のスイッチング素子(FETQ1〜Q5)を含むスイッチング回路との間に接続した切断回路3と、出力電圧Voutを検出して、電源側のスイッチング素子(FETQ1,Q2)と負荷側のスイッチング素子(FETQ3〜Q5)とを交互にオン,オフ制御して、入力電圧Vinより低い出力電圧Voutを出力して負荷2に印加する降圧型コンバータの出力電圧を安定化する制御回路1と、出力電圧Voutと過電圧検出の基準電圧Vrとを比較する比較器5と、出力電圧Voutが基準電圧Vrを超える過電圧状態となった時の比較器5の比較出力信号をラッチしたラッチ出力信号により、切断回路3をオフ状態に制御するラッチ回路4とを備えている。
【選択図】 図1
Description
本発明は、負荷に印加する出力電圧の過電圧状態を検出して、入力を遮断することにより負荷を保護する降圧型コンバータに於ける負荷保護装置に関する。
マイクロプロセッサを含む各種の電子回路は、高集積回路化に伴って、動作電圧が低電圧化され、それに伴って大電流化されることになる。その為に、動作電圧を供給する為の降圧型のDC/DCコンバータを、電子回路を搭載したプリント基板に搭載するオンボード電源装置が実用化されている。又降圧型のDC/DCコンバータは、スイッチング素子として、オン抵抗の小さい電界効果トランジスタ(以下FETと略称する)を用いた構成が採用されている。
図5は、従来例の説明図であり、1は制御回路、2はマイクロプロセッサ等の電子回路の負荷、Q1,Q2は電源側のスイッチング素子としてのFET、Q3〜Q5は負荷側のスイッチング素子としてのFET、L1はチョークコイル、C1はコンデンサ、Vrは基準電圧、21はヒューズ、22はサイリスタ、23は比較器、C2はコンデンサ、R1は抵抗、Vinは入力電圧、Voutは出力電圧を示す。電源側のFETQ1,Q2は、入力電圧Vinを加える端子と負荷2とに対して直列的に接続し、負荷側のFETQ3〜Q5は,負荷2に対して並列的に接続している。
制御回路1は、負荷2に印加する出力電圧Voutを検出して設定値となるように、電源側のFETQ1,Q2と負荷側のFETQ3〜Q5とのオン,オフを制御する。即ち、電源側のFETQ1,Q2をオンとしてチョークコイルL1を介してコンデンサC1に充電し、このFETQ1,Q2をオフとした後、負荷側のFETQ3〜Q5をオンとして、チョークコイルL1の蓄積エネルギによる電流でコンデンサC1の充電を行い、このコンデンサC1の端子電圧を出力電圧Voutとして負荷2に印加する。この出力電圧Voutを検出して、前述のように、電源側のFETQ1,Q2と負荷側のFETQ3〜Q5とのそれぞれオン,オフを反対に且つ交互に制御する。又大電流化の為にFETの並列接続構成を採用しており、電源側のFETQ1,Q2と負荷側のFETQ3〜Q5との並列個数は、流れる電流値に対応して選択するものである。又入力電圧Vinは12V、出力電圧Voutは、1.1〜1.85V程度が一般的である。
このような降圧型コンバータに於いては、電源側のFETQ1,Q2の何れか一方又は両方にソース・ドレイン間の短絡障害が発生すると、入力電圧Vinがそのまま出力電圧Voutとなり、負荷2に過電圧が印加されて、高価な高集積回路等の負荷2を破損させることになる。そこで、出力電圧Voutと基準電圧Vrとを比較器23により比較し、出力電圧Voutが基準電圧Vrを超えると、サイリスタ22をターンオンさせて、入力電圧Vinを加えている端子間を短絡する。それにより短絡電流が流れてヒューズ21が溶断し、負荷2を過電圧から保護することができる。
又負荷に印加される電圧を監視し、過電圧を検出すると、負荷の前段に設けたサイリスタからなる負荷短絡手段を動作させて、負荷の電源入力端子間を短絡し、電流制限回路の電流制限抵抗を直列に接続する構成によって、過電圧から負荷を保護する過電圧保護装置も知られている(例えば、特許文献1参照)。
特開平2−26261号公報
前述の従来例の電源側のFETQ1,Q2の何れか一方又は両方のソース・ドレイン間短絡障害による負荷2に印加される過電圧を、ヒューズを溶断することにより保護する手段は、ヒューズの溶断に要する時間があるから、過電圧に弱い電子回路等の負荷に過電圧が印加された時に、確実に保護することが困難である問題がある。又一旦ヒューズが溶断すると、ヒューズの交換を行わないと、再起動することができない問題がある。又過電圧検出により、負荷に印加する電圧を短絡する手段を設けた構成に於いては、負荷の起動時の電流制限抵抗を介して短絡するものであるから、短絡電流が流れ続く為、電力消費が増大する問題がある。
又負荷側のFETQ3〜Q5の何れか一つ又は複数のソース・ドレイン間の短絡障害が発生すると、負荷2には過電圧は印加されないが、入力電圧Vinによる過電流が流れる。この過電流により焼損等の問題が生じる。この過電流に対しても、ヒューズの溶断により対処することが可能であるが、前述のように、溶断に要する時間の為、確実な保護ができない問題がある
本発明は、過電圧保護及び過電流保護を瞬時的な入力電圧遮断により保護する負荷保護装置を提供することを目的とする。
本発明の負荷保護装置は、電源側のスイッチング素子と、負荷側のスイッチング素子とを交互にオン、オフ制御し、入力電圧より低い出力電圧に変換して負荷に供給する降圧型コンバータの前記出力電圧の過電圧から前記負荷を保護する負荷保護装置に於いて、前記入力電圧の入力端子と前記複数のスイッチング素子を含むスイッチング回路との間に接続した切断回路と、前記出力電圧を検出して前記電源側のスイッチング素子と前記負荷側のスイッチング素子とを交互にオン,オフ制御して前記出力電圧を安定化する制御回路と、前記出力電圧と過電圧検出の基準電圧とを比較する比較器と、前記出力電圧が前記基準電圧を超えた過電圧となった時の前記比較器の比較出力信号をラッチしたラッチ出力信号により前記切断回路をオフ状態に制御するラッチ回路とを備えている。
又入力電圧の入力端子と複数のスイッチング素子を含むスイッチング回路との間に接続した切断回路と、前記出力電圧を検出して前記電源側のスイッチング素子と前記負荷側のスイッチング素子とを交互にオン,オフ制御して前記出力電圧を安定化する制御回路と、前記出力電圧と過電圧検出の基準電圧とを比較する第1の比較器と、前記負荷に印加する前記出力電圧を変更する情報に従った過電圧検出の基準電圧と前記出力電圧と比較する第2の比較器と、前記第1の比較器又は前記第2の比較器の過電圧検出の比較出力信号をラッチしたラッチ出力信号により前記切断回路をオフ状態に制御するラッチ回路とを備えている。
又制御回路は、過電圧検出によるラッチ回路のラッチ出力信号により、負荷側のスイッチング素子を強制的にオン状態に制御する構成を備えることができる。
又入力電圧により切断回路を介して流れる電流を検出し、この電流が過電流状態となった時に、ラッチ回路に過電流検出信号を入力してラッチさせ、このラッチ回路のラッチ出力信号により、切断回路をオフ状態に切り替える為の過電流検出回路を設けることができる。
降圧型コンバータの電源側のスイッチング素子が短絡障害を起こすと、入力電圧がそのまま出力電圧となり、この場合の出力電圧は負荷に対して過電圧となり、負荷がマイクロプロセッサ等の半導体素子により構成されている場合、破損することになる。その場合、過電圧を検出して入力端子とスイッチング回路との間に接続した切断回路をオフ状態に切り替えることにより、入力電圧を瞬時的に遮断するから、負荷を確実に保護することができる。又ラッチ回路をリセットすることにより、切断回路を元のオン状態に復帰させることができるから、障害発生のスイッチング素子の交換等による修復処置を行った後、直ちに運用状態に復帰させることができる。出力電圧の変更制御を行う場合に、過電圧検出の基準電圧もそれに対応して切り替えることにより、確実に過電圧状態を検出して負荷を保護することができる。又負荷側のスイッチング素子の短絡障害時の過電流を検出して切断回路をオフ状態に瞬時的に切り替えることにより、過電流保護も行うことができる。
本発明の負荷保護装置は、図1を参照して説明すると、入力電圧Vinの入力端子と複数のスイッチング素子(FETQ1〜Q5)を含むスイッチング回路との間に接続した切断回路3と、出力電圧Voutを検出して、電源側のスイッチング素子(FETQ1,Q2)と負荷側のスイッチング素子(FETQ3〜Q5)とを交互にオン,オフ制御して、入力電圧Vinより低い出力電圧Voutを出力する降圧型コンバータの出力電圧を安定化する制御回路1と、出力電圧Voutと過電圧検出の基準電圧Vrとを比較する比較器5と、出力電圧Voutが基準電圧Vrを超えた過電圧となった時の比較器5の比較出力信号をラッチしたラッチ出力信号により、切断回路3をオフ状態に制御するラッチ回路4とを備えている。
図1は本発明の実施例1の説明図であり、1は制御回路、2はマイクロプロセッサ等の電子回路の負荷、3は切断回路、4はラッチ回路、5は比較器、Q1,Q2は電源側のスイッチング素子としてのFET、Q3〜Q5は負荷側のスイッチング素子としてのFET、L1はチョークコイル、C1はコンデンサ、Vrは過電圧検出の基準電圧、Vinは入力電圧、Voutは出力電圧を示す。
制御回路1は、従来例と同様に出力電圧Voutと図示を省略している内部構成により、設定値と比較して、出力電圧Voutが設定値となるように、電源側のFETQ1,Q2と負荷側のFETQ3〜Q5とのそれぞれオン,オフを反対に且つ交互に制御するもので、チョークコイルL1とコンデンサC1とにより平滑化して、負荷2に印加する出力電圧Voutとするものである。このような降圧型コンバータの入力電圧Vinは、前述のように、例えば12V、変換した出力電圧Voutは、負荷2の特性に対応して、例えば、1.1〜1.85Vとすることができる。又過電圧を検出する為の比較器5に加える過電圧検出の基準電圧Vrは、所定の出力電圧Voutより所定値だけ高い値に設定されることになり、出力電圧Voutが基準電圧Vrを超えると、比較器5は過電圧検出信号をラッチ回路4に入力してラッチさせる。
又切断回路3は、FET等のスイッチング素子による高速動作で回路切断が可能の構成とするもので、電源側のFETQ1,Q2と負荷側のFETQ3〜Q5とを含むスイッチング回路と入力電圧Vinの入力端子との間に接続し、初期状態ではオン状態となっている構成を有し、ラッチ回路4の過電圧検出信号のラッチ出力信号により、オン状態からオフ状態に瞬時的に切り替えて、負荷2に印加する出力電圧Voutを零又はそれに近い値に急速に低減し、過電圧から負荷2を保護する。又過電圧状態が正常状態に復帰した時、ラッチ回路4をリセットすることにより、切断回路3をオフ状態から初期状態のオン状態に切り替えて、再び入力電圧Vinをスイッチング回路により低電圧の出力電圧Voutに変換して、負荷2に印加する正常な運用状態に復帰することができる。
図2は、本発明の実施例1の動作説明図であり、(a)は電源側のFETQ1,Q2のオン(on),オフ(off)動作、(b)は負荷側のFETQ3〜Q5のオン(on),オフ(off)動作、(c)は出力電圧Vout、(d)は切断回路3のオン(on),オフ(off)動作、(e)はラッチ回路4の出力信号のそれぞれ一例を示す。
切断回路3が、(d)に示すようにオン状態の正常状態に於いて、制御回路1により、(a)に示すように電源側のFETQ1,Q2のオン,オフが制御されると共に、(b)に示すように負荷側のFETQ3〜Q5のオン,オフが制御されて、出力電圧Voutが設定電圧となるように制御される。このような状態の時に、例えば、時刻t1に於いて、電源側のFETQ1,Q2の何れか一方又は両方がオン状態を継続する障害が発生すると、出力電圧Voutは,(c)に示すように、入力電圧Vinの値に近づくように上昇する。
この出力電圧Voutが過電圧検出の基準電圧Vrを超える過電圧状態を、時刻t2に於いて比較器5により検出すると、ラッチ回路4のラッチ出力信号は、例えば,(e)に示すように、“0”から“1”となり、切断回路3を、(d)に示すように、オン状態からオフ状態に瞬時的に切り替える。それにより、入力電圧Vinは遮断されるから、負荷2に印加する出力電圧Voutは、コンデンサC1の放電時定数に従って低下する。それによって、負荷2を過電圧から保護することができる。
更に、制御回路1にラッチ回路4の過電圧検出のラッチ出力信号を入力して、過電圧検出時に、負荷側のFETQ3〜Q5を、(b)に示すように、時刻t2に強制的にオン状態とする。それにより、コンデンサC1は、チョークコイルL1を介して短絡されるから、負荷2に印加する出力電圧Voutは、(c)に示すように急速に低下させることができる。なお、切断回路3をオフ状態に切り替え、負荷側のFETQ3〜Q5もオフ状態の場合は、点線で示すように出力電圧Voutは徐々に低下するが、負荷側のFETQ3〜Q5を強制的にオン状態とすることにより、実線で示すように急速に低下させることができる。又短絡障害のFETを正常なFETに交換して、ラッチ回路4をリセットすることにより、切断回路3は、オフ状態からオン状態に切り替えられるから、制御回路1の制御により、スイッチング回路のFETQ1〜Q5のオン,オフを制御して、負荷2に動作電圧を供給することができる。又起動時に、既に電源側のFETQ1,Q2のソース・ドレイン間の短絡障害が発生している場合、入力電圧Vinの印加により、その入力電圧Vinがそのまま出力電圧Voutとなって、過電圧印加の状態となるが、前述の動作により、この過電圧状態を検出して切断回路3を瞬時的にオフ状態に切り替えることができるから、負荷2を過電圧から保護することができる。
図3は、本発明の実施例2の説明図であり、図1と同一符号は同一部分を示し、6は過電流検出回路である。この過電流検出回路6は、抵抗又はカレントトランスにより構成することができ、設定値を超える電流が流れると、過電流検出信号をラッチ回路4に入力してラッチし、このラッチ回路4のラッチ出力信号により切断回路3を制御して瞬時的にオフ状態に切り替える。それによって、過電流保護を行うことができる。又その後、過電流が発生した原因を取り除き、ラッチ回路4をリセットすることにより、切断回路3をオン状態に復帰させて、負荷2に動作電力を供給することができる。
又負荷側のFETQ3〜Q5の中の一つ又は複数のFETのソース・ドレイン間の短絡障害が発生すると、出力電圧Voutは零又はそれに近い値となるが、電源側のFETQ1,Q2を介して、短絡障害のFETを介して過電流が流れる。この場合も、過電流検出回路6により過電流検出を行って、ラッチ回路4に過電流検出信号を入力してラッチし、そのラッチ出力信号により切断回路3を制御して、瞬時的にオフ状態に切り替えて、過電流保護を行うことができる。又出力休止(入力電圧Vin印加、切断回路3オン、電源側FETオフ)の状態の時に、負荷側FETをオン状態に制御することにより、その時点で電源側FETに短絡故障が発生しても、過電流検出回路6によって異常を検出し、過電圧発生無しに切断回路3をオフとして保護することができる。
なお、降圧型コンバータとして、電源側のFETQ1,Q2と負荷側のFETQ3〜Q5とのオン,オフを制御回路1により制御して、入力電圧Vinより低い出力電圧Voutに変換し、且つ安定化させて負荷2に印加し、その出力電圧Voutの過電圧状態を検出した時は、切断回路3を瞬時的にオフ状態に切り替えて、負荷2を過電圧から保護する動作は、図1に示す場合と同様であり、重複する説明は省略する。
図4は、本発明の実施例3の説明図であり、図1と同一符号は同一部分を示し、5を第1の比較器とすると、7は第2の比較器であり、8は負荷2の動作電圧情報Vstに従った過電圧検出の基準電圧を第2の比較器7に入力する基準電圧生成部を示す。この実施例3は、第1の比較器5により過電圧検出の基準電圧Vrと出力電圧Voutとを比較すると共に、第2の比較器7により動作電圧情報Vstに従った値の過電圧検出の基準電圧と出力電圧Voutとを比較する構成とし、第1の比較器5と第2の比較器7との何れか一方又は両方の過電圧検出の比較出力信号により、切断回路3を瞬時的にオフ状態に切り替えて、負荷を過電圧から保護する場合を示す。
負荷2がマイクロプロセッサ等の場合、処理状態に対応して電力制御を行う構成が知られており、例えば、スタンバイ状態等の内部状態では、内部クロック信号の周波数を低減したり、又は動作電圧を低下させて低消費電力化を図る構成が実用化されている。そこで、この負荷2の内部状態に応じた動作電圧情報Vstを制御回路1と基準電圧生成部8とに入力し、制御回路1は、この動作電圧情報Vstに従った出力電圧Voutとなるように、電源側のFETQ1,Q2と負荷側のFETQ3〜Q5とのオン,オフ制御を行う。又第2の比較器7は、この動作電圧情報Vstに従った基準電圧生成部8からの過電圧検出の基準電圧と、動作電圧情報Vstに従って入力電圧Vinを降圧した出力電圧Voutとを比較する。
従って、負荷2に印加する出力電圧Voutを動作電圧情報Vstにより変更し,それに対応した過電圧検出の基準電圧を基準電圧生成部8により生成して、第2の比較器7により比較して、出力電圧Voutを変更した場合も過電圧を検出し、切断回路3を制御して、負荷2を過電圧から迅速に保護することができる。なお、出力電圧Voutは、負荷2からの動作電圧情報Vstではなく、他の入力手段等からの設定入力により変更することも可能であり、その場合も、出力電圧Voutの変更に対応して第2の比較器7に入力する過電圧検出の基準電圧を切り替えることができる。又図3に示す過電流を検出して、保護する手段を付加することもできる。
1 制御回路
2 負荷
3 切断回路
4 ラッチ回路
5 比較器
Q1〜Q5 FET(電界効果トランジスタ)
L1 チョークコイル
C1 コンデンサ
Vr 基準電圧
Vin 入力電圧
Vout 出力電圧
2 負荷
3 切断回路
4 ラッチ回路
5 比較器
Q1〜Q5 FET(電界効果トランジスタ)
L1 チョークコイル
C1 コンデンサ
Vr 基準電圧
Vin 入力電圧
Vout 出力電圧
Claims (4)
- 電源側のスイッチング素子と、負荷側のスイッチング素子とを交互にオン、オフ制御し、入力電圧より低い出力電圧に変換して負荷に供給する降圧型コンバータの前記出力電圧の過電圧から前記負荷を保護する負荷保護装置に於いて、
前記入力電圧の入力端子と前記複数のスイッチング素子を含むスイッチング回路との間に接続した切断回路と、
前記出力電圧を検出して前記電源側のスイッチング素子と前記負荷側のスイッチング素子とを交互にオン,オフ制御して前記出力電圧を安定化する制御回路と、
前記出力電圧と過電圧検出の基準電圧とを比較する比較器と、
前記出力電圧が前記基準電圧を超えた過電圧となった時の前記比較器の比較出力信号をラッチしたラッチ出力信号により前記切断回路をオフ状態に制御するラッチ回路と
を備えたことを特徴とする負荷保護装置。 - 電源側のスイッチング素子と、負荷側のスイッチング素子とを交互にオン、オフ制御し、入力電圧より低い出力電圧に変換して負荷に供給する降圧型コンバータの前記出力電圧の過電圧から前記負荷を保護する負荷保護装置に於いて、
前記入力電圧の入力端子と前記複数のスイッチング素子を含むスイッチング回路との間に接続した切断回路と、
前記出力電圧を検出して前記電源側のスイッチング素子と前記負荷側のスイッチング素子とを交互にオン,オフ制御して前記出力電圧を安定化する制御回路と、
前記出力電圧と過電圧検出の基準電圧とを比較する第1の比較器と、
前記負荷に印加する前記出力電圧を変更する情報に従った過電圧検出の基準電圧と前記出力電圧と比較する第2の比較器と、
前記第1の比較器又は前記第2の比較器の過電圧検出の比較出力信号をラッチしたラッチ出力信号により前記切断回路をオフ状態に制御するラッチ回路と
を備えたことを特徴とする負荷保護装置。 - 前記制御回路は、前記過電圧検出による前記ラッチ回路のラッチ出力信号により、前記負荷側のスイッチング素子を強制的にオン状態に制御する構成を備えたことを特徴とする請求項1又は2記載の負荷保護装置。
- 前記入力電圧により前記切断回路を介して流れる電流を検出し、該電流が過電流状態となった時に、前記ラッチ回路に過電流検出信号を入力してラッチさせ、該ラッチ回路のラッチ出力信号により前記切断回路をオフ状態に切り替える為の過電流検出回路を設けたことを特徴とする請求項1又は2記載の負荷保護装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004182035A JP2006006070A (ja) | 2004-06-21 | 2004-06-21 | 負荷保護装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004182035A JP2006006070A (ja) | 2004-06-21 | 2004-06-21 | 負荷保護装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006006070A true JP2006006070A (ja) | 2006-01-05 |
Family
ID=35773991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004182035A Pending JP2006006070A (ja) | 2004-06-21 | 2004-06-21 | 負荷保護装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006006070A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010081703A (ja) * | 2008-09-25 | 2010-04-08 | Mitsubishi Electric Corp | 車両用電源制御システム |
JP2011211901A (ja) * | 2011-05-27 | 2011-10-20 | Toshiba Corp | 半導体装置 |
JP2013084992A (ja) * | 2013-01-21 | 2013-05-09 | Toshiba Corp | 半導体装置 |
CN104078926B (zh) * | 2013-03-29 | 2017-03-22 | 松下知识产权经营株式会社 | 断路器和过电压‑欠电压跳闸装置 |
JP2017112642A (ja) * | 2015-12-14 | 2017-06-22 | 株式会社デンソー | コンバータ装置 |
-
2004
- 2004-06-21 JP JP2004182035A patent/JP2006006070A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010081703A (ja) * | 2008-09-25 | 2010-04-08 | Mitsubishi Electric Corp | 車両用電源制御システム |
JP2011211901A (ja) * | 2011-05-27 | 2011-10-20 | Toshiba Corp | 半導体装置 |
JP2013084992A (ja) * | 2013-01-21 | 2013-05-09 | Toshiba Corp | 半導体装置 |
CN104078926B (zh) * | 2013-03-29 | 2017-03-22 | 松下知识产权经营株式会社 | 断路器和过电压‑欠电压跳闸装置 |
JP2017112642A (ja) * | 2015-12-14 | 2017-06-22 | 株式会社デンソー | コンバータ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4651832B2 (ja) | 電源システムの過電圧保護装置 | |
JP2007082036A (ja) | 半導体集積回路装置、電源装置、電気機器 | |
JP2007043822A (ja) | 過電圧保護回路 | |
JPH10150354A (ja) | 電力fet及び短絡認識部を有するスイツチ装置 | |
KR20100080334A (ko) | 전류 제한 소스에 의해 전원 공급되는 전원 장치에서의 연기를 방지하는 장치, 시스템, 및 방법 | |
WO2008023221A1 (en) | Protection circuit apparatus | |
JP2008228538A (ja) | スイッチング電源装置 | |
JP2009095125A (ja) | 電源回路及びこの電源回路を用いた漏電遮断器 | |
JP2004312901A (ja) | スイッチング電源の過電流保護回路 | |
US9343901B2 (en) | Power system and short-circuit protection circuit thereof | |
JP2000201429A (ja) | 過電圧保護回路 | |
JP2006006070A (ja) | 負荷保護装置 | |
JP2011152003A (ja) | 過電圧保護回路、及び過電圧保護方法 | |
JP3033565B2 (ja) | 電源短絡保護回路 | |
JP3564694B2 (ja) | 突入電流抑止装置 | |
CN212572111U (zh) | 一种电源管理电路 | |
JP2006141193A (ja) | スイッチング電源装置 | |
JP2010220415A (ja) | 直流電源装置 | |
JP2005102348A (ja) | 過電圧保護回路 | |
JP2007252170A (ja) | 電動機駆動装置 | |
JP2008154379A (ja) | 昇圧チョッパレギュレータ回路 | |
JP2005229563A (ja) | 電源電圧監視回路及びそれを内蔵する電子機器 | |
JP5003035B2 (ja) | Pol電源回路の保護回路 | |
JP2002204566A (ja) | 直流電源回路の突入電流防止回路 | |
JP2015195670A (ja) | 電源ユニット |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060810 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20090416 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090507 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20090908 Free format text: JAPANESE INTERMEDIATE CODE: A02 |