JP2005229563A - 電源電圧監視回路及びそれを内蔵する電子機器 - Google Patents

電源電圧監視回路及びそれを内蔵する電子機器 Download PDF

Info

Publication number
JP2005229563A
JP2005229563A JP2004162797A JP2004162797A JP2005229563A JP 2005229563 A JP2005229563 A JP 2005229563A JP 2004162797 A JP2004162797 A JP 2004162797A JP 2004162797 A JP2004162797 A JP 2004162797A JP 2005229563 A JP2005229563 A JP 2005229563A
Authority
JP
Japan
Prior art keywords
power supply
circuit
voltage
terminal
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004162797A
Other languages
English (en)
Inventor
Takeo Okamura
武夫 岡村
Shigeru Matsuda
茂 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Priority to JP2004162797A priority Critical patent/JP2005229563A/ja
Priority to PCT/JP2005/008152 priority patent/WO2005119911A1/ja
Publication of JP2005229563A publication Critical patent/JP2005229563A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)
  • Amplifiers (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

【課題】パワーアンプへの電源オン時及びオフ時に、パワーアンプに供給される正・負電源電圧を監視し、異常検出時にはスイッチ回路を強制的にオフにし、異常な印加電圧下での動作を防止することのできる電源電圧監視回路を提供する。
【解決手段】第１電源線と第２電源線との間の電圧が第１基準電圧を超えた時、異常状態を表す第１異常信号を出力する第１監視回路と、第２電源線と接地線との間の電圧が第２基準電圧を超えた時、異常状態を表す第２異常信号を出力する第２監視回路と、接地線と第３電源線との間の電圧が第３基準電圧を超えた時、異常状態を表す第３異常信号を出力する第３監視回路と、第１乃至第３異常信号に応答してスイッチ回路と前記シャント回路とにオン・オフ制御信号を、制御回路に異常状態を知らせる信号を出力する論理回路とを設ける。
【選択図】図１

Description

本発明は電源電圧監視回路及びそれを内蔵する電子機器に係り、詳しくは携帯端末などの電子機器中の電子部品、特にパワーアンプに印加される電源電圧を監視し、電源電圧制御を行うソフトウエア及びハードウエアの故障による不正な電源電圧の印加を防止する電源電圧監視回路とそれを内蔵した電子機器に関する。
携帯端末などの電子機器には、通常、負荷であるパワーアンプに印加される電源電圧を監視し、異常検出時には保護動作を行う電源電圧監視回路が内蔵されている。従来の電源電圧監視回路として下記特許文献１に記載されるものが知られている。この回路はスイッチングレギュレータを用いて電子機器の保護を行うように構成されている。
即ち、過電流検出時には出力を停止するように構成されている。そして過電流の種類に応じて２つの異なる動作が行われる。
まず、短絡に至らない過電流の場合には負荷を駆動しているドライバトランジスタをオフにして保護するとともにノイズなどの一時的な過電流に対してはドライバトランジスタを周期的に回復させる。
そして、短絡に至る過電流の場合にはドライバトランジスタを継続的にオフして保護するように構成されている。
特開２００２−１７１７４９号公報
スイッチングレギュレータを用いた電源電圧監視回路を内蔵して電子機器の保護を行うようにした上述の回路の場合、過電流が発生するまでは異常検出を行うことができないため、時として電子機器内外の電子部品が破壊するという問題点があった。
本発明は上述した問題点を解消するためになされたもので、携帯端末のような電子機器において電源と負荷であるパワーアンプとの間に介挿され、電源からパワーアンプに印加される電力をオン・オフ制御するスイッチ回路の動作を監視し、パワーアンプへの電源オフ時に異常を検出した際にも監視回路を動作させ、携帯端末への電源出力を強制的に停止することを目的とする。
またパワーアンプへの電源オン時にはパワーアンプに供給される正・負電源電電圧を監視し、異常検出時にはスイッチ回路を強制的にオフし、これにより異常な印加電圧下での動作を防止することのできる電源電圧監視回路を提供することを目的とする。
請求項１に記載の電源電圧監視回路は、電源と負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御するスイッチ回路の動作を制御する制御回路とを備えた電子機器の電源電圧監視回路において、
ａ）一端が前記スイッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第１電源線と、
ｂ）一端が前記スイッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第２電源線と、
ｃ）一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、
ｄ）一端が前記負荷の負電圧電源端子に接続され、他端が前記制御回路の負電圧端子に接続される第３電源線と、
ｅ）前記電源の正電圧端子と接地電圧端子とを所定の電流で短絡するシャント回路と、
ｆ）前記第１電源線と前記第２電源線との間の電圧が第１基準電圧を超えた時、異常状態を表す第１異常信号を出力する第１監視回路と、
ｇ）前記第２電源線と前記接地線との間の電圧が第２基準電圧を超えた時、異常状態を表す第２異常信号を出力する第２監視回路と、
ｈ）前記接地線と前記第３電源線との間の電圧が第３基準電圧を超えた時、異常状態を表す第３異常信号を出力する第３監視回路と、
ｉ）前記制御回路によって制御され、前記第１乃至第３異常信号に応答して前記スイッチ回路と前記シャント回路とにオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする。
請求項２に記載の電源電圧監視回路は、請求項１に記載の電源電圧監視回路において、前記スイッチ回路がオフ時に、前記第２異常信号が第１所定時間継続して出力されたときには、前記論理回路は、前記シャント回路と前記スイッチ回路とにオン制御信号を供給し、前記制御回路に前記異常状態を知らせる信号を出力することを特徴とする。
請求項３に記載の電源電圧監視回路は、請求項２に記載の電源電圧監視回路において、前記第２異常信号が前記第１所定時間を超える第２所定時間継続して出力されたときには、前記論理回路は、前記シャント回路と前記スイッチ回路とにオフ制御信号を供給することを特徴とする。
請求項４に記載の電源電圧監視回路は、請求項１に記載の電源電圧監視回路において、前記スイッチ回路がオン時に、前記第１異常信号及び／又は前記第３異常信号が第３所定時間継続して出力されたときには、前記論理回路は、前記スイッチ回路にオフ制御信号を供給し、前記制御回路に前記異常状態を知らせる信号を出力することを特徴とする。
請求項５に記載の電源電圧監視回路は、請求項１に記載の電源電圧監視回路において、前記第１監視回路は、第１コンパレータと、一端が前記第１コンパレータの第１の入力端子に接続された第１基準電圧源とから構成され、前記第１基準電圧源の他端は前記第１電源線に接続され、前記第１コンパレータの第２の入力端子は前記第２電源線に接続され、前記第１コンパレータの出力端子から前記第１異常信号が出力されることを特徴とする。
請求項６に記載の電源電圧監視回路は、請求項１に記載の電源電圧監視回路において、前記第２監視回路は、第２コンパレータと、一端が前記第２コンパレータの第２の入力端子に接続された第２基準電圧源とから構成され、前記第２基準電圧源の他端は前記接地線に接続され、前記第２コンパレータの第１の入力端子は前記第２電源線に接続され、前記第２コンパレータの出力端子から前記第２異常信号が出力されることを特徴とする。
請求項７に記載の電源電圧監視回路は、請求項１に記載の電源電圧監視回路において、前記第３監視回路は、第３コンパレータと、一端が前記第３コンパレータの第１の入力端子に接続された第３基準電圧源とから構成され、前記第３基準電圧源の他端は前記接地線に接続され、前記第３コンパレータの第２の入力端子は前記第３電源線に接続され、前記第３コンパレータの出力端子から前記第３異常信号が出力されることを特徴とする。
請求項８に記載の電源電圧監視回路は、請求項１乃至７のいずれかに記載の電源電圧監視回路において、前記負荷がパワーアンプであることを特徴とする。
請求項９に記載の電源電圧監視回路は、電源と負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御するスイッチ回路の動作を制御する制御回路を備えた電子機器の電源電圧監視回路において、
ａ）一端が前記スイッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第１電源線と、
ｂ）一端が前記スイッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第２電源線と、
ｃ）前記電源の正電圧端子と接地電圧端子とを所定の電流で短絡するシャント回路と、
ｄ）前記第１電源線と前記第２電源線との間の電圧が所定の基準電圧を超えた時、異常状態を表す異常信号を出力するスイッチ回路電圧監視回路と、
ｅ）前記制御回路によって制御され、前記異常信号に応答して前記スイッチ回路と前記シャント回路とにオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする。
請求項１０に記載の電源電圧監視回路は、電源と負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御するスイッチ回路の動作を制御する制御回路を備えた電子機器の電源電圧監視回路において、
ａ）一端が前記スイッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される電源線と、
ｂ）一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、
ｃ）前記電源の正電圧端子と接地電圧端子とを所定の電流で短絡するシャント回路と、
ｄ）前記電源線と前記接地線との間の電圧が所定の基準電圧を超えた時、異常状態を表す異常信号を出力するパワーアンプ電源電圧監視回路と、
ｅ）前記制御回路によって制御され、前記異常信号に応答して前記スイッチ回路と前記シャント回路とにオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする。
請求項１１に記載の電源電圧監視回路は、電源と負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御するスイッチ回路の動作を制御する制御回路を備えた電子機器の電源電圧監視回路において、
ａ）一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、
ｂ）一端が前記負荷の負電圧電源端子に接続され、他端が前記制御回路の負電圧端子に接続される電源線と、
ｃ）前記電源の正電圧端子と接地電圧端子とを所定の電流で短絡するシャント回路と、
ｄ）前記接地線と前記電源線との間の電圧が所定の基準電圧を超えた時、異常状態を表す異常信号を出力する負電源監視回路と、
ｅ）前記制御回路によって制御され、前記異常信号に応答して前記シャント回路にオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする。
請求項１２に記載の電源電圧監視回路は、電源と負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御する第１のスイッチ回路の動作と、前記電源の電圧変換を行うＤＣ−ＤＣコンバータと前記負荷のドライバアンプとの間に介挿され、前記ＤＣ−ＤＣコンバータから前記ドライバアンプに印加される電力をオン・オフ制御する第２のスイッチ回路の動作とを制御する制御回路を備えた電子機器の電源電圧監視回路において、
ａ）一端が前記第１のスイッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第１電源線と、
ｂ）一端が前記第１のスイッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第２電源線と、
ｃ）一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、
ｄ）一端が前記負荷の負電圧電源端子に接続され、他端が前記制御回路の負電圧端子に接続される第３電源線と、
ｅ）前記電源の正電圧端子と接地電圧端子とを所定の電流で短絡するシャント回路と、
ｆ）前記第１電源線と前記第２電源線との間の電圧が第１基準電圧を超えた時、異常状態を表す第１異常信号を出力する第１監視回路と、
ｇ）前記第２電源線と前記接地線との間の電圧が第２基準電圧を超えた時、異常状態を表す第２異常信号を出力する第２監視回路と、
ｈ）前記接地線と前記第３電源線との間の電圧が第３基準電圧を超えた時、異常状態を表す第３異常信号を出力する第３監視回路と、
ｉ）前記制御回路によって制御され、前記第１乃至第３異常信号に応答して前記第１および第２スイッチ回路と前記シャント回路とにオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする。
請求項１３に記載の電源電圧監視回路は、電源と負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御する第１のスイッチ回路の動作と、前記電源の電圧変換を行うＤＣ−ＤＣコンバータと前記負荷のドライバアンプとの間に介挿され、前記ＤＣ−ＤＣコンバータから前記ドライバアンプに印加される電力をオン・オフ制御する第２のスイッチ回路の動作とを制御する制御回路を備えた電子機器の電源電圧監視回路において、
ａ）一端が前記第１のスイッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第１電源線と、
ｂ）一端が前記第１のスイッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第２電源線と、
ｃ）一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、
ｄ）前記電源の正電圧端子と接地電圧端子とを所定の電流で短絡するシャント回路と、
ｅ）前記第１電源線と前記第２電源線との間の電圧が第１基準電圧を超えた時、異常状態を表す第１異常信号を出力する第１監視回路と、
ｆ）前記第２電源線と前記接地線との間の電圧が第２基準電圧を超えた時、異常状態を表す第２異常信号を出力する第２監視回路と、
ｇ）前記制御回路によって制御され、前記第１あるいは第２異常信号に応答して前記第１および第２スイッチ回路と前記シャント回路とにオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする。
請求項１４に記載の電源電圧監視回路は、電源と所定の温度を超えると第４異常信号を出力する温度センサを有する負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御する第１のスイッチ回路の動作と、前記電源の電圧変換を行うＤＣ−ＤＣコンバータと前記負荷のドライバアンプとの間に介挿され、前記ＤＣ−ＤＣコンバータから前記ドライバアンプに印加される電力をオン・オフ制御する第２のスイッチ回路の動作とを制御する制御回路を備えた電子機器の電源電圧監視回路において、
ａ）一端が前記第１のスイッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第１電源線と、
ｂ）一端が前記第１のスイッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第２電源線と、
ｃ）一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、
ｄ）一端が前記負荷の負電圧電源端子に接続され、他端が前記制御回路の負電圧端子に接続される第３電源線と、
ｅ）前記電源の正電圧端子と接地電圧端子とを所定の電流で短絡するシャント回路と、
ｆ）前記第１電源線と前記第２電源線との間の電圧が第１基準電圧を超えた時、異常状態を表す第１異常信号を出力する第１監視回路と、
ｇ）前記第２電源線と前記接地線との間の電圧が第２基準電圧を超えた時、異常状態を表す第２異常信号を出力する第２監視回路と、
ｈ）前記接地線と前記第３電源線との間の電圧が第３基準電圧を超えた時、異常状態を表す第３異常信号を出力する第３監視回路と、
ｉ）前記制御回路によって制御され、前記第１乃至第４異常信号に応答して前記第１および第２スイッチ回路と前記シャント回路とにオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする。
請求項１５に記載の電源電圧監視回路は、請求項１２乃至１４のいずれかに記載の電源電圧監視回路において、
前記第２のスイッチ回路と前記ドライバアンプとを取り込み、同一チップ上に集積化されて成ることを特徴とする。
請求項１６に記載の電源電圧監視回路は、保護スイッチ回路を有する電源の前記保護スイッチ回路の動作と、前記電源と負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御するスイッチ回路の動作とを制御する制御回路を備えた電子機器の電源電圧監視回路において、
ａ）一端が前記スイッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第１電源線と、
ｂ）一端が前記スイッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第２電源線と、
ｃ）一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、
ｄ）一端が前記負荷の負電圧電源端子に接続され、他端が前記制御回路の負電圧端子に接続される第３電源線と、
ｅ）前記第１電源線と前記第２電源線との間の電圧が第１基準電圧を超えた時、異常状態を表す第１異常信号を出力する第１監視回路と、
ｆ）前記第２電源線と前記接地線との間の電圧が第２基準電圧を超えた時、異常状態を表す第２異常信号を出力する第２監視回路と、
ｇ）前記接地線と前記第３電源線との間の電圧が第３基準電圧を超えた時、異常状態を表す第３異常信号を出力する第３監視回路と、
ｈ）前記制御回路によって制御され、前記第１乃至第３異常信号に応答して前記保護スイッチ回路と前記スイッチ回路とにオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする。
請求項１７に記載の電源電圧監視回路は、保護スイッチ回路を有する電源の前記保護スイッチ回路の動作と、前記電源と負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御するスイッチ回路の動作とを制御する制御回路を備えた電子機器の電源電圧監視回路において、
ａ）一端が前記スイッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第１電源線と、
ｂ）一端が前記スイッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第２電源線と、
ｃ）一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、
ｄ）前記第１電源線と前記第２電源線との間の電圧が第１基準電圧を超えた時、異常状態を表す第１異常信号を出力する第１監視回路と、
ｅ）前記第２電源線と前記接地線との間の電圧が第２基準電圧を超えた時、異常状態を表す第２異常信号を出力する第２監視回路と、
ｆ）前記制御回路によって制御され、前記第１あるいは第２異常信号に応答して前記保護スイッチ回路と前記スイッチ回路とにオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする。
請求項１８に記載の電源電圧監視回路は、請求項１６あるいは１７のいずれかに記載の電源電圧監視回路において、
前記スイッチ回路を取り込み、同一チップ上に集積化されて成ることを特徴とする。
請求項１９に記載の電源電圧監視回路は、保護スイッチ回路を有する電源の前記保護スイッチ回路の動作と、前記電源と負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御する第１のスイッチ回路の動作と、前記電源の電圧変換を行うＤＣ−ＤＣコンバータと前記負荷のドライバアンプとの間に介挿され、前記ＤＣ−ＤＣコンバータから前記ドライバアンプに印加される電力をオン・オフ制御する第２のスイッチ回路の動作とを制御する制御回路を備えた電子機器の電源電圧監視回路において、
ａ）一端が前記スイッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第１電源線と、
ｂ）一端が前記スイッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第２電源線と、
ｃ）一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、
ｄ）一端が前記負荷の負電圧電源端子に接続され、他端が前記制御回路の負電圧端子に接続される第３電源線と、
ｅ）前記第１電源線と前記第２電源線との間の電圧が第１基準電圧を超えた時、異常状態を表す第１異常信号を出力する第１監視回路と、
ｆ）前記第２電源線と前記接地線との間の電圧が第２基準電圧を超えた時、異常状態を表す第２異常信号を出力する第２監視回路と、
ｇ）前記接地線と前記第３電源線との間の電圧が第３基準電圧を超えた時、異常状態を表す第３異常信号を出力する第３監視回路と、
ｈ）前記制御回路によって制御され、前記第１乃至第３異常信号に応答して前記保護スイッチ回路と前記第１および第２スイッチ回路とにオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする。
請求項２０に記載の電源電圧監視回路は、保護スイッチ回路を有する電源の前記保護スイッチ回路の動作と、前記電源と負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御する第１のスイッチ回路の動作と、前記電源の電圧変換を行うＤＣ−ＤＣコンバータと前記負荷のドライバアンプとの間に介挿され、前記ＤＣ−ＤＣコンバータから前記ドライバアンプに印加される電力をオン・オフ制御する第２のスイッチ回路の動作とを制御する制御回路を備えた電子機器の電源電圧監視回路において、
ａ）一端が前記スイッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第１電源線と、
ｂ）一端が前記スイッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第２電源線と、
ｃ）一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、
ｄ）前記第１電源線と前記第２電源線との間の電圧が第１基準電圧を超えた時、異常状態を表す第１異常信号を出力する第１監視回路と、
ｅ）前記第２電源線と前記接地線との間の電圧が第２基準電圧を超えた時、異常状態を表す第２異常信号を出力する第２監視回路と、
ｆ）前記制御回路によって制御され、前記第１あるいは第２異常信号に応答して前記保護スイッチ回路と前記第１および第２スイッチ回路とにオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする。
請求項２１に記載の電源電圧監視回路は、請求項１９あるいは２０のいずれかに記載の電源電圧監視回路において、
前記ＤＣ−ＤＣコンバータに実装されて成ることを特徴とする。
請求項２２に記載の電子機器は、請求項１乃至２１のいずれかに記載の電源電圧監視回路を内蔵することを特徴とする。
請求項２３に記載の電子機器は、請求項２２に記載の電子機器が、携帯端末であることを特徴とする。
本発明では負荷に印加される全ての電源電圧を監視しているため、異常な印加電圧下での動作を防止することができ、異常な発熱や短絡などにより電子機器を破壊することを防止できる。
また、電源から負荷に印加される電力をオン・オフ制御するスイッチ回路が短絡状態にあると判断される場合には、スイッチ回路を強制的にオンさせることにより過電流保護機能を確実に動作させ電子機器の破壊を防止できる。
また、本発明の電源電圧監視回路を内蔵することにより、携帯端末等の電子機器においてベースバンド等においてソフト的な制御を行うことなくハード的な回路構成のみで電源電圧の監視及び電子機器の保護を行うことが可能となる。
さらに、本発明の電源電圧監視回路は、電子機器内の種々の回路ブロックごとに電源電圧の監視を行っているため安定動作が可能となる。
次に添付図面を参照して本発明に係る電源電圧監視回路の実施の形態を詳細に説明する。
図１は本発明の電源電圧監視回路の第１の実施例を内蔵する電子機器のブロック構成図である。
図１において二点鎖線で示すブロック内が電源電圧監視回路７００である。図１に示す電子機器は例えば携帯電話機であってその送信系のブロック構成を示している。電源ＢＰＡＣＫ７１７からはスイッチ回路ＰＭＯＳ７２２を介して負荷であるパワーアンプＰＡ７１２に電力が供給される。スイッチ回路ＰＭＯＳ７２２は後述する電源電圧監視回路７００からのオン・オフ制御信号ＣＮＴ１によってオン・オフ制御される。電源ＢＰＡＣＫ７１７とスイッチ回路ＰＭＯＳ７２２とは第１電源線ＶＢＡＴＴで接続されている。
またスイッチ回路ＰＭＯＳ７２２とパワーアンプＰＡ７１２とは第２電源線ＶＰＡで接続されている。さらに、電源ＢＰＡＣＫ７１７とパワーアンプＰＡ７１２とは接地線ＧＮＤにより接続されている。制御回路ＣＮＴＬ７１６はパワーアンプＰＡ７１２の動作を制御する。
負荷であるパワーアンプＰＡ７１２に印加される電力をオン・オフ制御するスイッチ回路ＰＭＯＳ７２２は、オフ抵抗Ｒ７０７と、オン抵抗Ｒ７０８と、スイッチ回路ＳＷ７０９とから構成されている。
電源ＢＰＡＣＫ７１７は電池ＢＡＴＴ７０２とヒューズＦＵＳＥ７０１とで構成されている。
制御回路ＣＮＴＬ７１６の負電圧端子とパワーアンプＰＡ７１２の負電圧電源端子とは電圧電源線ＶＮＥＧにより接続されている。
つぎに、電源電圧監視回路７００の構成を説明する。電源電圧監視回路７００は、シャント回路ＳＨＵＮＴ７１８と、第１監視回路ＰＯＮ７１９と、２監視回路ＰＯＦＦ７２０と、第３監視回路ＶＮＥＧ７２１と、論理回路ＬＯＧＩＣ７１５とから構成されている。
シャント回路ＳＨＵＮＴ７１８は、シャント動作時のスイッチのオン抵抗、配線抵抗、電流制限用抵抗の総和抵抗Ｒ７０３と、シャント動作時にオンとなるスイッチ回路ＳＷ７０４とから構成され、一端が電源の正電圧端子である電源線ＶＢＡＴＴに接続され、他端が接地線ＧＮＤに接続されている。
そして、論理回路ＬＯＧＩＣ７１５からのオン・オフ制御信号ＣＮＴ２によりオン・オフ制御され、オン時には所定の電流で電源の正電圧端子と接地電圧端子とを短絡する。
第１監視回路ＰＯＮ７１９は、スイッチ回路ＰＭＯＳ７２２の両端に発生する電圧を監視するもので、基準電圧源ＶＴＨ７０５とコンパレータＣＯＭＰ７０６とから構成される。
この第１監視回路ＰＯＮ７１９は、電源線ＶＢＡＴＴと電源線ＶＰＡとの間の電圧が基準電圧源ＶＴＨ７０５で設定した第１基準電圧を超えた時、異常状態を表す第１異常信号ＣＯＭ１を出力する。
第２監視回路ＰＯＦＦ７２０は、電源電圧源ＶＴＨ７１１とコンパレータＣＯＭＰ７１０とから構成され、第２電源線ＶＰＡと接地線ＧＮＤとの間の電圧は基準電圧源ＶＴＨ７１１で設定した第２基準電圧を超えた時、異常状態を表す第２異常信号ＣＯＭ２を出力する。
第３監視回路ＶＮＥＧ７２１は、基準電圧源ＶＴＨ７１３とコンパレータＣＯＭＰ７１４とから構成され、接地線ＧＮＤと電圧電源線ＶＮＥＧとの間の電圧が基準電圧源ＶＴＨ７１３で設定した第３基準電圧を超えた時、異常状態を現す第３異常信号ＣＯＭ３を出力する。
論理回路ＬＯＧＩＣ７１５は制御回路ＣＮＴＬ７１６によって制御され、第１異常信号ＣＯＭ１、第２異常信号ＣＯＭ２、第３異常信号ＣＯＭ３に応答してスイッチ回路ＰＭＯＳ７２０にオン・オフ制御信号ＣＮＴ１とシャント回路ＳＨＵＮＴ７１８にオン・オフ制御信号ＣＮＴ２とを出力する。
また、制御回路ＣＮＴＬ７１６に対しても異常状態を知らせる信号ＣＮＴ３を出力する。
第１監視回路ＰＯＮ７１９は、スイッチ回路ＰＭＯＳ７２２の両端に表れる電圧が基準電圧源ＶＴＨ７０５で設定した第１基準電圧を超えた場合を異常とし、超えない場合を正常とするよう動作する。
第１異常信号が出力される異常状態は、オン抵抗７０８が規定より大きくなった場合やスイッチ回路ＰＭＯＳ７２２を流れる電流が規定より大きくなった場合に発生する。
第２監視回路ＰＯＦＦ７２０はスイッチ回路ＰＭＯＳ７２２がオフ時のパワーアンプＰＡ７１２にかかる電圧を監視する。
パワーアンプＰＡ７１２に印加される電圧、即ち、第２電源線ＶＰＡの電圧は基準電圧源ＶＴＨ７１１で設定した第２基準電圧を超えた場合を異常とし、超えない場合を正常とするよう動作する。
従って、第２異常信号が出力されるような異常は、スイッチ回路ＰＭＯＳ７２２のオフ抵抗Ｒ７０７が規定より小さい場合や、負荷であるパワーアンプＰＡ７１２の第２電源線ＶＰＡが接地線ＧＮＤに対して開放状態になった場合に発生する。
第３監視回路ＣＯＭＰ７１４は、電圧電源線ＶＮＥＧの電圧が基準電圧源ＶＴＨ７１３により設定された第３基準電圧を超えた場合を異常状態とし、超えない場合には正常状態とするよう動作する。
第３異常信号が出力されるような異常は、負荷であるパワーアンプＰＡ７１２の電圧電源線ＶＮＥＧが接地線ＧＮＤに対して開放状態になった場合に発生する。
論理回路ＬＯＧＩＣ７１５は制御回路ＣＮＴＬ７１６の制御下で動作し、各部を決められたとおりに動作させ、また各部の動作を監視し、異常状態が発生した場合には制御対象であるスイッチ回路ＰＭＯＳ７２２とシャント回路ＳＨＵＮＴ７１８に対してそれぞれ制御信号ＣＮＴ１とＣＮＴ２とを出力し、制御回路ＣＮＴＬ７１６に対して異常状態を知らせる信号をＣＮＴ３を出力する。
次に、スイッチ回路ＰＭＯＳ７２２がオフ時及びオン時における通常状態動作と異常状態動作とについて説明する。
オフ時の通常状態動作では、制御回路ＣＮＴＬ７１６から論理回路ＬＯＧＩＣ７１５に対して負荷のパワーアンプＰＡ７１２をオフにするような信号が出力される。これに応答して論理回路ＬＯＧＩＣ７１５は、スイッチ回路ＰＭＯＳ７２２をオフにする制御信号ＣＮＴ１を出力する。これによりスイッチＳＷ７０９が開放され、第２監視回路ＰＯＦＦ７２０は正常状態を表す信号を出力する。即ち、第２異常信号ＣＯＮ２は出力されず、論理回路ＬＯＧＩＣ７１５はシャント回路ＳＨＵＮＴ７１８を開放するような制御信号ＣＮＴ２を出力し、シャント回路ＳＨＵＮＴ７１８は動作しない。
また論理回路ＬＯＧＩＣ７１５は制御回路ＣＮＴＬ７１６に対して正常状態を知らせる信号を出力する。
オン時の通常状態動作では、制御回路ＣＮＴＬ７１６から論理回路ＬＯＧＩＣ７１５に対して負荷であるパワーアンプＰＡ７１２をオンにするよう指令する信号が入り、これに応答して論理回路ＬＯＧＩＣ７１５はスイッチ回路ＰＭＯＳ７２２をオンにするような制御信号ＣＮＴ１を出力する。
さらに、制御回路ＣＮＴＬ７１６は負荷であるパワーアンプＰＡ７１２に対して負電源電圧を出力する。
第１監視回路ＰＯＮ７１９と第３監視回路ＶＮＥＧ７２１とは共に正常状態を表す信号を出力しているため、第１異常信号ＣＯＭ１も第３異常信号ＣＯＭ３も共に出力されない。
次にオフ時の異常状態動作について説明する。
制御回路ＣＮＴＬ７１６は論理回路ＲＯＧＩＣ７１５に対し負荷であるパワーアンプＰＡ７１２をオフにするよう指令し、これに応答して論理回路ＬＯＧＩＣ７１５はスイッチ回路ＰＭＯＳ７２２をオフするような制御信号ＣＮＴ１を出力する。
このとき、前述したようにスイッチ回路ＰＭＯＳ７２２のオフ抵抗７０７が規定より小さい場合や、パワーアンプＰＡ７１２の第２電源線ＶＰＡが接地線ＧＮＤに対して開放状態になった場合には、第２監視回路ＰＯＦＦ７２０は異常状態を検出し第２異常信号ＣＯＭ２を論理回路ＬＯＧＩＣ７１５に対して出力する。
論理回路ＬＯＧＩＣ７１５は予め定めた第１所定時間を経てなお継続して第２異常信号ＣＯＭ２が出力されたときにはシャント回路ＳＨＵＮＴ７１８を動作させる。
即ち、制御信号ＣＮＴ２がスイッチ回路ＳＷ７０４をオンするように指令する。これによりシャント回路ＳＨＵＮＴ７１８に所定のシャント電流が流れる。
更に、電流を増やすために論理回路ＬＯＧＩＣ７１５はスイッチ回路ＰＭＯＳ７２２をオンにさせるような制御信号ＣＮＴ１を出力する。
これにより電源ＢＰＡＣＫ７１７内のヒューズＦＵＳＥ７０１に流れる電流は増加し、ヒューズＦＵＳＥ７０１が切断され電源電圧の供給が断たれる。
論理回路ＬＯＧＩＣ７１５から制御回路ＣＮＴＬ７１６へは異常状態を知らせる信号ＣＮＴ３が出力される。なお何らかの原因で電源ＢＰＡＣＫ７１７のヒューズＦＵＳＥ７０１が切断されない場合に備え、論理回路ＬＯＧＩＣ７１５は第２異常信号ＣＯＭ２が第１所定時間を超える第２所定時間継続して出力されたときには、シャント回路ＳＨＵＮＴ７１８とスイッチ回路ＰＭＯＳ７２２とをオフするようなオフ制御信号ＣＮＴ２、ＣＮＴ１を出力し、制御回路ＣＮＴＬ７１６へは異常状態を知らせる信号ＣＮＴ３を継続して出力する。
このようにして、スイッチ回路ＰＭＯＳ７２２がオフ時であっても異常状態が検出されれば、ヒューズＦＵＳＥ７０１を切断することにより負荷への電力供給を切断し破壊を防止することができる。
ついで、スイッチ回路ＰＭＯＳ７２２がオン時の異常状態動作について説明する。
制御回路ＣＮＴＬ７１６から論理回路ＬＯＧＩＣ７１５に対して負荷であるパワーアンプＰＡ７１２をオンにするよう指令が出され、論理回路ＬＯＧＩＣ７１５はスイッチ回路ＰＭＯＳ７２２をオンにするよう制御信号ＣＮＴ１を出力する。
また制御回路ＣＮＴＬ７１６はパワーアンプＰＡ７１２に対して電源電圧を出力する。
このとき前述したようにオン抵抗７０８が規定より大きくなったり、スイッチ回路ＰＭＯＳ７２２を流れる電流が規定より大きくなった場合、あるいは電圧電源線ＶＮＥＧが接地線ＧＮＤに対して開放状態になった場合には異常状態となる。
このとき、第１監視回路ＰＯＮ７１９及び／又は第３監視回路ＶＮＥＧ７２１が第１異常信号及び／又は第３異常信号を論理回路ＬＯＧＩＣ７１５に対して出力する。
論理回路ＬＯＧＩＣ７１５は第１異常信号ＣＯＭ１及び／又は第３異常信号ＣＯＭ３が予め内部に定めた第３所定時間継続して出力された時には異常と判断し、スイッチ回路ＰＭＯＳ７２２に対してオフ制御信号ＣＮＴ１を出力すると共に制御回路ＣＮＴＬ７１６に対して異常状態を知らせる信号をＣＮＴ３を出力する。
このようにスイッチ回路ＰＭＯＳ７２２がオン時おいて異常状態が検出された場合にはスイッチ回路ＰＭＯＳ７２２をオフするように動作するため、パワーアンプＰＡ７１２に印加される電力が遮断され破壊を防止することができる。
図２は図１に示したシャント回路ＳＨＵＮＴ７１８の具体的構成の一例を示す回路図である。スイッチ動作をするスイッチ回路ＳＷ７０４はシャントトランジスタＴＲ１〜ＴＲｎと、ベース電流を決定する抵抗Ｒ１〜Ｒｎとから構成されている。なおシャント抵抗Ｒ７０３は並列接続されたシャントトランジスタＴＲ１〜ＴＲｎの内部抵抗により構成される。
各シャントトランジスタＴＲ１〜Ｒｎのコレクタとエミッタとの間に流れる電流はシャント電流となる。ベース電流を決定する抵抗Ｒ１〜Ｒｎは各シャントトランジスタＴＲ１〜ＴＲｎのばらつきによる動作電流のばらつきを抑える役目もする。制御信号ＣＮＴ２により第１電源線ＶＢＡＴＴと接地線ＧＮＤとの間をオン・オフするスイッチ動作を行う。
図３はシャント回路（ＳＨＣ）のコアブロックを駆動するバッファ回路を含むシャント回路の一例を示した回路である。バッファ回路ＢＵＦＦ０１と、バッファ回路ＢＵＦＦ１〜ＢＵＦＦｍと、各シャント回路のコアブロックＳＨ１〜ＳＨｍとにより構成されている。バッファ回路ＢＵＦＦ０１はバッファ回路ＢＵＦＦ１〜ＢＵＦＦｍをドライブする。バッファ回路ＢＵＦＦ１〜ＢＵＦＦｍは、バッファ回路ＢＵＦＦ０１によってドライブされると共に、各シャント回路（ＳＨＣ）のコアブロックＳＨ１〜ＳＨｍをドライブする。各シャント回路（ＳＨＣ）のコアブロックＳＨ１〜ＳＨｍはそれぞれ第１電源線ＶＢＡＴＴと接地線ＧＮＤとの間に並列接続されている。バッファ回路ＢＵＦＦ０１の入力に印加される制御信号ＣＮＴ２により各コアブロックＳＨ１〜ＳＨｍの出力端ＯＵＴと接地端ＧＮＤとの間でスイッチ動作が行われる。
図４は図３に示すバッファ回路ＢＵＦＦの１構成例を示す図である。ＰＭＯＳトランジスタＭ３０１〜Ｍ３０ｎとＮＭＯＳトランジスタＭ３１１〜Ｍ３１ｎとから構成されている。なおＰＭＯＳトランジスタＭ３０ｉとＮＭＯＳトランジスタＭ３１ｉ（ｉ＝１〜ｎ）とはペア接続されるように構成されている。ＰＭＯＳトランジスタとＮＭＯＳトランジスタとのペアで構成されるバッファ回路は入力と出力の論理が逆になるため、論理状態に応じて奇数又は偶数の数のペアを縦属接続して構成する。また必要な制御能力が得られるように複数個縦属接続する。
図４に示すバッファ回路ＢＵＦＦは図３に示すバッファ回路ＢＵＦＦ０１、ＢＵＦＦ１〜ＢＵＦＦｍとして使用され、入力ＩＮに対し出力ＯＵＴを発生する。
図２乃至図４を参照すると、シャント回路ＳＨＵＮＴ７１８はシャント回路のコアブロックＳＨＣ（ＳＨ１〜ＳＨｍ）と、これをドライブするｍ個のバッファ回路ＢＵＦＦ１〜ＢＵＦＦｍと、これらのｍ個のバッファ回路をドライブするバッファ回路ＢＵＦＦ０１とによって構成される。各コアブロックＳＨＣ（ＳＨ１〜ＳＨｍ）は所定のシャント電流を流すためのｎ個のトランジスタＴＲ１〜ＴＲｎと各ベースにつながれたベース抵抗（Ｒ１〜Ｒｎ）とから構成される。ここで抵抗Ｒ１〜Ｒｎは各トランジスタＴＲ１〜ＴＲｎのベース電流を決定し、各トランジスタＴＲ１〜ＴＲｎのコレクタ電流を抑える。ここでばらつきは、トランジスタ間のばらつき、配線によるばらつき、各トランジスタの温度差によるばらつきを含む。このようにバッファ回路（ＢＵＦＦ０１、ＢＵＦＦ１〜ＢＵＦＦｎ）とシャント回路のコアブロックＳＨＣ（ＳＨ１〜ＳＨｍ）とを階層的に配置すると、必要な電流とオン抵抗とにあわせて必要なだけのトランジスタを用意し、そのドライブのためのバッファを構成することが容易に実現できる。
図５は図１に示す第３監視回路ＶＮＥＧ７２１の一構成例を示す回路図である。電流源Ｉ１０１とＮＰＮトランジスタＴＲ１０１，１０２，１０３と、抵抗Ｒ１０１，Ｒ１０２と、寄生ダイオードＤ１１０と、トランジスタＭ１０１〜Ｍ１０５とで構成されている。またコンパレータＣＯＭＰ７１４は、電流源Ｉ１０１と、ＮＰＮトランジスタＴＲ１０１，ＴＲ１０２，ＴＲ１０３と、カレントミラーＭＩＲＲ１０１，ＭＩＲＲ１０２とから構成されている。さらに、基準電圧源ＶＴＨ７１３は、抵抗Ｒ１０１，Ｒ１０２とトランジスタＭ１０４，Ｍ１０５とから構成される。カレントミラーＭＩＲＲ１０１はトランジスタＭ１０１とＭ１０２とから構成される。カレントミラーＭＩＲＲ１０２はトランジスタＭ１０３とＭ１０４とから構成される。
電流源Ｉ１０１はトランジスタＴＲ１０１にバイアス電流を供給する。トランジスタＴＲ１０１とＴＲ１０３とはカレントミラーを構成している。またトランジスタＴＲ１０１はトランジスタＴＲ１０２のバイアス回路を構成し、トランジスタＴＲ１０２のベース電位を固定することによりトランジスタＴＲ１０２のエミッタ電位を決めている。抵抗Ｒ１０１は抵抗Ｒ１０２によって変換された電流を電圧に再変換する。
２入力コンパレータＣＯＮＴ７１４の第１入力はトランジスタＭ１０５のゲート電位である。他方の入力はトランジスタＭ１０４で発生する電流を基準としてこれと同量の電流を流すトランジスタＭ１０５のゲート電位であってこれが閾値となる。電流源Ｉ１０１の電流を用い、カレントミラーを構成するＮＰＮトランジスタＴＲ１０１とＴＲ１０３、カレントミラーＭＩＲＲ１０１、ＭＩＲＲ１０２とを介してトランジスタＭ１０５のドレインをプルダウンする電流を発生させている。
電流源Ｉ１０１とＮＰＮトランジスタＴＲ１０１とによりトランジスタＴＲ１０２のバイアス回路を構成する。トランジスタＴＲ１０１をトランジスタＴＲ１０２より大きくすることにより２つのトランジスタに同程度の電流が流れたとき、トランジスタＴＲ１０２のエミッタ電位を接地電位より高くなるように制御する。入力ＩＮは負電源線ＶＮＥＧに接続される。このような構成により動作範囲においてトランジスタＴＲ１０２のエミッタ電位が寄生素子をアクティブにしないようにしている。寄生ダイオードＤ１１０は寄生素子の一例である。入力ＩＮとＮＰＮトランジスタＴＲ１０２との電位差により抵抗Ｒ１０２に電流が流れ、その電流により抵抗Ｒ１０１に電位差が発生する。この電圧によりトランジスタＭ１０５をオンし、それによりドレイン電流がトランジスタＭ１０４によって作られたプルダウン電流より大きい場合にはハイレベルが、その反対の場合にはローレベルが出力端子ＯＵＴに出力される。
図６は図１に示す第１監視回路ＰＯＮ７１９の構成例を示す回路図である。第１監視回路ＰＯＮ７１９はコンパレータＣＯＭＰ７０６と基準電圧源ＶＴＨ７０５とから構成され、基準電圧源ＶＴＨ７０５は抵抗ＲＴＨ３０１と電流源Ｉ２０２とから構成される。電流源Ｉ２０２は抵抗ＲＴＨ２０１に電流を流し、コンパレータＣＯＭＰ７０６の閾値を決める。コンパレータＣＯＭＰ７０６は反転入力端子が負荷であるパワーアンプＰＡ７１２の電源線ＶＰＡに接続され、非反転入力端子が電流源Ｉ２０２と抵抗ＲＴＨ２０１との接続点に接続される。コンパレータＣＯＭＰ７０６は、第２電源線ＶＰＡの電圧と抵抗ＲＴＨ２０１で発生した電圧との比較を行い出力端子ＯＵＴに第１異常信号ＣＯＭ１を出力する。
スイッチ回路ＰＭＯＳ７２２はパワーアンプＰＡ７１２に印加される電力をオン・オフ制御するパワーＭＯＳスイッチである。正常動作においてはスイッチ回路ＰＭＯＳ７２２がオンしている時、そのドレインとソースとの間に生ずる電圧はスイッチ回路ＰＭＯＳ７２２の許容電力に対して充分に小さい。ここで規定の電圧は電流源Ｉ２０２と抵抗ＲＴＨ２０１との積により定まり、何らかの原因でスイッチ回路ＰＭＯＳ７２２のドレインとソースとの間の電圧（ＶＣＣ−ＶＰＡ）が抵抗ＲＴＨ２０１の両端の電圧より大きくなると、コンパレータＣＯＭＰ７０６の出力がハイレベルとなり異常状態を示す第１異常信号ＣＯＭ１が出力端子ＯＵＴに出力される。なお図中点線で囲んだ部分はＩＣとして集積可能であるが、抵抗ＲＴＨ２０１を外付にすることにより規定の電圧を任意に設定することができる。
図７は図１に示す第２監視回路ＰＯＦＦ７２０の構成例を示す回路図である。第２監視回路ＰＯＦＦ７２０はコンパレータＣＯＭＰ７１０と基準電圧源ＶＴＨ７１１とから構成され、コンパレータＣＯＭＰ７１０は、トランジスタＴＲ３１〜ＴＲ３６と抵抗３１とダイオードＤ１及びＤ２とバイアス回路ＩBIASと反転回路ＩＮＶとから構成され基準電圧源ＶＴＨ７１１はダイオードＤ１とＤ２とから構成されている。コンパレータＣＯＭＰ７１０において基準電圧源ＶＴＨ７１１の基準電圧は電源電圧ＶＣＣやバイアス回路のバイアス電流ＩBIASによらず一定であり、下記の式で表される。またコンパレータＣＯＭＰ７１０は動作電流が数百ｎＡ以下という低消費電力で動作する。
Ｖｔｈ＝Ｖｔ×Ｉｎ（Ｎ）
Ｖｔ＝２６ｍＶ（Ｓｉで常温の場合）
Ｎ：ダイオードＤ１とＤ２とのサイズ比
第２監視回路ＰＯＦＦ７２０は、スイッチ回路ＰＭＯＳ７２２がオフ時に第２電源線ＶＰＡの電圧監視動作を行い、その結果を反転回路ＩＮＶから第１異常信号ＣＯＭ２として出力する。
図８は図１に示す論理回路ＬＯＧＩＣ７１５の構成例を示す図で、内蔵されるクロック、各種遅延時間、シャント動作継続時間及びリセット時間の検出を１つのタイマ回路で行う場合の回路構成を示したものである。論理回路ＬＯＧＩＣ７１５はタイマーコアＴＣとセレクタＳＥＬと反転回路ＩＮＶ４１及び４２と論理和回路ＯＲと抵抗ＲｐとトランジスタＴＲ４１〜ＴＲ４３とで構成されている。またタイマーコアＴＣはコンパレータＣＯＭＴとバイアス回路ＢＩＡＳと反転回路ＩＮＶ４３とトランジスタＴＲ４４とキャパシタＣと抵抗Ｒとから構成される。
タイマーコアＴＣはワンショットトリガのタイマとしての動作を行い、これにセレクタＳＥＬ、反転回路ＩＮＶ、論理和回路ＯＲを付加したクロック発生器として機能する。ここでセレクタＳＥＬが入力Ｂを選べばワンショットトリガとして、入力Ａを選べばクロック発生器として動作する。入力Ｂを選択しワンショットトリガを選択している際には、未使用時にタイマーコアＴＣは自動的にオフするため、低消費電流を実現している。また入力Ａを選択してクロック発生器として使用する際には、コンパレータＣＯＭＰの入力にヒステリシスを持たせ、イネーブルＥＮＢをトリガＴＲＩＧと出力ＯＵＴとの論理和ＯＲを取るようにセットすることにより、キャパシタＣの放電が完了するまで確実にタイマーコアＴＣを動作させるようにできる。これにより正確なクロックを発生させることが可能となる。
なおクロックの精度は抵抗ＲとキャパシタＣとの精度により決定される。タイマーコアＴＣを外部からリセットする場合には、出力ＯＵＴを低レベルに固定し誤動作を防止する。またバイアス回路ＢＩＡＳのバイアス電流をカットし、タイマーコアＴＣの電源をオフすることにより低消費電力を実現しながらキャパシタＣを放電させることができる。
図９は、本発明の電源電圧監視回路の第２の実施例を内蔵する電子機器のブロック構成図である。図１と同一機能のブロックは、同一の記号で示されている。ただしスイッチ回路ＰＭＯＳ７２２は、後述の第２のスイッチ回路ＰＭＯＳ７３１に対し第１のスイッチ回路ＰＭＯＳ７２２とする。また一点鎖線で示すブロック内は、第２のスイッチ回路ＰＭＯＳ７３１およびドライバアンプＰＡＤＲ７３２を取り込んで１チップに集積化した電源電圧監視回路７００を示している。
図９において、ＤＣ−ＤＣコンバータＤＣＤＣ７３０と第２のスイッチ回路ＰＭＯＳ７３１とドライバアンプＰＡＤＲ７３２とが、新たに図１に付加されている。ＤＣ−ＤＣコンバータＤＣＤＣ７３０の一端は電源ＢＰＡＣＫ７１７に接続され、その電源電圧を直流変換してドライバアンプＰＡＤＲ７３２へ電力を供給している。ＤＣ−ＤＣコンバータＤＣＤＣ７３０とドライバアンプＰＡＤＲ７３２とのあいだには、第２のスイッチ回路ＰＭＯＳ７３１が介挿されている。ドライブアンプＰＡＤＲ７３２は、パワーアンプＰＡ７１２を駆動するドライバアンプであり、携帯電話機の送信系においては高周波（ＲＦ）信号を前段増幅してパワーアンプＰＡ７１２に供給している。
第２のスイッチ回路ＰＭＯＳ７３１は、第１のスイッチ回路ＰＭＯＳ７２２と同様の動作をし、論理回路ＬＯＧＩＣ７１５の出力であるオン・オフ制御信号ＣＮＴ１によってオン・オフ制御される。従って図１の説明におけると同様にオフ時の異常状態動作については、制御信号ＣＮＴ２によりシャント回路ＳＨＵＮＴ７１８がオン状態となる。更に制御信号ＣＮＴ１により、第１のスイッチ回路ＰＭＯＳ７２２と第２のスイッチ回路ＰＭＯＳ７３１とがオンし、電源ＢＰＡＣＫ７１７内のヒューズＦＵＳＥ７０１を切断する。
なお何らかの原因で電源ＢＰＡＣＫ７１７のヒューズＦＵＳＥ７０１が切断されない場合に備え、第１所定時間を超える第２所定時間継続して異常信号が出力されたときには、シャント回路ＳＨＵＮＴ７１８と第１のスイッチ回路ＰＭＯＳ７２２と第２のスイッチ回路ＰＭＯＳ７３１とをオフするようなオフ制御信号ＣＮＴ２、ＣＮＴ１が出力される。
このようにして、第２のスイッチ回路ＰＭＯＳ７３１がオフ時であっても異常状態が検出されれば、ヒューズＦＵＳＥ７０１を切断することにより負荷への電力供給を切断し破壊を防止することができる。
ついで、オン時の異常状態動作については、制御信号ＣＮＴ１により第１のスイッチ回路ＰＭＯＳ７２２と第２のスイッチ回路ＰＭＯＳ７３１とがオフする。従って図１におけるパワーアンプＰＡ７１２の破壊防止と同様に、ドライバアンプＰＡＤＲ７３２も、携帯電話機の高機能化に伴い多発している破壊故障を回避することができる。
図１０は、本発明の電源電圧監視回路の第３の実施例を内蔵する電子機器のブロック構成図である。図１０の電源電圧監視回路においては、図９の電源電圧監視回路の第３監視回路ＶＮＥＧ７２１と電圧電源線ＶＮＥＧとが省略されている。これは本発明の電源電圧監視回路を、直流電源電圧の種類を減らして低消費電力化、低コスト化を図ることを目的とした電源回路に適用した実施例である。従って監視動作においては、第３監視回路ＶＮＥＧ７２１の動作を省略することで、図９の説明による動作と同じ動作となる。
図１１は、本発明の電源電圧監視回路の第４の実施例を内蔵する電子機器のブロック構成図である。図１１の電源電圧監視回路は、図９の電源電圧監視回路の論理回路ＬＯＧＩＣ７１５にパワーアンプＰＡ７１２に取り付けられた温度センサの出力信号ＴＥＭＰ１を入力した構成となっている。これは本発明の電源電圧監視回路を、携帯電話機の高機能化に伴うパワーアンプＰＡ７２１の温度上昇を常時監視して、所定の温度を超えた場合は一時的に電力の供給を遮断し、動作を停止させることを目的とした電源回路に適用した実施例である。従って監視動作においては、制御信号ＣＮＴ１を出力する論理回路ＬＯＧＩＣ７１５に温度センサの出力信号ＴＥＭＰ１を入力し、論理合成することで、図９の説明による動作と同じ動作となる。すなわちオン時の異常状態動作として、温度センサの出力信号ＴＥＭＰ１が所定の値を超えたとき、制御信号ＣＮＴ１により第１のスイッチ回路ＰＭＯＳ７２２と第２のスイッチ回路ＰＭＯＳ７３１とがオフする。
図１２は、本発明の電源電圧監視回路の第５の実施例を内蔵する電子機器のブロック構成図である。図１と同一機能のブロックは、同一の記号で示されている。また一点鎖線で示すブロック内は、スイッチ回路ＰＭＯＳ７２２を取り込んで１チップに集積化した電源電圧監視回路７００を示している。図１２の電源電圧監視回路は、図１の電源電圧監視回路のシャント回路ＳＨＵＮＴ７１８が省略され、かつ電源ＢＰＡＣＫ７１７がヒューズＦＵＳＥ７０１の代わりに制御信号ＣＮＴ２によりオフされる通常オンの保護スイッチを内蔵している構成となっている。これは本発明の電源電圧監視回路を、通常オンの保護スイッチを有する電源を用いた電源回路に適用した実施例である。スイッチ回路ＰＭＯＳ７２２のオンおよびオフ時における異常状態動作においては、制御信号ＣＮＴ２が、シャント回路ＳＨＵＮＴ７１８に代わる保護スイッチをオフすることで、パワーアンプＰＡ７１２の破壊防止を図っている。
図１３は、本発明の電源電圧監視回路の第６の実施例を内蔵する電子機器のブロック構成図である。図１３の電源電圧監視回路においては、図１２の電源電圧監視回路の第３監視回路ＶＮＥＧ７２１と電圧電源線ＶＮＥＧとが省略されている。これは本発明の電源電圧監視回路を、直流電源電圧の種類を減らして低消費電力化、低コスト化を図ることを目的とした電源回路に適用した実施例である。従って監視動作においては、第３監視回路ＶＮＥＧ７２１の動作を省略することで、図１２の説明による動作と同じ動作となる。
図１４は、本発明の電源電圧監視回路の第７の実施例を内蔵する電子機器のブロック構成図である。また一点鎖線で示すブロック内は、後述するＤＣ−ＤＣコンバータに組み込まれて成る電源電圧監視回路７００を示している。図１４において、ＤＣ−ＤＣコンバータＤＣＤＣ７３０と第２のスイッチ回路ＰＭＯＳ７３１とドライバアンプＰＡＤＲ７３２とが、新たに図１２に付加されている。ただしスイッチ回路ＰＭＯＳ７２２は、第２のスイッチ回路ＰＭＯＳ７３１に対し第１のスイッチ回路ＰＭＯＳ７２２とする。ＤＣ−ＤＣコンバータＤＣＤＣ７３０の一端は電源ＢＰＡＣＫ７１７に接続され、その電源電圧を直流変換してドライバアンプＰＡＤＲ７３２へ電力を供給している。ＤＣ−ＤＣコンバータＤＣＤＣ７３０とドライバアンプＰＡＤＲ７３２とのあいだには、第２のスイッチ回路ＰＭＯＳ７３１が介挿されている。ドライブアンプＰＡＤＲ７３２は、パワーアンプＰＡ７１２を駆動するドライバアンプであり、携帯電話機の送信系においては高周波（ＲＦ）信号を前段増幅してパワーアンプＰＡ７１２に供給している。
第２のスイッチ回路ＰＭＯＳ７３１は、第１のスイッチ回路ＰＭＯＳ７２２と同様の動作をし、論理回路ＬＯＧＩＣ７１５の出力であるオン・オフ制御信号ＣＮＴ１によってオン・オフ制御される。従って図１２における動作にあわせて、異常状態動作については、パワーアンプＰＡ７１２の破壊防止と同様に、ドライバアンプＰＡＤＲ７３２も、携帯電話機の高機能化に伴い多発している破壊故障を回避することができる。
図１５は、本発明の電源電圧監視回路の第８の実施例を内蔵する電子機器のブロック構成図である。図１５の電源電圧監視回路においては、図１４の電源電圧監視回路の第３監視回路ＶＮＥＧ７２１と電圧電源線ＶＮＥＧとが省略されている。これは本発明の電源電圧監視回路を、直流電源電圧の種類を減らして低消費電力化、低コスト化を図ることを目的とした電源回路に適用した実施例である。従って監視動作においては、第３監視回路ＶＮＥＧ７２１の動作を省略することで、図１４の説明による動作と同じ動作となる。なお図１乃至図１５に示した回路構成はいずれもその一例であって本発明はこれらの回路構成に限定されるものではない。
本発明の電源電圧監視回路は携帯電話やＰＨＳ等の携帯端末のみならずノートパソコンなどの携帯用電子機器にも広く適用することができる。
本発明による電源電圧監視回路の第１実施例を内蔵する電子機器の構成図。 図１に示すシャント回路のコアブロックの一実施例を示す回路図。 シャント回路にバッファ回路を含む場合の実施例を示す回路構成図。 図３に示すバッファ回路の一例を示す回路図。 図１に示す第３監視回路の一構成例を示す回路図。 図１に示す第１監視回路の構成例を示す回路図。 図１に示す第２監視回路の構成例を示す回路図。 図１に示す論理回路の構成例を示す回路図。 本発明による電源電圧監視回路の第２実施例を内蔵する電子機器の構成図。 本発明による電源電圧監視回路の第３実施例を内蔵する電子機器の構成図。 本発明による電源電圧監視回路の第４実施例を内蔵する電子機器の構成図。 本発明による電源電圧監視回路の第５実施例を内蔵する電子機器の構成図。 本発明による電源電圧監視回路の第６実施例を内蔵する電子機器の構成図。 本発明による電源電圧監視回路の第７実施例を内蔵する電子機器の構成図。 本発明による電源電圧監視回路の第８実施例を内蔵する電子機器の構成図。
符号の説明
ＢＰＡＣＫ７１７ 電源
ＤＣＤＣ７３０ ＤＣ−ＤＣコンバータ
ＳＨＵＮＴ７１８ シャント回路
ＰＭＯＳ７２２ スイッチ回路（第１のスイッチ回路）
ＰＭＯＳ７３１ 第２のスイッチ回路
ＰＯＮ７１９ 第１監視回路
ＰＯＦＦ７２０ 第２監視回路
ＶＮＥＧ７２１ 第３監視回路
ＬＯＧＩＣ７１５ 論理回路
ＰＡ７１２ パワーアンプ（負荷）
ＰＡＤＲ７３２ ドライバアンプ
ＣＮＴＬ７１６ 制御回路
ＶＢＡＴＴ 第１電源線
ＶＰＡ 第２電源線
ＧＮＤ 接地線
ＶＮＥＧ 電圧電源線
ＣＯＭ１ 第１異常信号
ＣＯＭ２ 第２異常信号
ＣＯＭ３ 第３異常信号
ＣＮＴ１ オン・オフ制御信号
ＣＮＴ２ オン・オフ制御信号
ＣＮＴ３ 異常状態を知らせる信号
ＴＥＭＰ１ パワーアンプの温度信号

Claims (23)

  1. 電源と負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御するスイッチ回路の動作を制御する制御回路を備えた電子機器の電源電圧監視回路において、
    ａ）一端が前記スイッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第１電源線と、
    ｂ）一端が前記スイッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第２電源線と、
    ｃ）一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、
    ｄ）一端が前記負荷の負電圧電源端子に接続され、他端が前記制御回路の負電圧端子に接続される第３電源線と、
    ｅ）前記電源の正電圧端子と接地電圧端子とを所定の電流で短絡するシャント回路と、
    ｆ）前記第１電源線と前記第２電源線との間の電圧が第１基準電圧を超えた時、異常状態を表す第１異常信号を出力する第１監視回路と、
    ｇ）前記第２電源線と前記接地線との間の電圧が第２基準電圧を超えた時、異常状態を表す第２異常信号を出力する第２監視回路と、
    ｈ）前記接地線と前記第３電源線との間の電圧が第３基準電圧を超えた時、異常状態を表す第３異常信号を出力する第３監視回路と、
    ｉ）前記制御回路によって制御され、前記第１乃至第３異常信号に応答して前記スイッチ回路と前記シャント回路とにオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする電源電圧監視回路。
  2. 請求項１に記載の電源電圧監視回路において、
    前記スイッチ回路がオフ時に、前記第２異常信号が第１所定時間継続して出力されたときには、前記論理回路は、前記スイッチ回路にオン制御信号を供給し、前記制御回路に前記異常状態を知らせる信号を出力することを特徴とする電源電圧監視回路。
  3. 請求項２に記載の電源電圧監視回路において、
    前記第２異常信号が前記第１所定時間を超える第２所定時間継続して出力されたときには、前記論理回路は、前記シャント回路と前記スイッチ回路とにオフ制御信号を供給することを特徴とする電源電圧監視回路。
  4. 請求項１に記載の電源電圧監視回路において、
    前記スイッチ回路がオン時に、前記第１異常信号及び／又は前記第３異常信号が第３所定時間継続して出力されたときには、前記論理回路は、前記スイッチ回路にオフ制御信号を供給し、前記制御回路に前記異常状態を知らせる信号を出力することを特徴とする電源電圧監視回路。
  5. 請求項１に記載の電源電圧監視回路において、
    前記第１監視回路は、
    第１コンパレータと、一端が前記第１コンパレータの第１の入力端子に接続された第１基準電圧源とから構成され、
    前記第１基準電圧源の他端は前記第１電源線に接続され、
    前記第１コンパレータの第２の入力端子は前記第２電源線に接続され、
    前記第１コンパレータの出力端子から前記第１異常信号が出力されることを特徴とする電源電圧監視回路。
  6. 請求項１に記載の電源電圧監視回路において、
    前記第２監視回路は、
    第２コンパレータと、一端が前記第２コンパレータの第２の入力端子に接続された第２基準電圧源とから構成され、
    前記第２基準電圧源の他端は前記接地線に接続され、
    前記第２コンパレータの第１の入力端子は前記第２電源線に接続され、
    前記第２コンパレータの出力端子から前記第２異常信号が出力されることを特徴とする電源電圧監視回路。
  7. 請求項１に記載の電源電圧監視回路において、
    前記第３監視回路は、
    第３コンパレータと、一端が前記第３コンパレータの第１の入力端子に接続された第３基準電圧源とから構成され、
    前記第３基準電圧源の他端は前記接地線に接続され、
    前記第３コンパレータの第２の入力端子は前記第３電源線に接続され、
    前記第３コンパレータの出力端子から前記第３異常信号が出力されることを特徴とする電源電圧監視回路。
  8. 請求項１乃至７のいずれかに記載の電源電圧監視回路において、
    前記負荷がパワーアンプであることを特徴とする電源電圧監視回路。
  9. 電源と負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御するスイッチ回路の動作を制御する制御回路を備えた電子機器の電源電圧監視回路において、
    ａ）一端が前記スイッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第１電源線と、
    ｂ）一端が前記スイッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第２電源線と、
    ｃ）前記電源の正電圧端子と接地電圧端子とを所定の電流で短絡するシャント回路と、
    ｄ）前記第１電源線と前記第２電源線との間の電圧が所定の基準電圧を超えた時、異常状態を表す異常信号を出力するスイッチ回路電圧監視回路と、
    ｅ）前記制御回路によって制御され、前記異常信号に応答して前記スイッチ回路と前記シャント回路とにオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする電源電圧監視回路。
  10. 電源と負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御するスイッチ回路の動作を制御する制御回路を備えた電子機器の電源電圧監視回路において、
    ａ）一端が前記スイッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される電源線と、
    ｂ）一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、
    ｃ）前記電源の正電圧端子と接地電圧端子とを所定の電流で短絡するシャント回路と、
    ｄ）前記電源線と前記接地線との間の電圧が所定の基準電圧を超えた時、異常状態を表す異常信号を出力するパワーアンプ電源電圧監視回路と、
    ｅ）前記制御回路によって制御され、前記異常信号に応答して前記スイッチ回路と前記シャント回路とにオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする電源電圧監視回路。
  11. 電源と負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御するスイッチ回路の動作を制御する制御回路を備えた電子機器の電源電圧監視回路において、
    ａ）一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、
    ｂ）一端が前記負荷の負電圧電源端子に接続され、他端が前記制御回路の負電圧端子に接続される電源線と、
    ｃ）前記電源の正電圧端子と接地電圧端子とを所定の電流で短絡するシャント回路と、
    ｄ）前記接地線と前記電源線との間の電圧が所定の基準電圧を超えた時、異常状態を表す異常信号を出力する負電源監視回路と、
    ｅ）前記制御回路によって制御され、前記異常信号に応答して前記シャント回路にオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする電源電圧監視回路。
  12. 電源と負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御する第１のスイッチ回路の動作と、前記電源の電圧変換を行うＤＣ−ＤＣコンバータと前記負荷のドライバアンプとの間に介挿され、前記ＤＣ−ＤＣコンバータから前記ドライバアンプに印加される電力をオン・オフ制御する第２のスイッチ回路の動作とを制御する制御回路を備えた電子機器の電源電圧監視回路において、
    ａ）一端が前記第１のスイッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第１電源線と、
    ｂ）一端が前記第１のスイッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第２電源線と、
    ｃ）一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、
    ｄ）一端が前記負荷の負電圧電源端子に接続され、他端が前記制御回路の負電圧端子に接続される第３電源線と、
    ｅ）前記電源の正電圧端子と接地電圧端子とを所定の電流で短絡するシャント回路と、
    ｆ）前記第１電源線と前記第２電源線との間の電圧が第１基準電圧を超えた時、異常状態を表す第１異常信号を出力する第１監視回路と、
    ｇ）前記第２電源線と前記接地線との間の電圧が第２基準電圧を超えた時、異常状態を表す第２異常信号を出力する第２監視回路と、
    ｈ）前記接地線と前記第３電源線との間の電圧が第３基準電圧を超えた時、異常状態を表す第３異常信号を出力する第３監視回路と、
    ｉ）前記制御回路によって制御され、前記第１乃至第３異常信号に応答して前記第１および第２スイッチ回路と前記シャント回路とにオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする電源電圧監視回路。
  13. 電源と負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御する第１のスイッチ回路の動作と、前記電源の電圧変換を行うＤＣ−ＤＣコンバータと前記負荷のドライバアンプとの間に介挿され、前記ＤＣ−ＤＣコンバータから前記ドライバアンプに印加される電力をオン・オフ制御する第２のスイッチ回路の動作とを制御する制御回路を備えた電子機器の電源電圧監視回路において、
    ａ）一端が前記第１のスイッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第１電源線と、
    ｂ）一端が前記第１のスイッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第２電源線と、
    ｃ）一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、
    ｄ）前記電源の正電圧端子と接地電圧端子とを所定の電流で短絡するシャント回路と、
    ｅ）前記第１電源線と前記第２電源線との間の電圧が第１基準電圧を超えた時、異常状態を表す第１異常信号を出力する第１監視回路と、
    ｆ）前記第２電源線と前記接地線との間の電圧が第２基準電圧を超えた時、異常状態を表す第２異常信号を出力する第２監視回路と、
    ｇ）前記制御回路によって制御され、前記第１あるいは第２異常信号に応答して前記第１および第２スイッチ回路と前記シャント回路とにオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする電源電圧監視回路。
  14. 電源と所定の温度を超えると第４異常信号を出力する温度センサを有する負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御する第１のスイッチ回路の動作と、前記電源の電圧変換を行うＤＣ−ＤＣコンバータと前記負荷のドライバアンプとの間に介挿され、前記ＤＣ−ＤＣコンバータから前記ドライバアンプに印加される電力をオン・オフ制御する第２のスイッチ回路の動作とを制御する制御回路を備えた電子機器の電源電圧監視回路において、
    ａ）一端が前記第１のスイッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第１電源線と、
    ｂ）一端が前記第１のスイッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第２電源線と、
    ｃ）一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、
    ｄ）一端が前記負荷の負電圧電源端子に接続され、他端が前記制御回路の負電圧端子に接続される第３電源線と、
    ｅ）前記電源の正電圧端子と接地電圧端子とを所定の電流で短絡するシャント回路と、
    ｆ）前記第１電源線と前記第２電源線との間の電圧が第１基準電圧を超えた時、異常状態を表す第１異常信号を出力する第１監視回路と、
    ｇ）前記第２電源線と前記接地線との間の電圧が第２基準電圧を超えた時、異常状態を表す第２異常信号を出力する第２監視回路と、
    ｈ）前記接地線と前記第３電源線との間の電圧が第３基準電圧を超えた時、異常状態を表す第３異常信号を出力する第３監視回路と、
    ｉ）前記制御回路によって制御され、前記第１乃至第４異常信号に応答して前記第１および第２スイッチ回路と前記シャント回路とにオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする電源電圧監視回路。
  15. 請求項１２乃至１４のいずれかに記載の電源電圧監視回路において、
    前記第２のスイッチ回路と前記ドライバアンプとを取り込み、同一チップ上に集積化されて成ることを特徴とする電源電圧監視回路。
  16. 保護スイッチ回路を有する電源の前記保護スイッチ回路の動作と、前記電源と負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御するスイッチ回路の動作とを制御する制御回路を備えた電子機器の電源電圧監視回路において、
    ａ）一端が前記スイッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第１電源線と、
    ｂ）一端が前記スイッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第２電源線と、
    ｃ）一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、
    ｄ）一端が前記負荷の負電圧電源端子に接続され、他端が前記制御回路の負電圧端子に接続される第３電源線と、
    ｅ）前記第１電源線と前記第２電源線との間の電圧が第１基準電圧を超えた時、異常状態を表す第１異常信号を出力する第１監視回路と、
    ｆ）前記第２電源線と前記接地線との間の電圧が第２基準電圧を超えた時、異常状態を表す第２異常信号を出力する第２監視回路と、
    ｇ）前記接地線と前記第３電源線との間の電圧が第３基準電圧を超えた時、異常状態を表す第３異常信号を出力する第３監視回路と、
    ｈ）前記制御回路によって制御され、前記第１乃至第３異常信号に応答して前記保護スイッチ回路と前記スイッチ回路とにオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする電源電圧監視回路。
  17. 保護スイッチ回路を有する電源の前記保護スイッチ回路の動作と、前記電源と負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御するスイッチ回路の動作とを制御する制御回路を備えた電子機器の電源電圧監視回路において、
    ａ）一端が前記スイッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第１電源線と、
    ｂ）一端が前記スイッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第２電源線と、
    ｃ）一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、
    ｄ）前記第１電源線と前記第２電源線との間の電圧が第１基準電圧を超えた時、異常状態を表す第１異常信号を出力する第１監視回路と、
    ｅ）前記第２電源線と前記接地線との間の電圧が第２基準電圧を超えた時、異常状態を表す第２異常信号を出力する第２監視回路と、
    ｆ）前記制御回路によって制御され、前記第１あるいは第２異常信号に応答して前記保護スイッチ回路と前記スイッチ回路とにオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする電源電圧監視回路。
  18. 請求項１６あるいは１７のいずれかに記載の電源電圧監視回路において、
    前記スイッチ回路を取り込み、同一チップ上に集積化されて成ることを特徴とする電源電圧監視回路。
  19. 保護スイッチ回路を有する電源の前記保護スイッチ回路の動作と、前記電源と負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御する第１のスイッチ回路の動作と、前記電源の電圧変換を行うＤＣ−ＤＣコンバータと前記負荷のドライバアンプとの間に介挿され、前記ＤＣ−ＤＣコンバータから前記ドライバアンプに印加される電力をオン・オフ制御する第２のスイッチ回路の動作とを制御する制御回路を備えた電子機器の電源電圧監視回路において、
    ａ）一端が前記スイッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第１電源線と、
    ｂ）一端が前記スイッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第２電源線と、
    ｃ）一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、
    ｄ）一端が前記負荷の負電圧電源端子に接続され、他端が前記制御回路の負電圧端子に接続される第３電源線と、
    ｅ）前記第１電源線と前記第２電源線との間の電圧が第１基準電圧を超えた時、異常状態を表す第１異常信号を出力する第１監視回路と、
    ｆ）前記第２電源線と前記接地線との間の電圧が第２基準電圧を超えた時、異常状態を表す第２異常信号を出力する第２監視回路と、
    ｇ）前記接地線と前記第３電源線との間の電圧が第３基準電圧を超えた時、異常状態を表す第３異常信号を出力する第３監視回路と、
    ｈ）前記制御回路によって制御され、前記第１乃至第３異常信号に応答して前記保護スイッチ回路と前記第１および第２スイッチ回路とにオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする電源電圧監視回路。
  20. 保護スイッチ回路を有する電源の前記保護スイッチ回路の動作と、前記電源と負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン・オフ制御する第１のスイッチ回路の動作と、前記電源の電圧変換を行うＤＣ−ＤＣコンバータと前記負荷のドライバアンプとの間に介挿され、前記ＤＣ−ＤＣコンバータから前記ドライバアンプに印加される電力をオン・オフ制御する第２のスイッチ回路の動作とを制御する制御回路を備えた電子機器の電源電圧監視回路において、
    ａ）一端が前記スイッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第１電源線と、
    ｂ）一端が前記スイッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第２電源線と、
    ｃ）一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、
    ｄ）前記第１電源線と前記第２電源線との間の電圧が第１基準電圧を超えた時、異常状態を表す第１異常信号を出力する第１監視回路と、
    ｅ）前記第２電源線と前記接地線との間の電圧が第２基準電圧を超えた時、異常状態を表す第２異常信号を出力する第２監視回路と、
    ｆ）前記制御回路によって制御され、前記第１あるいは第２異常信号に応答して前記保護スイッチ回路と前記第１および第２スイッチ回路とにオン・オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする電源電圧監視回路。
  21. 請求項１９あるいは２０のいずれかに記載の電源電圧監視回路において、
    前記ＤＣ−ＤＣコンバータに実装されて成ることを特徴とする電源電圧監視回路。
  22. 請求項１乃至２１のいずれかに記載の電源電圧監視回路を内蔵することを特徴とする電子機器。
  23. 請求項２２に記載の電子機器は、携帯端末であることを特徴とする電子機器。
JP2004162797A 2003-10-28 2004-06-01 電源電圧監視回路及びそれを内蔵する電子機器 Pending JP2005229563A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004162797A JP2005229563A (ja) 2003-10-28 2004-06-01 電源電圧監視回路及びそれを内蔵する電子機器
PCT/JP2005/008152 WO2005119911A1 (ja) 2004-06-01 2005-04-28 電源電圧監視回路及びそれを内蔵する電子機器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003368071 2003-10-28
JP2004162797A JP2005229563A (ja) 2003-10-28 2004-06-01 電源電圧監視回路及びそれを内蔵する電子機器

Publications (1)

Publication Number Publication Date
JP2005229563A true JP2005229563A (ja) 2005-08-25

Family

ID=35003911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004162797A Pending JP2005229563A (ja) 2003-10-28 2004-06-01 電源電圧監視回路及びそれを内蔵する電子機器

Country Status (1)

Country Link
JP (1) JP2005229563A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096600A (ja) * 2005-09-28 2007-04-12 Kyocera Corp 無線通信端末
JP2011109196A (ja) * 2009-11-13 2011-06-02 Mitsumi Electric Co Ltd 出力電流検出回路および送信回路
CN104037753A (zh) * 2014-05-14 2014-09-10 上海磊华船舶工程有限公司 船用控制装置
KR20150007979A (ko) * 2013-07-12 2015-01-21 리니어 테크놀러지 코포레이션 핫 스왑 애플리케이션에서의 폴트 검출

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096600A (ja) * 2005-09-28 2007-04-12 Kyocera Corp 無線通信端末
JP4633592B2 (ja) * 2005-09-28 2011-02-16 京セラ株式会社 無線通信端末
JP2011109196A (ja) * 2009-11-13 2011-06-02 Mitsumi Electric Co Ltd 出力電流検出回路および送信回路
KR20150007979A (ko) * 2013-07-12 2015-01-21 리니어 테크놀러지 코포레이션 핫 스왑 애플리케이션에서의 폴트 검출
JP2015029264A (ja) * 2013-07-12 2015-02-12 リニアー テクノロジー コーポレイションＬｉｎｅａｒ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｒｐｏｒａｔｉｏｎ 入力ノードから出力ノードに電力を供給するためのシステム、システム内の故障状態を検出するための回路、およびシステム内の故障状態を検出する方法
KR102281562B1 (ko) * 2013-07-12 2021-07-27 리니어 테크놀러지 엘엘씨 핫 스왑 애플리케이션에서의 폴트 검출
CN104037753A (zh) * 2014-05-14 2014-09-10 上海磊华船舶工程有限公司 船用控制装置

Similar Documents

Publication Publication Date Title
US9270111B2 (en) Load drive device
US6674657B2 (en) Overvoltage-protective device for power system, AC/DC converter and DC/DC converter constituting the power system
US8841940B2 (en) System and method for a driver circuit
JP4783220B2 (ja) 過電圧保護回路、電子装置
US20170354015A1 (en) Output circuit
JP2007082036A (ja) 半導体集積回路装置、電源装置、電気機器
US8035943B2 (en) Protection circuit apparatus
US7295414B2 (en) Power output device with protection function for short circuit and overload
US9024660B2 (en) Driving circuit with zero current shutdown and a driving method thereof
US9871513B2 (en) Semiconductor device
JP4463369B2 (ja) Ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータ
JP2010200581A (ja) 電池装置
KR20170123274A (ko) Dcdc 컨버터
JPH04308475A (ja) インバータ装置及びその信号レベル変換回路
US7764480B2 (en) Electronic device, and circuit and method for protecting the same
JP2006295326A (ja) 保護機能付きスイッチング回路および保護回路
EP2846467B1 (en) Output driver circuit
JP2005229563A (ja) 電源電圧監視回路及びそれを内蔵する電子機器
JP2004040470A (ja) 電気負荷駆動装置及び電気負荷駆動回路
JP2004248415A (ja) スイッチ回路
JP2000333451A (ja) スイッチ用保護回路及びスイッチングモード電源装置
JP2000013991A (ja) Ｍｏｓｆｅｔのスイッチを用いる過電流制限の方法及び回路
JP2001177387A (ja) 負荷駆動装置
JP2002171749A (ja) 過電流保護機能を有するスイッチングレギュレータおよびそれを用いた電子機器
JP2007116873A (ja) 電源装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060529