WO2005119911A1

WO2005119911A1 - 電源電圧監視回路及びそれを内蔵する電子機器

Info

Publication number: WO2005119911A1
Application number: PCT/JP2005/008152
Authority: WO
Inventors: Takeo Okamura; Shigeru Matsuda
Original assignee: Thine Electronics, Inc.
Priority date: 2004-06-01
Filing date: 2005-04-28
Publication date: 2005-12-15

Abstract

　パワーアンプへの電源オン時及びオフ時に、パワーアンプに供給される正・負電源電圧を監視し、異常検出時にはスイッチ回路を強制的にオフにし、異常な印加電圧下での動作を防止することのできる電源電圧監視回路を提供する。　第１電源線と第２電源線との間の電圧が第１基準電圧を超えた時、異常状態を表す第１異常信号を出力する第１監視回路と、第２電源線と接地線との間の電圧が第２基準電圧を超えた時、異常状態を表す第２異常信号を出力する第２監視回路と、接地線と第３電源線との間の電圧が第３基準電圧を超えた時、異常状態を表す第３異常信号を出力する第３監視回路と、第１乃至第３異常信号に応答してスイッチ回路と前記シャント回路とにオン・オフ制御信号を、制御回路に異常状態を知らせる信号を出力する論理回路とを設ける。

Description

明細書

電源電圧監視回路及びそれを内蔵する電子機器

技術分野

[0001] 本発明は電源電圧監視回路及びそれを内蔵する電子機器に係り、詳しくは携帯端末などの電子機器中の電子部品、特にパワーアンプに印加される電源電圧を監視し、電源電圧制御を行うソフトウェア及びノヽードウエアの故障による不正な電源電圧の印加を防止する電源電圧監視回路とそれを内蔵した電子機器に関する。

背景技術

[0002] 携帯端末などの電子機器には、通常、負荷であるパワーアンプに印加される電源電圧を監視し、異常検出時には保護動作を行う電源電圧監視回路が内蔵されている。従来の電源電圧監視回路として下記特許文献 1に記載されるものが知られてヽる。この回路はスイッチングレギユレータを用いて電子機器の保護を行うように構成されている。

即ち、過電流検出時には出力を停止するように構成されている。そして過電流の種類に応じて 2つの異なる動作が行われる。

まず、短絡に至らな、過電流の場合には負荷を駆動して、るドライバトランジスタをオフにして保護するとともにノイズなどの一時的な過電流に対してはドライバトランジスタを周期的に回復させる。

そして、短絡に至る過電流の場合にはドライバトランジスタを継続的にオフして保護するように構成されている。

特許文献 1 :特開 2002— 171749号公報

発明の開示

発明が解決しょうとする課題

[0003] スイッチングレギユレータを用いた電源電圧監視回路を内蔵して電子機器の保護を行うようにした上述の回路の場合、過電流が発生するまでは異常検出を行うことができないため、時として電子機器内外の電子部品が破壊するという問題点があった。本発明は上述した問題点を解消するためになされたもので、携帯端末のような電子機器において電源と負荷であるパワーアンプとの間に介挿され、電源力もパワーアンプに印加される電力をオン'オフ制御するスィッチ回路の動作を監視し、パワーアンプへの電源オフ時に異常を検出した際にも監視回路を動作させ、携帯端末への電源出力を強制的に停止することを目的とする。

またパワーアンプへの電源オン時にはパワーアンプに供給される正.負電源電電圧を監視し、異常検出時にはスィッチ回路を強制的にオフし、これにより異常な印加電圧下での動作を防止することのできる電源電圧監視回路を提供することを目的とする。

課題を解決するための手段

請求項 1に記載の電源電圧監視回路は、電源と負荷との間に介挿され、前記電源力前記負荷に印加される電力をオン'オフ制御するスィッチ回路の動作を制御する制御回路とを備えた電子機器の電源電圧監視回路において、

a)一端が前記スィッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第 1電源線と、

b)一端が前記スィッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第 2電源線と、

c)一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、

d)一端が前記負荷の負電圧電源端子に接続され、他端が前記制御回路の負電圧端子に接続される第 3電源線と、

e)前記電源の正電圧端子と接地電圧端子とを所定の電流で短絡するシャント回路と、

f)前記第 1電源線と前記第 2電源線との間の電圧が第 1基準電圧を超えた時、異常状態を表す第 1異常信号を出力する第 1監視回路と、

g)前記第 2電源線と前記接地線との間の電圧が第 2基準電圧を超えた時、異常状態を表す第 2異常信号を出力する第 2監視回路と、

h)前記接地線と前記第 3電源線との間の電圧が第 3基準電圧を超えた時、異常状態を表す第 3異常信号を出力する第 3監視回路と、 i)前記制御回路によって制御され、前記第 1乃至第 3異常信号に応答して前記スィツチ回路と前記シャント回路とにオン'オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする。

[0005] 請求項 2に記載の電源電圧監視回路は、請求項 1に記載の電源電圧監視回路において、前記スィッチ回路がオフ時に、前記第 2異常信号が第 1所定時間継続して出力されたときには、前記論理回路は、前記シャント回路と前記スィッチ回路とにオン制御信号を供給し、前記制御回路に前記異常状態を知らせる信号を出力することを特徴とする。

[0006] 請求項 3に記載の電源電圧監視回路は、請求項 2に記載の電源電圧監視回路において、前記第 2異常信号が前記第 1所定時間を超える第 2所定時間継続して出力されたときには、前記論理回路は、前記シャント回路と前記スィッチ回路とにオフ制御信号を供給することを特徴とする。

[0007] 請求項 4に記載の電源電圧監視回路は、請求項 1に記載の電源電圧監視回路において、前記スィッチ回路がオン時に、前記第 1異常信号及び Z又は前記第 3異常信号が第 3所定時間継続して出力されたときには、前記論理回路は、前記スィッチ回路にオフ制御信号を供給し、前記制御回路に前記異常状態を知らせる信号を出力することを特徴とする。

[0008] 請求項 5に記載の電源電圧監視回路は、請求項 1に記載の電源電圧監視回路において、前記第 1監視回路は、第 1コンパレータと、一端が前記第 1コンパレータの第 1の入力端子に接続された第 1基準電圧源とから構成され、前記第 1基準電圧源の他端は前記第 1電源線に接続され、前記第 1コンパレータの第 2の入力端子は前記第 2電源線に接続され、前記第 1コンパレータの出力端子から前記第 1異常信号が出力されることを特徴とする。

[0009] 請求項 6に記載の電源電圧監視回路は、請求項 1に記載の電源電圧監視回路において、前記第 2監視回路は、第 2コンパレータと、一端が前記第 2コンパレータの第 2の入力端子に接続された第 2基準電圧源とから構成され、前記第 2基準電圧源の他端は前記接地線に接続され、前記第 2コンパレータの第 1の入力端子は前記第 2 電源線に接続され、前記第 2コンパレータの出力端子から前記第 2異常信号が出力されることを特徴とする。

[0010] 請求項 7に記載の電源電圧監視回路は、請求項 1に記載の電源電圧監視回路において、前記第 3監視回路は、第 3コンパレータと、一端が前記第 3コンパレータの第 1の入力端子に接続された第 3基準電圧源とから構成され、前記第 3基準電圧源の他端は前記接地線に接続され、前記第 3コンパレータの第 2の入力端子は前記第 3 電源線に接続され、前記第 3コンパレータの出力端子から前記第 3異常信号が出力されることを特徴とする。

[0011] 請求項 8に記載の電源電圧監視回路は、請求項 1乃至 7のいずれかに記載の電源電圧監視回路において、前記負荷がパワーアンプであることを特徴とする。

[0012] 請求項 9に記載の電源電圧監視回路は、電源と負荷との間に介挿され、前記電源力前記負荷に印加される電力をオン'オフ制御するスィッチ回路の動作を制御する制御回路を備えた電子機器の電源電圧監視回路において、

c)前記電源の正電圧端子と接地電圧端子とを所定の電流で短絡するシャント回路と、

d)前記第 1電源線と前記第 2電源線との間の電圧が所定の基準電圧を超えた時、異常状態を表す異常信号を出力するスィッチ回路電圧監視回路と、

e)前記制御回路によって制御され、前記異常信号に応答して前記スィッチ回路と前記シャント回路とにオン'オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする。

[0013] 請求項 10に記載の電源電圧監視回路は、電源と負荷との間に介挿され、前記電源力前記負荷に印加される電力をオン'オフ制御するスィッチ回路の動作を制御する制御回路を備えた電子機器の電源電圧監視回路において、

a)一端が前記スィッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される電源線と、 b)一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、

d)前記電源線と前記接地線との間の電圧が所定の基準電圧を超えた時、異常状態を表す異常信号を出力するパワーアンプ電源電圧監視回路と、

[0014] 請求項 11に記載の電源電圧監視回路は、電源と負荷との間に介挿され、前記電源力前記負荷に印加される電力をオン'オフ制御するスィッチ回路の動作を制御する制御回路を備えた電子機器の電源電圧監視回路において、

a)一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、

b)一端が前記負荷の負電圧電源端子に接続され、他端が前記制御回路の負電圧端子に接続される電源線と、

d)前記接地線と前記電源線との間の電圧が所定の基準電圧を超えた時、異常状態を表す異常信号を出力する負電源監視回路と、

e)前記制御回路によって制御され、前記異常信号に応答して前記シャント回路にオン'オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする。

[0015] 請求項 12に記載の電源電圧監視回路は、請求項 1に記載の電源電圧監視回路において、電源と負荷との間に介挿され、前記電源力前記負荷に印加される電力をオン'オフ制御する第 1のスィッチ回路の動作と、前記電源の電圧変換を行う DC— D Cコンバータと前記負荷のドライバアンプとの間に介挿され、前記 DC— DCコンバータカも前記ドライバアンプに印加される電力をオン'オフ制御する第 2のスィッチ回路の動作とを制御する制御回路を備え、

a)一端が前記第 1のスィッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第 1電源線と、

b)一端が前記第 1のスィッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第 2電源線と、

h)前記接地線と前記第 3電源線との間の電圧が第 3基準電圧を超えた時、異常状態を表す第 3異常信号を出力する第 3監視回路と、

i)前記制御回路によって制御され、前記第 1乃至第 3異常信号に応答して前記第 1 および第 2スィッチ回路と前記シャント回路とにオン'オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする。

請求項 13に記載の電源電圧監視回路は、請求項 10に記載の電源電圧監視回路において、前記電源力前記負荷に印加される電力をオン'オフ制御する第 1のスィツチ回路の動作と、前記電源の電圧変換を行う DC— DCコンバータと前記負荷のドライバアンプとの間に介挿され、前記 DC— DCコンバータ力前記ドライバアンプに印加される電力をオン'オフ制御する第 2のスィッチ回路の動作とを制御する制御回路を備え、

a)一端が前記第 1のスィッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第 1電源線と、 b)一端が前記第 1のスィッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第 2電源線と、

d)前記電源の正電圧端子と接地電圧端子とを所定の電流で短絡するシャント回路と、

e)前記第 1電源線と前記第 2電源線との間の電圧が第 1基準電圧を超えた時、異常状態を表す第 1異常信号を出力する第 1監視回路と、

f)前記第 2電源線と前記接地線との間の電圧が第 2基準電圧を超えた時、異常状態を表す第 2異常信号を出力する第 2監視回路と、

g)前記制御回路によって制御され、前記第 1あるいは第 2異常信号に応答して前記第 1および第 2スィッチ回路と前記シャント回路とにオン'オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする。請求項 14に記載の電源電圧監視回路は、請求項 12に記載の電源電圧監視回路において、電源と所定の温度を超えると第 4異常信号を出力する温度センサを有する負荷との間に介挿され、前記電源カゝら前記負荷に印加される電力をオン ·オフ制御する第 1のスィッチ回路の動作と、前記電源の電圧変換を行う DC— DCコンバータと前記負荷のドライバアンプとの間に介挿され、前記 DC— DCコンバータ力前記ドラィバアンプに印加される電力をオン'オフ制御する第 2のスィッチ回路の動作とを制御する制御回路を備え、

d)一端が前記負荷の負電圧電源端子に接続され、他端が前記制御回路の負電圧端子に接続される第 3電源線と、 e)前記電源の正電圧端子と接地電圧端子とを所定の電流で短絡するシャント回路と、

i)前記制御回路によって制御され、前記第 1乃至第 4異常信号に応答して前記第 1 および第 2スィッチ回路と前記シャント回路とにオン'オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする。

[0018] 請求項 15に記載の電源電圧監視回路は、請求項 13に記載の電源電圧監視回路において、

前記第 2のスィッチ回路と前記ドライバアンプとを取り込み、同一チップ上に集積ィ匕されて成ることを特徴とする。

[0019] 請求項 16に記載の電源電圧監視回路は、保護スィッチ回路を有する電源の前記保護スィッチ回路の動作と、前記電源と負荷との間に介挿され、前記電源から前記負荷に印加される電力をオン'オフ制御するスィッチ回路の動作とを制御する制御回路を備えた電子機器の電源電圧監視回路において、

d)前記第 1電源線と前記第 2電源線との間の電圧が第 1基準電圧を超えた時、異常状態を表す第 1異常信号を出力する第 1監視回路と、

e)前記第 2電源線と前記接地線との間の電圧が第 2基準電圧を超えた時、異常状態を表す第 2異常信号を出力する第 2監視回路と、

f)前記制御回路によって制御され、前記第 1あるいは第 2異常信号に応答して前記保護スィッチ回路と前記スィッチ回路とにオン ·オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする。

[0020] 請求項 17に記載の電源電圧監視回路は、請求項 16に記載の電源電圧監視回路において、

一端が前記負荷の負電圧電源端子に接続され、他端が前記制御回路の負電圧端子に接続される第 3電源線と、

前記接地線と前記第 3電源線との間の電圧が第 3基準電圧を超えた時、異常状態を表す第 3異常信号を出力する第 3監視回路と、を備え、前期論理回路は、前記制御回路によって制御され、前記第 1乃至第 3異常信号に応答して前記保護スィッチ回路と前記スィッチ回路とにオン ·オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力することを特徴とする。

[0021] 請求項 18に記載の電源電圧監視回路は、請求項 16に記載の電源電圧監視回路において、

前記スィッチ回路を取り込み、同一チップ上に集積化されて成ることを特徴とする。

[0022] 請求項 19に記載の電源電圧監視回路は、請求項 16に記載の電源電圧監視回路において、保護スィッチ回路を有する電源の前記保護スィッチ回路の動作と、前記電源と負荷との間に介挿され、前記電源力前記負荷に印加される電力をオン'オフ制御する第 1のスィッチ回路の動作と、前記電源の電圧変換を行う DC— DCコンパータと前記負荷のドライバアンプとの間に介挿され、前記 DC— DCコンバータ力前記ドライバアンプに印加される電力をオン'オフ制御する第 2のスィッチ回路の動作とを制御する制御回路を備えた電子機器の電源電圧監視回路において、

g)前記接地線と前記第 3電源線との間の電圧が第 3基準電圧を超えた時、異常状態を表す第 3異常信号を出力する第 3監視回路と、

h)前記制御回路によって制御され、前記第 1乃至第 3異常信号に応答して前記保護スィッチ回路と前記第 1および第 2スィッチ回路とにオン ·オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする。請求項 20に記載の電源電圧監視回路は、請求項 16に記載の電源電圧監視回路において、保護スィッチ回路を有する電源の前記保護スィッチ回路の動作と、前記電源と負荷との間に介挿され、前記電源力前記負荷に印加される電力をオン'オフ制御する第 1のスィッチ回路の動作と、前記電源の電圧変換を行う DC— DCコンパータと前記負荷のドライバアンプとの間に介挿され、前記 DC— DCコンバータ力前記ドライバアンプに印加される電力をオン'オフ制御する第 2のスィッチ回路の動作とを制御する制御回路を備えた電子機器の電源電圧監視回路において、

f)前記制御回路によって制御され、前記第 1あるいは第 2異常信号に応答して前記保護スィッチ回路と前記第 1および第 2スィッチ回路とにオン ·オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする。

発明の効果

[0024] 本発明では負荷に印加される全ての電源電圧を監視しているため、異常な印加電圧下での動作を防止することができ、異常な発熱や短絡などにより電子機器を破壊することを防止できる。

また、電源力も負荷に印加される電力をオン'オフ制御するスィッチ回路が短絡状態にあると判断される場合には、スィッチ回路を強制的にオンさせることにより過電流保護機能を確実に動作させ電子機器の破壊を防止できる。

また、本発明の電源電圧監視回路を内蔵することにより、携帯端末等の電子機器においてベースバンド等においてソフト的な制御を行うことなくハード的な回路構成のみで電源電圧の監視及び電子機器の保護を行うことが可能となる。

さらに、本発明の電源電圧監視回路は、電子機器内の種々の回路ブロックごと〖こ電源電圧の監視を行っているため安定動作が可能となる。

図面の簡単な説明

[0025] [図 1]本発明による電源電圧監視回路の第 1実施例を内蔵する電子機器の構成図。

[図 2]図 1に示すシャント回路のコアブロックの一実施例を示す回路図。

[図 3]シャント回路にバッファ回路を含む場合の実施例を示す回路構成図。

[図 4]図 3に示すバッファ回路の一例を示す回路図。

[図 5]図 1に示す第 3監視回路の一構成例を示す回路図。

[図 6]図 1に示す第 1監視回路の構成例を示す回路図。

[図 7]図 1に示す第 2監視回路の構成例を示す回路図。

[図 8]図 1に示す論理回路の構成例を示す回路図。

[図 9]本発明による電源電圧監視回路の第 2実施例を内蔵する電子機器の構成図。

[図 10]本発明による電源電圧監視回路の第 3実施例を内蔵する電子機器の構成図圆 11]本発明による電源電圧監視回路の第 4実施例を内蔵する電子機器の構成図圆 12]本発明による電源電圧監視回路の第 5実施例を内蔵する電子機器の構成図圆 13]本発明による電源電圧監視回路の第 6実施例を内蔵する電子機器の構成図圆 14]本発明による電源電圧監視回路の第 7実施例を内蔵する電子機器の構成図圆 15]本発明による電源電圧監視回路の第 8実施例を内蔵する電子機器の構成図符号の説明

BPACK717 電源

DCDC730 DC— DCコンバータ

SHUNT718 シャント回路

PMOS722 スィッチ回路（第 1のスィッチ回路）

PMOS731 第 2のスィッチ回路

PON719 第 1監視回路

POFF720 第 2監視回路

VNEG721 第 3監視回路

LOGIC715 論理回路

PA712 パワーアンプ（負荷）

PADR732 ドライバアンプ

CNTL716 制御回路

VBATT 第 1電源線

VPA 第 2電源線

GND 接地線

VNEG 電圧電源線 COM1 第 1異常信号

COM2 第 2異常信号

COM3 第 3異常信号

CNT1 オン'オフ制御信号

CNT2 オン'オフ制御信号

CNT3 異常状態を知らせる信号

TEMPI パワーアンプの温度信号

発明を実施するための最良の形態

[0027] 次に添付図面を参照して本発明に係る電源電圧監視回路の実施の形態を詳細に説明する。

図 1は本発明の電源電圧監視回路の第 1の実施例を内蔵する電子機器のブロック構成図である。

図 1にお、て二点鎖線で示すブロック内が電源電圧監視回路 700である。図 1に示す電子機器は例えば携帯電話機であってその送信系のブロック構成を示している。電源 BPACK717からはスィッチ回路 PMOS722を介して負荷であるパワーアンプ PA712に電力が供給される。スィッチ回路 PMOS722は後述する電源電圧監視回路 700からのオン ·オフ制御信号 CNT1によってオン ·オフ制御される。電源 BPAC K717とスィッチ回路 PMOS722とは第 1電源線 VBATTで接続されている。

[0028] またスィッチ回路PMOS722とパヮーァンプPA712とは第2電源線VPAで接続されている。さらに、電源 BPACK717とパワーアンプ PA712とは接地線 GNDにより接続されている。制御回路 CNTL716はパワーアンプ PA712の動作を制御する。負荷であるパワーアンプ PA712に印加される電力をオン'オフ制御するスィッチ回路 PMOS722は、才フ抵抗 R707と、才ン抵抗 R708と、スィッチ回路 SW709と力ら構成されている。

電源 BPACK717は電池 BATT702とヒューズ FUSE701とで構成されている。制御回路 CNTL716の負電圧端子とパワーアンプ PA712の負電圧電源端子とは電圧電源線 VNEGにより接続されて、る。

[0029] つぎに、電源電圧監視回路 700の構成を説明する。電源電圧監視回路 700は、シヤント回路 SHUNT718と、第 1監視回路 PON719と、 2監視回路 POFF720と、第 3監視回路 VNEG721と、論理回路 LOGIC715と力も構成されている。

シャント回路 SHUNT718は、シャント動作時のスィッチのオン抵抗、配線抵抗、電流制限用抵抗の総和抵抗 R703と、シャント動作時にオンとなるスィッチ回路 SW70 4とから構成され、一端が電源の正電圧端子である電源線 VBATTに接続され、他端が接地線 GNDに接続されてヽる。

そして、論理回路 LOGIC715からのオン ·オフ制御信号 CNT2によりオン ·オフ制御され、オン時には所定の電流で電源の正電圧端子と接地電圧端子とを短絡する。

[0030] 第 1監視回路 PON719は、スィッチ回路 PMOS722の両端に発生する電圧を監視するもので、基準電圧源 VTH705とコンパレータ COMP706と力構成される。この第 1監視回路 PON719は、電源線 VBATTと電源線 VPAとの間の電圧が基準電圧源 VTH705で設定した第 1基準電圧を超えた時、異常状態を表す第 1異常信号 COM1を出力する。

第 2監視回路 POFF720は、電源電圧源 VTH711とコンパレータ COMP710とから構成され、第 2電源線 VPAと接地線 GNDとの間の電圧は基準電圧源 VTH711で設定した第 2基準電圧を超えた時、異常状態を表す第 2異常信号 COM2を出力する。

第 3監視回路 VNEG721は、基準電圧源 VTH713とコンパレータ COMP714とから構成され、接地線 GNDと電圧電源線 VNEGとの間の電圧が基準電圧源 VTH71 3で設定した第 3基準電圧を超えた時、異常状態を現す第 3異常信号 COM3を出力する。

[0031] 論理回路 LOGIC715は制御回路 CNTL716によって制御され、第 1異常信号 CO Ml、第 2異常信号 COM2、第 3異常信号 COM3に応答してスィッチ回路 PMOS7 20にオン ·オフ制御信号 CNT1とシャント回路 SHUNT718にオン ·オフ制御信号 C NT2とを出力する。

また、制御回路 CNTL716に対しても異常状態を知らせる信号 CNT3を出力する。

[0032] 第 1監視回路 PON719は、スィッチ回路 PMOS722の両端に表れる電圧が基準電圧源 VTH705で設定した第 1基準電圧を超えた場合を異常とし、超えなヽ場合を正常とするよう動作する。

第 1異常信号が出力される異常状態は、オン抵抗 708が規定より大きくなつた場合やスィッチ回路 PMOS722を流れる電流が規定より大きくなつた場合に発生する。

[0033] 第 2監視回路 POFF720はスィッチ回路 PMOS722がオフ時のパワーアンプ PA7 12に力かる電圧を監視する。

パワーアンプ PA712に印加される電圧、即ち、第 2電源線 VP Aの電圧は基準電圧源 VTH711で設定した第 2基準電圧を超えた場合を異常とし、超えな、場合を正常とするよう動作する。

従って、第 2異常信号が出力されるような異常は、スィッチ回路 PMOS722のオフ抵抗 R707が規定より小さい場合や、負荷であるパワーアンプ PA712の第 2電源線 VPAが接地線 GNDに対して開放状態になつた場合に発生する。

[0034] 第 3監視回路 COMP714は、電圧電源線 VNEGの電圧が基準電圧源 VTH713 により設定された第 3基準電圧を超えた場合を異常状態とし、超えない場合には正常状態とするよう動作する。

第 3異常信号が出力されるような異常は、負荷であるパワーアンプ PA712の電圧電源線 VNEGが接地線 GNDに対して開放状態になった場合に発生する。

[0035] 論理回路 LOGIC715は制御回路 CNTL716の制御下で動作し、各部を決められたとおりに動作させ、また各部の動作を監視し、異常状態が発生した場合には制御対象であるスィッチ回路 PMOS722とシャント回路 SHUNT718に対してそれぞれ制御信号 CNT1と CNT2とを出力し、制御回路 CNTL716に対して異常状態を知らせる信号を CNT3を出力する。

[0036] 次に、スィッチ回路 PMOS722がオフ時及びオン時における通常状態動作と異常状態動作とについて説明する。

オフ時の通常状態動作では、制御回路 CNTL716から論理回路 LOGIC715に対して負荷のパワーアンプ PA712をオフにするような信号が出力される。これに応答して論理回路 LOGIC715は、スィッチ回路 PMOS722をオフにする制御信号 CNT1 を出力する。これによりスィッチ SW709が開放され、第 2監視回路 POFF720は正常状態を表す信号を出力する。即ち、第 2異常信号 CON2は出力されず、論理回路 L OGIC715はシャント回路 SHUNT718を開放するような制御信号 CNT2を出力し、シャント回路 SHUNT718は動作しな!、。

[0037] また論理回路 LOGIC715は制御回路 CNTL716に対して正常状態を知らせる信号を出力する。

オン時の通常状態動作では、制御回路 CNTL716から論理回路 LOGIC715に対して負荷であるパワーアンプ PA712をオンにするよう指令する信号が入り、これに応答して論理回路 LOGIC715はスィッチ回路 PMOS722をオンにするような制御信号 CNT1を出力する。

[0038] さらに、制御回路 CNTL716は負荷であるパワーアンプ PA712に対して負電源電圧を出力する。

第 1監視回路 PON719と第 3監視回路 VNEG721とは共に正常状態を表す信号を出力しているため、第 1異常信号 COM1も第 3異常信号 COM3も共に出力されない。

[0039] 次にオフ時の異常状態動作について説明する。

制御回路 CNTL716は論理回路 ROGIC715に対し負荷であるパワーアンプ PA7 12をオフにするよう指令し、これに応答して論理回路 LOGIC715はスィッチ回路 P MOS722をオフするような制御信号 CNT1を出力する。

このとき、前述したようにスィッチ回路 PMOS722のオフ抵抗 707が規定より小さ!/ヽ場合や、パワーアンプ PA712の第 2電源線 VPAが接地線 GNDに対して開放状態になった場合には、第 2監視回路 POFF720は異常状態を検出し第 2異常信号 CO M2を論理回路 LOGIC715に対して出力する。

[0040] 論理回路 LOGIC715は予め定めた第 1所定時間を経てなお継続して第 2異常信号 COM2が出力されたときにはシャント回路 SHUNT718を動作させる。

即ち、制御信号 CNT2がスィッチ回路 SW704をオンするように指令する。これによりシャント回路 SHUNT718に所定のシャント電流が流れる。

更に、電流を増やすために論理回路 LOGIC715はスィッチ回路 PMOS722をォンにさせるような制御信号 CNT1を出力する。

これにより電源 BPACK717内のヒューズ FUSE701に流れる電流は増加し、ヒューズ FUSE701が切断され電源電圧の供給が断たれる。

[0041] 論理回路 LOGIC715から制御回路 CNTL716へは異常状態を知らせる信号 CN T3が出力される。なお何らかの原因で電源 BPACK717のヒューズ FUSE701が切断されない場合に備え、論理回路 LOGIC715は第 2異常信号 COM2が第 1所定時間を超える第 2所定時間継続して出力されたときには、シャント回路 SHUNT718とスィッチ回路 PMOS722とをオフするようなオフ制御信号 CNT2、 CNTlを出力し、制御回路 CNTL716へは異常状態を知らせる信号 CNT3を継続して出力する。このようにして、スィッチ回路 PMOS722がオフ時であっても異常状態が検出されれば、ヒューズ FUSE701を切断することにより負荷への電力供給を切断し破壊を防止することができる。

[0042] っ、で、スィッチ回路 PMOS722がオン時の異常状態動作にっ、て説明する。

制御回路 CNTL716から論理回路 LOGIC715に対して負荷であるパワーアンプ P

A712をオンにするよう指令が出され、論理回路 LOGIC715はスィッチ回路 PMOS

722をオンにするよう制御信号 CNT1を出力する。

また制御回路 CNTL716はパワーアンプ PA712に対して電源電圧を出力する。このとき前述したようにオン抵抗 708が規定より大きくなつたり、スィッチ回路 PMOS

722を流れる電流が規定より大きくなつた場合、あるいは電圧電源線 VNEGが接地線 GNDに対して開放状態になった場合には異常状態となる。

このとき、第 1監視回路 PON719及び/又は第 3監視回路 VNEG721が第 1異常信号及び Z又は第 3異常信号を論理回路 LOGIC715に対して出力する。

[0043] 論理回路 LOGIC715は第 1異常信号 COM1及び Z又は第 3異常信号 COM3が予め内部に定めた第 3所定時間継続して出力された時には異常と判断し、スィッチ回路 PMOS722に対してオフ制御信号 CNT1を出力すると共に制御回路 CNTL71

6に対して異常状態を知らせる信号を CNT3を出力する。

このようにスィッチ回路 PMOS722がオン時おいて異常状態が検出された場合にはスィッチ回路 PMOS722をオフするように動作するため、パワーアンプ PA712に印加される電力が遮断さ; «壊を防止することができる。

[0044] 図 2は図 1に示したシャント回路 SHUNT718の具体的構成の一例を示す回路図である。スィッチ動作をするスィッチ回路 SW704はシャントトランジスタ TRl〜TRnと、ベース電流を決定する抵抗 Rl〜Rnと力も構成されている。なおシャント抵抗 R703 は並列接続されたシャントトランジスタ TRl〜TRnの内部抵抗により構成される。各シャントトランジスタ TRl〜Rnのコレクタとェミッタとの間に流れる電流はシャント電流となる。ベース電流を決定する抵抗 Rl〜Rnは各シャントトランジスタ TR1〜TR nのばらつきによる動作電流のばらつきを抑える役目もする。制御信号 CNT2により第 1電源線 VBATTと接地線 GNDとの間をオン'オフするスィッチ動作を行う。

[0045] 図 3はシャント回路（SHC)のコアブロックを駆動するバッファ回路を含むシャント回路の一例を示した回路である。ノッファ回路 BUFF01と、ノッファ回路 BUFF1〜： B UFFmと、各シャント回路のコアブロック SHl〜SHmとにより構成されている。バッファ回路 BUFFO 1 ίまノッファ回路 BUFF 1〜： BUFFmをド、ライブする。ノッファ回路 B UFF1〜： BUFFmは、バッファ回路 BUFF01によってドライブされると共に、各シャント回路（SHC)のコアブロック SHl〜SHmをドライブする。各シャント回路（SHC)のコアブロック SH 1〜SHmはそれぞれ第 1電源線 VBATTと接地線 GNDとの間に並列接続されている。ノッファ回路 BUFF01の入力に印加される制御信号 CNT2により各コアブロック SHl〜SHmの出力端 OUTと接地端 GNDとの間でスィッチ動作が行われる。

[0046] 図 4は図 3に示すバッファ回路 BUFFの 1構成例を示す図である。 PMOSトランジスタ M301〜M30nと NMOSトランジスタ M311〜M31nとから構成されている。なお PMOSトランジスタ M30iと NMOSトランジスタ M31i (i= l〜n)とはペア接続されるように構成されて、る。 PMOSトランジスタと NMOSトランジスタとのペアで構成されるバッファ回路は入力と出力の論理が逆になるため、論理状態に応じて奇数又は偶数の数のペアを縦属接続して構成する。また必要な制御能力が得られるように複数個縦属接続する。

[0047] 図 4に示すバッファ回路 BUFFは図 3に示すバッファ回路 BUFF01、 BUFFI〜： B UFFmとして使用され、入力 INに対し出力 OUTを発生する。

図 2乃至図 4を参照すると、シャント回路 SHUNT718はシャント回路のコアブロック SHC (SHl〜SHm)と、これをドライブする m個のバッファ回路 BUFF1〜： BUFFm と、これらの m個のバッファ回路をドライブするバッファ回路 BUFF01とによって構成される。各コアブロック SHC (SHl〜SHm)は所定のシャント電流を流すための n個のトランジスタ TRl〜TRnと各ベースにつながれたベース抵抗 (Rl〜Rn)とから構成される。ここで抵抗 Rl〜Rnは各トランジスタ TRl〜TRnのベース電流を決定し、各トランジスタ TRl〜TRnのコレクタ電流を抑える。ここでばらつきは、トランジスタ間のばらつき、配線によるばらつき、各トランジスタの温度差によるばらつきを含む。このようにバッファ回路（BUFF01、 BUFFI〜： BUFFn)とシャント回路のコアブロック SHC ( SHl〜SHm)とを階層的に配置すると、必要な電流とオン抵抗とにあわせて必要なだけのトランジスタを用意し、そのドライブのためのバッファを構成することが容易に実現できる。

[0048] 図 5は図 1に示す第 3監視回路 VNEG721の一構成例を示す回路図である。電流源 1101と NPNトランジスタ TR101, 102, 103と、抵抗 R101, R102と、寄生ダイォード D110と、トランジスタ M101〜M105とで構成されている。またコンパレータ CO MP714は、電流源 1101と、 NPNトランジスタ TR101, TR102, TR103と、カレントミラー MIRR101, MIRR102とから構成されている。さら〖こ、基準電圧源 VTH713 は、抵抗 R101, R102とトランジスタ M104, M105とから構成される。カレントミラー MIRR101はトランジスタ M101と M102とから構成される。カレントミラー MIRR102 はトランジスタ M103と M104とから構成される。

[0049] 電流源 1101はトランジスタ TR101にバイアス電流を供給する。トランジスタ TR101 と TR103とはカレントミラーを構成している。またトランジスタ TR101はトランジスタ T R102のバイアス回路を構成し、トランジスタ TR102のベース電位を固定することによりトランジスタ TR102のェミッタ電位を決めている。抵抗 R101は抵抗 R102によって変換された電流を電圧に再変換する。

[0050] 2入力コンパレータ CONT714の第 1入力はトランジスタ M105のゲート電位である。他方の入力はトランジスタ M104で発生する電流を基準としてこれと同量の電流を流すトランジスタ M 105のゲート電位であつてこれが閾値となる。電流源 1101の電流を用い、カレントミラーを構成する NPNトランジスタ TR101と TR103、カレントミラー流を発生させている。

[0051] 電流源 1101と NPNトランジスタ TR101とによりトランジスタ TR102のバイアス回路を構成する。トランジスタ TR101をトランジスタ TR102より大きくすることにより 2つのトランジスタに同程度の電流が流れたとき、トランジスタ TR102のェミッタ電位を接地電位より高くなるように制御する。入力 INは負電源線 VNEGに接続される。このような構成により動作範囲においてトランジスタ TR102のェミッタ電位が寄生素子をァクテイブにしないようにしている。寄生ダイオード D110は寄生素子の一例である。入力 I Nと NPNトランジスタ TR102との電位差により抵抗 R102に電流が流れ、その電流により抵抗 R101に電位差が発生する。この電圧によりトランジスタ M105をオンし、それによりドレイン電流がトランジスタ M104によって作られたプルダウン電流より大きい場合にはハイレベル力その反対の場合にはローレベルが出力端子 OUTに出力される。

[0052] 図 6は図 1に示す第 1監視回路 PON719の構成例を示す回路図である。第 1監視回路 PON719はコンパレータ COMP706と基準電圧源 VTH705とから構成され、基準電圧源 VTH705は抵抗 RTH301と電流源 1202とから構成される。電流源 120 2は抵抗 RTH201に電流を流し、コンパレータ COMP706の閾値を決める。コンパレータ COMP706は反転入力端子が負荷であるパワーアンプ PA712の電源線 VP Aに接続され、非反転入力端子が電流源 1202と抵抗 RTH201との接続点に接続される。コンパレータ COMP706は、第 2電源線 VP Aの電圧と抵抗 RTH201で発生した電圧との比較を行い出力端子 OUTに第 1異常信号 COM1を出力する。

[0053] スィッチ回路 PMOS722はパワーアンプ PA712に印加される電力をオン ·オフ制御するパワー MOSスィッチである。正常動作にお!、てはスィッチ回路 PMOS722がオンしている時、そのドレインとソースとの間に生ずる電圧はスィッチ回路 PMOS722 の許容電力に対して充分に小さ、。ここで規定の電圧は電流源 1202と抵抗 RTH20 1との積により定まり、何らかの原因でスィッチ回路 PMOS722のドレインとソースとの間の電圧 (VCC— VPA)が抵抗 RTH201の両端の電圧より大きくなると、コンパレータ COMP706の出力がハイレベルとなり異常状態を示す第 1異常信号 COM 1が出力端子 OUTに出力される。なお図中点線で囲んだ部分は ICとして集積可能である力抵抗 RTH201を外付にすることにより規定の電圧を任意に設定することができる

[0054] 図 7は図 1に示す第 2監視回路 POFF720の構成例を示す回路図である。第 2監視回路 POFF720はコンパレータ COMP710と基準電圧源 VTH711とから構成され、コンパレータ COMP710は、トランジスタ TR31〜TR36と抵抗 31とダイオード D1及び D2とバイアス回路 I と反転回路 INVとから構成され基準電圧源 VTH711はダイ

BIAS

オード D1と D2と力も構成されている。コンパレータ COMP710において基準電圧源 VTH711の基準電圧は電源電圧 VCCやバイアス回路のバイアス電流 I によらず

BIAS

一定であり、下記の式で表される。またコンパレータ COMP710は動作電流が数百 n A以下と、う低消費電力で動作する。

Vth=Vt X In (N)

Vt= 26mV(Siで常温の場合）

N :ダイオード D1と D2とのサイズ比

[0055] 第 2監視回路 POFF720は、スィッチ回路 PMOS722がオフ時に第 2電源線 VPA の電圧監視動作を行い、その結果を反転回路 INVから第 1異常信号 COM2として出力する。

[0056] 図 8は図 1に示す論理回路 LOGIC715の構成例を示す図で、内蔵されるクロック、各種遅延時間、シャント動作継続時間及びリセット時間の検出を 1つのタイマ回路で行う場合の回路構成を示したものである。論理回路 LOGIC715はタイマーコア TCとセレクタ SELと反転回路 INV41及び 42と論理和回路 ORと抵抗 Rpとトランジスタ TR 41〜TR43とで構成されている。またタイマーコア TCはコンパレータ COMTとバイァス回路 BIASと反転回路 INV43とトランジスタ TR44とキャパシタ Cと抵抗 Rとから構成される。

[0057] タイマーコア TCはワンショットトリガのタイマとしての動作を行い、これにセレクタ SE L、反転回路 INV、論理和回路 ORを付加したクロック発生器として機能する。ここでセレクタ SELが入力 Bを選べばワンショットトリガとして、入力 Aを選べばクロック発生器として動作する。入力 Bを選択しワンショットトリガを選択している際には、未使用時にタイマーコア TCは自動的にオフするため、低消費電流を実現している。また入力 Aを選択してクロック発生器として使用する際には、コンパレータ COMPの入力にヒステリシスを持たせ、ィネーブル ENBをトリガ TRIGと出力 OUTとの論理和 ORを取るようにセットすることにより、キャパシタ Cの放電が完了するまで確実にタイマーコア T Cを動作させるようにできる。これにより正確なクロックを発生させることが可能となる。

[0058] なおクロックの精度は抵抗 Rとキャパシタ Cとの精度により決定される。タイマーコア TCを外部からリセットする場合には、出力 OUTを低レベルに固定し誤動作を防止する。またバイアス回路 BIASのバイアス電流をカットし、タイマーコア TCの電源をオフすることにより低消費電力を実現しながらキャパシタ Cを放電させることができる。

[0059] 図 9は、本発明の電源電圧監視回路の第 2の実施例を内蔵する電子機器のブロック構成図である。図 1と同一機能のブロックは、同一の記号で示されている。ただしスイッチ回路 PMOS722は、後述の第 2のスィッチ回路 PMOS731に対し第 1のスイツチ回路 PMOS722とする。また一点鎖線で示すブロック内は、第 2のスィッチ回路 P MOS731およびドライバアンプ PADR732を取り込んで 1チップに集積化した電源電圧監視回路 700を示してヽる。

[0060] 図 9において、 DC— DCコンバータ DCDC730と第 2のスィッチ回路 PMOS731とドライバアンプ PADR732とが、新たに図 1に付カ卩されている。 DC— DCコンバータ DCDC730の一端は電源 BPACK717に接続され、その電源電圧を直流変換してドライバアンプ PADR732へ電力を供給している。 DC— DCコンバータ DCDC730 とドライバアンプ PADR732とのあいだには、第 2のスィッチ回路 PMOS731が介揷されている。ドライブアンプ PADR732は、パワーアンプ PA712を駆動するドライバアンプであり、携帯電話機の送信系においては高周波 (RF)信号を前段増幅してパヮーアンプ PA712に供給して!/、る。

[0061] 第 2のスィッチ回路 PMOS731は、第 1のスィッチ回路 PMOS722と同様の動作をし、論理回路 LOGIC715の出力であるオン ·オフ制御信号 CNT1によってオン ·オフ制御される。従って図 1の説明におけると同様にオフ時の異常状態動作については、制御信号 CNT2によりシャント回路 SHUNT718がオン状態となる。更に制御信号 CNT1により、第 1のスィッチ回路 PMOS722と第 2のスィッチ回路 PMOS731とがオンし、電源 BPACK717内のヒューズ FUSE701を切断する。 [0062] なお何らかの原因で電源 BPACK717のヒューズ FUSE701が切断されない場合に備え、第 1所定時間を超える第 2所定時間継続して異常信号が出力されたときには、シャント回路 SHUNT718と第 1のスィッチ回路 PMOS722と第 2のスィッチ回路 PMOS731とをオフするようなオフ制御信号 CNT2、 CNT1が出力される。

このようにして、第 2のスィッチ回路 PMOS731がオフ時であっても異常状態が検出されれば、ヒューズ FUSE701を切断することにより負荷への電力供給を切断し破壊を防止することができる。

[0063] ついで、オン時の異常状態動作については、制御信号 CNT1により第 1のスィッチ回路 PMOS722と第 2のスィッチ回路 PMOS731とがオフする。従って図 1におけるパワーアンプ PA712の破壊防止と同様に、ドライバアンプ PADR732も、携帯電話機の高機能化に伴い多発している破壊故障を回避することができる。

[0064] 図 10は、本発明の電源電圧監視回路の第 3の実施例を内蔵する電子機器のプロック構成図である。図 10の電源電圧監視回路においては、図 9の電源電圧監視回路の第 3監視回路 VNEG721と電圧電源線 VNEGとが省略されている。これは本発明の電源電圧監視回路を、直流電源電圧の種類を減らして低消費電力化、低コストィ匕を図ることを目的とした電源回路に適用した実施例である。従って監視動作においては、第 3監視回路 VNEG721の動作を省略することで、図 9の説明による動作と同じ動作となる。

[0065] 図 11は、本発明の電源電圧監視回路の第 4の実施例を内蔵する電子機器のプロック構成図である。図 11の電源電圧監視回路は、図 9の電源電圧監視回路の論理回路 LOGIC715にパワーアンプ PA712に取り付けられた温度センサの出力信号 T EMP1を入力した構成となっている。これは本発明の電源電圧監視回路を、携帯電話機の高機能化に伴うパワーアンプ PA721の温度上昇を常時監視して、所定の温度を超えた場合は一時的に電力の供給を遮断し、動作を停止させることを目的とした電源回路に適用した実施例である。従って監視動作においては、制御信号 CNT1を出力する論理回路 LOGIC715に温度センサの出力信号 TEMPIを入力し、論理合成することで、図 9の説明による動作と同じ動作となる。すなわちオン時の異常状態動作として、温度センサの出力信号 TEMPIが所定の値を超えたとき、制御信号 CN Tlにより第 1のスィッチ回路 PMOS722と第 2のスィッチ回路 PMOS731とがオフする。

[0066] 図 12は、本発明の電源電圧監視回路の第 5の実施例を内蔵する電子機器のプロック構成図である。図 1と同一機能のブロックは、同一の記号で示されている。また一点鎖線で示すブロック内は、スィッチ回路 PMOS722を取り込んで 1チップに集積ィ匕した電源電圧監視回路 700を示している。図 12の電源電圧監視回路は、図 1の電源電圧監視回路のシャント回路 SHUNT718が省略され、かつ電源 BPACK717がヒユーズ FUSE701の代わりに制御信号 CNT2によりオフされる通常オンの保護スイツチを内蔵している構成となっている。これは本発明の電源電圧監視回路を、通常ォンの保護スィッチを有する電源を用いた電源回路に適用した実施例である。スィッチ回路 PMOS722のオンおよびオフ時における異常状態動作にぉ、ては、制御信号 CNT2力シャント回路 SHUNT718に代わる保護スィッチをオフすることで、パワーアンプ PA712の破壊防止を図っている。

[0067] 図 13は、本発明の電源電圧監視回路の第 6の実施例を内蔵する電子機器のプロック構成図である。図 13の電源電圧監視回路においては、図 12の電源電圧監視回路の第 3監視回路 VNEG721と電圧電源線 VNEGとが省略されている。これは本発明の電源電圧監視回路を、直流電源電圧の種類を減らして低消費電力化、低コスト化を図ることを目的とした電源回路に適用した実施例である。従って監視動作においては、第 3監視回路 VNEG721の動作を省略することで、図 12の説明による動作と同じ動作となる。

[0068] 図 14は、本発明の電源電圧監視回路の第 7の実施例を内蔵する電子機器のプロック構成図である。また一点鎖線で示すブロック内は、後述する DC— DCコンバータに組み込まれて成る電源電圧監視回路 700を示している。図 14において、 DC— D Cコンバータ DCDC730と第 2のスィッチ回路 PMOS731とドライバアンプ PADR73 2と力新たに図 12に付加されている。ただしスィッチ回路 PMOS722は、第 2のスィツチ回路 PMOS731に対し第 1のスィッチ回路 PMOS722とする。 DC— DCコンパータ DCDC730の一端は電源 BPACK717に接続され、その電源電圧を直流変換してドライバアンプ PADR732へ電力を供給している。 DC— DCコンバータ DCDC7 30とドライバアンプ PADR732とのあいだには、第 2のスィッチ回路 PMOS731が介挿されている。ドライブアンプ PADR732は、パワーアンプ PA712を駆動するドライバアンプであり、携帯電話機の送信系にお!/、ては高周波 (RF)信号を前段増幅してパワーアンプ PA712に供給して!/、る。

[0069] 第 2のスィッチ回路 PMOS731は、第 1のスィッチ回路 PMOS722と同様の動作をし、論理回路 LOGIC715の出力であるオン ·オフ制御信号 CNT1によってオン ·オフ制御される。従って図 12における動作にあわせて、異常状態動作については、パヮ一アンプ PA712の破壊防止と同様に、ドライバアンプ PADR732も、携帯電話機の高機能化に伴、多発して、る破壊故障を回避することができる。

[0070] 図 15は、本発明の電源電圧監視回路の第 8の実施例を内蔵する電子機器のプロック構成図である。図 15の電源電圧監視回路においては、図 14の電源電圧監視回路の第 3監視回路 VNEG721と電圧電源線 VNEGとが省略されている。これは本発明の電源電圧監視回路を、直流電源電圧の種類を減らして低消費電力化、低コスト化を図ることを目的とした電源回路に適用した実施例である。従って監視動作においては、第 3監視回路 VNEG721の動作を省略することで、図 14の説明による動作と同じ動作となる。なお図 1乃至図 15に示した回路構成はいずれもその一例であって本発明はこれらの回路構成に限定されるものではない。

産業上の利用可能性

[0071] 本発明の電源電圧監視回路は携帯電話や PHS等の携帯端末のみならずノートパソコンなどの携帯用電子機器にも広く適用することができる。

Claims

請求の範囲

[1] 電源と負荷との間に介挿され、前記電源力前記負荷に印加される電力をオン'ォフ制御するスィッチ回路の動作を制御する制御回路を備えた電子機器の電源電圧監視回路において、

i)前記制御回路によって制御され、前記第 1乃至第 3異常信号に応答して前記スィツチ回路と前記シャント回路とにオン'オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする電源電圧監視回路。

[2] 請求項 1に記載の電源電圧監視回路にぉ、て、

前記スィッチ回路がオフ時に、前記第 2異常信号が第 1所定時間継続して出力されたときには、前記論理回路は、前記スィッチ回路にオン制御信号を供給し、前記制御回路に前記異常状態を知らせる信号を出力することを特徴とする電源電圧監視回路 [3] 請求項 2に記載の電源電圧監視回路において、

前記第 2異常信号が前記第 1所定時間を超える第 2所定時間継続して出力されたときには、前記論理回路は、前記シャント回路と前記スィッチ回路とにオフ制御信号を供給することを特徴とする電源電圧監視回路。

[4] 請求項 1に記載の電源電圧監視回路において、

前記スィッチ回路がオン時に、前記第 1異常信号及び Z又は前記第 3異常信号が第 3所定時間継続して出力されたときには、前記論理回路は、前記スィッチ回路にォフ制御信号を供給し、前記制御回路に前記異常状態を知らせる信号を出力することを特徴とする電源電圧監視回路。

[5] 請求項 1に記載の電源電圧監視回路にぉ、て、

前記第 1監視回路は、

第 1コンパレータと、一端が前記第 1コンパレータの第 1の入力端子に接続された第

1基準電圧源とから構成され、

前記第 1基準電圧源の他端は前記第 1電源線に接続され、

前記第 1コンパレータの第 2の入力端子は前記第 2電源線に接続され、前記第 1コンパレータの出力端子から前記第 1異常信号が出力されることを特徴とする電源電圧監視回路。

[6] 請求項 1に記載の電源電圧監視回路にぉ、て、

前記第 2監視回路は、

第 2コンパレータと、一端が前記第 2コンパレータの第 2の入力端子に接続された第

2基準電圧源とから構成され、

前記第 2基準電圧源の他端は前記接地線に接続され、

前記第 2コンパレータの第 1の入力端子は前記第 2電源線に接続され、前記第 2コンパレータの出力端子から前記第 2異常信号が出力されることを特徴とする電源電圧監視回路。

[7] 請求項 1に記載の電源電圧監視回路にぉ、て、

前記第 3監視回路は、

第 3コンパレータと、一端が前記第 3コンパレータの第 1の入力端子に接続された第 3基準電圧源とから構成され、

前記第 3基準電圧源の他端は前記接地線に接続され、

前記第 3コンパレータの第 2の入力端子は前記第 3電源線に接続され、前記第 3コンパレータの出力端子から前記第 3異常信号が出力されることを特徴とする電源電圧監視回路。

[8] 請求項 1乃至 7のいずれかに記載の電源電圧監視回路において、

前記負荷がパワーアンプであることを特徴とする電源電圧監視回路。

[9] 電源と負荷との間に介挿され、前記電源力も前記負荷に印加される電力をオン'ォフ制御するスィッチ回路の動作を制御する制御回路を備えた電子機器の電源電圧監視回路において、

e)前記制御回路によって制御され、前記異常信号に応答して前記スィッチ回路と前記シャント回路とにオン'オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする電源電圧監視回路。

[10] 電源と負荷との間に介挿され、前記電源力前記負荷に印加される電力をオン'ォフ制御するスィッチ回路の動作を制御する制御回路を備えた電子機器の電源電圧監視回路において、

a)一端が前記スィッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される電源線と、

b)一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、 c)前記電源の正電圧端子と接地電圧端子とを所定の電流で短絡するシャント回路と、

[11] 電源と負荷との間に介挿され、前記電源力前記負荷に印加される電力をオン'ォフ制御するスィッチ回路の動作を制御する制御回路を備えた電子機器の電源電圧監視回路において、

e)前記制御回路によって制御され、前記異常信号に応答して前記シャント回路にオン'オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする電源電圧監視回路。

[12] 請求項 1に記載の電源電圧監視回路にぉ、て、

前記電源力も前記負荷に印加される電力をオン'オフ制御する第 1のスィッチ回路の動作と、前記電源の電圧変換を行う DC— DCコンバータと前記負荷のドライバアンプとの間に介挿され、前記 DC— DCコンバータ力前記ドライバアンプに印加される電力をオン ·オフ制御する第 2のスィッチ回路の動作とを制御する制御回路を備え、 a)一端が前記第 1のスィッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第 1電源線と、 b)一端が前記第 1のスィッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第 2電源線と、

i)前記制御回路によって制御され、前記第 1乃至第 3異常信号に応答して前記第 1 および第 2スィッチ回路と前記シャント回路とにオン'オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする電源電圧監視回路。

請求項 10に記載の電源電圧監視回路において、

前記電源力前記負荷に印加される電力をオン'オフ制御する第 1のスィッチ回路の動作と、前記電源の電圧変換を行う DC— DCコンバータと前記負荷のドライバアンプとの間に介挿され、前記 DC— DCコンバータ力前記ドライバアンプに印加される電力をオン ·オフ制御する第 2のスィッチ回路の動作とを制御する制御回路を備え、 a)一端が前記第 1のスィッチ回路の一方の端子に接続され、他端に前記電源の正電圧が印加される第 1電源線と、

b)一端が前記第 1のスィッチ回路の他方の端子に接続され、他端が前記負荷の正電圧電源端子に接続される第 2電源線と、 c)一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、

g)前記制御回路によって制御され、前記第 1あるいは第 2異常信号に応答して前記第 1および第 2スィッチ回路と前記シャント回路とにオン'オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする電源電圧監視回路。

請求項 12に記載の電源電圧監視回路において、

電源と所定の温度を超えると第 4異常信号を出力する温度センサを有する負荷との間に介挿され、前記電源力前記負荷に印加される電力をオン'オフ制御する第 1のスィッチ回路の動作と、前記電源の電圧変換を行う DC— DCコンバータと前記負荷のドライバアンプとの間に介挿され、前記 DC— DCコンバータ力前記ドライバアンプに印加される電力をオン'オフ制御する第 2のスィッチ回路の動作とを制御する制御回路を備え、

i)前記制御回路によって制御され、前記第 1乃至第 4異常信号に応答して前記第 1 および第 2スィッチ回路と前記シャント回路とにオン'オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする電源電圧監視回路。

[15] 請求項 13に記載の電源電圧監視回路において、

前記第 2のスィッチ回路と前記ドライバアンプとを取り込み、同一チップ上に集積ィ匕されて成ることを特徴とする電源電圧監視回路。

[16] 保護スィッチ回路を有する電源の前記保護スィッチ回路の動作と、前記電源と負荷との間に介挿され、前記電源力前記負荷に印加される電力をオン'オフ制御するスイッチ回路の動作とを制御する制御回路を備えた電子機器の電源電圧監視回路において、

e)前記第 2電源線と前記接地線との間の電圧が第 2基準電圧を超えた時、異常状態を表す第 2異常信号を出力する第 2監視回路と、 f)前記制御回路によって制御され、前記第 1あるいは第 2異常信号に応答して前記保護スィッチ回路と前記スィッチ回路とにオン ·オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする電源電圧監視回路。

[17] 請求項 16に記載の電源電圧監視回路において、

前記接地線と前記第 3電源線との間の電圧が第 3基準電圧を超えた時、異常状態を表す第 3異常信号を出力する第 3監視回路と、を備え、前記論理回路は、前記制御回路によって制御され、前記第 1乃至第 3異常信号に応答して前記保護スィッチ回路と前記スィッチ回路とにオン ·オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力することを特徴とする電源電圧監視回路。

[18] 請求項 16に記載の電源電圧監視回路において、

前記スィッチ回路を取り込み、同一チップ上に集積化されて成ることを特徴とする電源電圧監視回路。

[19] 請求項 16に記載の電源電圧監視回路において、

保護スィッチ回路を有する電源の前記保護スィッチ回路の動作と、前記電源と負荷との間に介挿され、前記電源力前記負荷に印加される電力をオン'オフ制御する第 1のスィッチ回路の動作と、前記電源の電圧変換を行う DC— DCコンバータと前記負荷のドライバアンプとの間に介挿され、前記 DC— DCコンバータ力前記ドライバァンプに印加される電力をオン'オフ制御する第 2のスィッチ回路の動作とを制御する制御回路を備え、

c)一端が前記負荷の接地端子に接続され、他端に前記電源の接地電圧が印加される接地線と、 d)一端が前記負荷の負電圧電源端子に接続され、他端が前記制御回路の負電圧端子に接続される第 3電源線と、

h)前記制御回路によって制御され、前記第 1乃至第 3異常信号に応答して前記保護スィッチ回路と前記第 1および第 2スィッチ回路とにオン ·オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする電源電圧監視回路。

請求項 16に記載の電源電圧監視回路において、

f)前記制御回路によって制御され、前記第 1あるいは第 2異常信号に応答して前記保護スィッチ回路と前記第 1および第 2スィッチ回路とにオン ·オフ制御信号を、前記制御回路に異常状態を知らせる信号を出力する論理回路とを設けたことを特徴とする電源電圧監視回路。