KR102281562B1 - 핫 스왑 애플리케이션에서의 폴트 검출 - Google Patents

핫 스왑 애플리케이션에서의 폴트 검출 Download PDF

Info

Publication number
KR102281562B1
KR102281562B1 KR1020140086622A KR20140086622A KR102281562B1 KR 102281562 B1 KR102281562 B1 KR 102281562B1 KR 1020140086622 A KR1020140086622 A KR 1020140086622A KR 20140086622 A KR20140086622 A KR 20140086622A KR 102281562 B1 KR102281562 B1 KR 102281562B1
Authority
KR
South Korea
Prior art keywords
mosfet
switch
fault condition
turn
gate
Prior art date
Application number
KR1020140086622A
Other languages
English (en)
Other versions
KR20150007979A (ko
Inventor
조슈아 존 시몬슨
크리스토퍼 브루스 움밍어
Original Assignee
리니어 테크놀러지 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리니어 테크놀러지 엘엘씨 filed Critical 리니어 테크놀러지 엘엘씨
Publication of KR20150007979A publication Critical patent/KR20150007979A/ko
Application granted granted Critical
Publication of KR102281562B1 publication Critical patent/KR102281562B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/327—Testing of circuit interrupters, switches or circuit-breakers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

입력 노드로부터 출력 노드로 전력을 공급하며 입력 노드와 출력 노드 사이에 연결된 적어도 하나의 스위치를 갖는 시스템에서 폴트 상태를 검출하는 회로가 제공된다. 폴트 검출 회로는, 스위치가 턴온하도록 명령되고, 다음 상태 중 적어도 하나가 검출될 때 폴트 상태를 나타내도록 구성된다: 스위치에 걸린 전압이 미리 정해진 값을 초과하거나 스위치 제어 신호의 값이 스위치를 턴온하기에 불충분한 경우. 폴트 상태는 검출된 상태가 미리 정해진 기간 동안 존재할 때에만 표시된다.

Description

핫 스왑 애플리케이션에서의 폴트 검출{DETECTING FAULTS IN HOT-SWAP APPLICATIONS}
본 출원은 2013년 7월 12일 출원되고 발명의 명칭이 "DETECTING FAULTS IN HOT-SWAP APPLICATIONS"인 미국 가특허 출원 제61/845,502호의 우선권을 주장한다.
[기술분야]
본 개시 내용은 일반적으로 전기 시스템에서 스위치를 보호하는 것에 관한 것으로, 특히 스위치에서의 과도한 열을 발생시킬 수 있는 전류 제한 시스템에서의 폴트를 검출하는 것에 관한 것이다.
핫 스왑(hot swap) 회로는 전력을 입력 소스로부터 부하로 제어 및 보호 방식으로 인가한다. 이러한 컨트롤러의 한 가지 기능은, 전력이 먼저 인가될 때 또는 전원 전압이 갑자기 증가하는 경우, 전원으로부터 부하, 특히 부하 커패시턴스로의 돌입 전류를 제한하는 것이다. 다른 기능은 부하가 너무 많은 전류를 인입하려고 시도하는 경우, 예를 들어, 부하에 단락 전류가 있는 경우, 전류를 제한하는 것이다.
도 1은 전원으로부터 전력을 공급받기 위한 입력 노드(VIN)와 부하에 연결된 출력 노드(Vout)를 갖는 종래의 핫 스왑 회로를 도시한다. 단일 MOSFET(100)이 입력 노드(VIN)와 출력 노드(VOUT) 사이에 전류 감지 저항(102)과 직렬로 연결된다. 또한, 핫 스왑 회로는 전압원(104), 전류 제한 증폭기(106), 전류원(108) 및 트랜지스터(110)를 가진다.
이러한 많은 회로는 상업적으로 사용 가능하다. 전류를 제한할 때, 전류 제한 증폭기(106)는 전류 감지 저항(102)에서 전류를 나타내는 전압을 전압원(104)에 의해 생성되는 전압 VLIMIT와 비교하여 감지된 전류가 전압 VLIMIT에 의해 확립되는 최댓값을 초과할 때 MOSFET(100)을 통해 흐르는 전류를 감소시키도록 MOSFET(100)의 게이트를 제어한다. 전류 제한 증폭기(104)는 전류 감지 저항(102)에 걸린 전압과 이에 따른 MOSFET(100)을 통해 흐르는 전류를 제한하기 위하여 MOSFET(100)의 게이트-소스 전압을 조정한다. 전류원(108)은 게이트 전압을 풀업(pull up)하기 위하여 제공된다. 트랜지스터(110)는 MOSFET에 ON 및 OFF 신호를 공급하여 MOSFET(100)을 각각 턴온 또는 턴오프하게 명령하도록 제공된다.
전류 제한 동작 동안, MOSFET(100)을 통한 전압 및 전류는 모두 클 수 있어, MOSFET(100)에서의 고전력 소비를 야기한다. 이러한 전력 소비가 지속된다면, MOSFET(100)은 손상을 일으키는 온도에 도달할 수 있다. MOSFET 제조자는 MOSFET 전압, 전류 및 시간에 대한 안전 허용치를 SOA(Safe Operating Area)라 하는 곡선으로서공한다. 일반적으로, 타이머 회로(112)는 MOSFET(100)이 전류 제한 모드로 동작하게 허용되는 최대 기간을 설정한다.
타이머 회로(112)는 전류 제한 동작이 개시된 것을 나타내는 신호를 공급받기 위하여 전류 제한 증폭기(106)에 연결될 수 있다. 타이머 회로(112)에 의해 설정된 기간이 만료할 때, 과전류 폴트 신호가 생성되고, MOSFET(100)은 과열로부터 이를 보호하기 위하여 턴오프될 수 있다. 부하는 전력을 잃을 것이며, 핫 스왑 컨트롤러는 폴트가 발생하였다는 것을 나타낼 것이다.
종종 고전력 핫 스왑 애플리케이션은 부하에 걸쳐 대형의 바이패스 커패시터(126)(CL)를 충전할 필요가 있다. MOSFET(100)에서 스트레스를 감소시키기 위하여, 부하는 바이패스 커패시터(126)가 충전될 때까지 오프 상태로 유지될 수 있다. 커패시턴스에 대한 작은 충전 전류는 MOSFET(100)에서의 전력을 온도의 위험한 상승을 방지하기에 충분히 낮게 유지한다. 게이트 전압은 통상적으로 10 내지 50㎂의 범위에 있는 전류원(108)으로부터의 전류에 의해 풀업될 수 있다.
또한, 핫 스왑 컨트롤러는 일반적으로 전력이 양호하고 부하가 안전하게 전류를 인입할 수 있다는 것을 나타내는 신호를 생성한다. 예를 들어, 전력 양호 신호는 출력 전압을 모니터하는 비교기에 의해 생성될 수 있다. 출력 전압이 임계값 위로 상승하였을 때 전력은 양호하다고 고려된다. 출력 전압은 전력이 양호하다는 것을 나타내기 위한 조건으로서 사용될 수 있다.
또한, 전력 양호 신호는 스위치 턴온 제어 신호를 모니터함으로써 생성될 수 있다. MOSFET 스위치(100)에 대하여, 이는 게이트-소스 전압이다. 이것이 MOSFET 임계 전압보다 상당히 크면, MOSFET 채널은 완전히 온이 되고 부하 전류는 이를 통해 흐를 수 있다. 그러나, 이 게이트-소스 전압은 정상적인 동작 동안의 전류 제한이라는 짧은 에피소드 동안 감소될 수 있다. 이러한 상황에서, 출력 전력은 여전히 양호하다고 고려될 수 있다. 따라서, 게이트-소스 전압이 임계값을 초과한 것을 나타내는 신호가 래칭된다. 이러한 래칭된 신호는 MOSFET이 완전히 턴온되고 부하가 턴온될 수 있다는 것을 나타내는데 사용된다. 래칭된 신호는, 게이트 전압이 나중에 짧은 지속 시간의 전류 제한 이벤트 동안에 감소되더라도 전력이 양호하다고 계속 나타낼 것이다. MOSFET이 항상 턴오프되어 있다면 래치는 리셋된다.
더하여, 전력 양호 신호는 MOSFET(100)의 드레인 및 소스 사이의 전압을 모니터함으로써 생성될 수 있다. 이 전압이 임계값 아래로 가면, MOSFET(100)은 완전히 온이 되는 것으로 가정되고, 부하 전류는 이를 통해 흐를 수 있다. 그러나, 드레인과 소스 사이의 전압도 정상적인 동작 동안, 예를 들어 입력 전압이 빠르게 증가하면, 증가할 수 있다. 이러한 상황에서, 출력 전력은 여전히 양호한 것으로 고려될 수 있다. 따라서, 드레인과 소스 사이의 전압이 임계값 아래에 있는 것을나타내는 신호도 래칭될 수 있다. 이러한 래칭된 신호는 MOSFET(100)이 완전히 턴온되었고 부하가 턴온될 수 있다는 것을 나타내는데 사용될 수 있다.
핫 스왑 애플리케이션에서, 여러 것이 MOSFET이 낮은 임피던스로 턴온하는 것을 방지할 수 있다. 손상된 MOSFET은 게이트에서 드레인으로의 누설을 가질 수 있거나, 열화된 드레인-소스 온저항(on-resistance)(RDS(ON))을 가질 수 있다. 또한, 보드(board)에서의 잔해물도 게이트 핀에서 소스 핀, MOSFET 드레인 또는 접지로의 누설 또는 단락을 생성할 수 있다. 이러한 상태에서, 핫 스왑 컨트롤러는 MOSFET을 완전히 강화시키기에 충분히 높게 게이트 핀을 풀(pull)할 수 없거나, 또는 게이트 핀이 완전히 강화될 때 의도된 온저항에 도달할 수 없다. 이것은 전류가 전류 한계 아래에 있더라도 MOSFET을 MOSFET에서의 전력이 이의 연속하는 전력 성능보다 더 높은 상태로 놓이게 할 수 있다.
종래의 방법은 게이트-드레인 또는 게이트-소스 전압을 모니터함으로써 MOSFET이 완전이 턴온하였다고 결정한다. 그 다음, 정보는 래칭된다. 그러나, MOSFET이 나중에 성능에 있어서 열화되면, 래칭된 정보는 문제가 생성되었다는 것을 나타내도록 업데이트될 수 없을 것이다.
본 개시 내용은, 입력 노드로부터 출력 노드로 전력을 공급하고, 입력 노드와 출력 노드 사이에 연결된 적어도 하나의 스위치를 가지며, 입력 노드로부터 출력 노드로 전력을 제공하기 위한 스위칭 동작을 수행하기 위한 스위치 제어 신호에 의해 제어되는 회로를 제공한다. 스위치는 스위치를 턴온하도록 명령하는 ON 신호를 공급받는다. 전류 제한 회로는 스위치를 통해 흐르는 전류의 값을 제한하기 위하여 스위치를 제어하도록 구성될 수 있다.
폴트 검출 회로는 스위치가 턴온하도록 명령되고 다음의 상태 중 적어도 하나가 검출될 때 폴트 상태를 나타내도록 구성된다:
- 스위치에 걸린 전압이 미리 정해진 값을 초과하는 상태; 또는
- 스위치 제어 신호의 값이 스위치를 턴온하기에 불충분한 상태.
폴트 상태는 검출된 상태가 미리 정해진 기간 동안 존재할 때만 표시된다.
예를 들어, 스위치는 MOSFET을 포함할 수 있고, 폴트 검출 회로는, MOSFET이 턴온하도록 명령되고, MOSFET의 드레인과 소스 사이의 전압이 제1의 미리 정해진 기간 동안 제1 임계값보다 더 클 때 폴트 상태를 나타내도록 구성될 수 있다.
이 대신에, MOSFET이 턴온하도록 명령되고, MOSFET의 게이트-소스 전압이 제2의 미리 정해진 기간 동안 제2 임계값 아래에 있을 때, 폴트 상태가 표시될 수 있다.
예시적인 실시예에서, 여러 스위치가 입력 노드 및 출력 노드 사이에 병렬로 연결될 수 있다.
폴트 검출 회로는, 스위치가 턴온하도록 명령되고 모든 스위치에 대한 스위치 제어 신호가 스위치를 턴온하기에 불충분할 때 폴트 상태를 나타내도록 구성될 수 있다.
또한, 스위치가 턴온하도록 명령되고 임의의 하나의 스위치에 대한 스위치 제어 신호가 스위치를 턴온하기에 불충분할 때 폴트 상태가 표시될 수 있다.
더하여, 스위치가 턴온하도록 명령되고, 스위치에 대한 스위치 제어 신호가 스위치를 턴온하기에 불충분하고, 스위치의 출력 신호가 레귤레이트되고 있지 않을 때 폴트 상태를 나타내도록 구성될 수 있다.
예를 들어, 여러 MOSFET 스위치가 입력 노드와 출력 노드 사이에 병렬로 연결될 수 있다.
폴트 검출 회로는, MOSFET 스위치가 턴온하도록 명령되고 모든 MOSFET 스위치의 게이트-소스 전압이 미리 정해진 기간 동안 임계값 아래에 있을 때 폴트 상태를 나타내도록 구성될 수 있다.
또한, 폴트 상태는, MOSFET 스위치가 턴온하도록 명령되고 MOSFET 스위치 중 임의의 하나의 게이트-소스 전압이 미리 정해진 기간 동안 임계값 아래에 있을 때 표시되도록 구성될 수 있다.
더하여, 폴트 상태는, MOSFET 스위치가 턴온하도록 명령되고 MOSFET 스위치 중 하나의 게이트-소스 전압이 임계값 아래에 있고, MOSFET 스위치의 출력 신호가 레귤레이트되고 있지 않을 때 표시되도록 구성될 수 있다.
예를 들어, 폴트 검출 회로는 핫 스왑 컨트롤러에서 MOSFET 폴트를 검출하도록 구성될 수 있다.
본 개시 내용의 추가적인 이점 및 양태는 이어지는 발명을 실시하기 위한 구체적인 내용으로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백하게 될 수 있으며, 본 개시 내용의 실시예들은 단지 본 개시 내용을 실시하기 위하여 착안된 최상의 형태에 대한 예로서 예시되고 설명된다. 설명되는 바와 같이, 본 개시 내용은, 본 개시 내용의 기술적 사상을 벗어나지 않으면서, 다른 상이한 실시예가 가능하고, 이의 여러 상세는 명확하고 다양한 사항에서 수정될 수 있다. 따라서, 도면 및 설명은 한정적인 것이 아니라 본질적으로 예시적인 것으로 간주되어야 한다.
본 개시 내용의 이어지는 발명을 실시하기 위한 구체적인 내용은 반드시 배율에 맞춰 작성될 필요가 없고 적절한 특징을 최상으로 예시하도록 작성되는 다음의 도면과 함께 읽어질 때 가장 잘 이해될 수 있다.
도 1은 종래의 핫 스왑 컨트롤러를 도시한다.
도 2 및 3은 본 개시 내용에 따른 핫 스왑 컨트롤러의 예시적인 실시예를 도시한다.
본 개시 내용은 도 2 및 3에 제공된 핫 스왑 컨트롤러에 대한 특정 예를 이용하여 이루어질 것이다. 그러나, 본 개시 내용은 부하에 전력을 공급하기 위한 임의의 스위칭 회로에 적용 가능하다.
도 2는 전원으로부터 전력을 공급받기 위한 입력 노드(VIN)와 부하에 연결된 출력 노드(Vout)를 갖는 핫 스왑 컨트롤러를 도시한다. 단일 MOSFET(200)이 입력 노드(VIN) 및 출력 노드(VOUT) 사이의 전류 감지 저항(202)과 직렬로 연결된다. 또한, 핫 스왑 회로는 전압원(204), 전류 제한 증폭기(206), 전류원(208) 및 트랜지스터(210)를 구비하는 제어 회로를 가진다. 이러한 요소들은 도 1에서의 해당하는 요소에 유사할 수 있다. 바이패스 커패시터(226)는 부하를 가로질러 제공될 수 있다.
또한, 핫 스왑 회로는 전압원(214), 히스테리시스 비교기(215), 인버터(216), 전압원(217), 히스테리시스 비교기(218), OR 게이트(219), AND 게이트(227, 228) 및 타이머 회로(229, 230)를 구비할 수 있다. 특히, 한 쌍의 비교기(215, 218)는 오동작하는 MOSFET 스위치(200)에 존재할 수 있는 2가지 상태를 모니터한다. FET 폴트 상태는 이러한 폴트 상태가 발생하여 지속하는 경우에 생성된다.
제1 폴트 상태는 MOSFET 드레인 및 소스 사이의 과도한 전압이다. 예를 들어, MOSFET 또는 보드 손상은 게이트 핀이 완전히 강화될 때 MOSFET이 예측된 온저항에 도달할 수 없게 할 수 있다. 비교기(218)는 MOSFET(200)의 드레인 전압(VDD)과 소스 전압을 모니터하여, MOSFET의 드레인 및 소스 사이의 전압(VDS)을 전압원(217)에 의해 설정되는, 200mV와 같은, 임계 전압과 비교한다.
VDS가 임계 전압보다 더 클 때, VDS_HIGH 신호가 비교기(218)의 출력에서 표시된다. 이 신호는 AND 게이트(228)의 입력에 공급된다. AND 게이트(228)의 제2 입력은 MOSFET(200)을 턴온하는데 사용되는 ON 신호를 공급받는다. AND 게이트(228)의 출력 신호는, MOSFET 폴트 상태를 설정하기 위하여 OR 게이트(219)에 의해 생성되는 FET_FAULT 신호의 만료 후에, 사전 설정된 시간 지연 기간을 제공하는 VDS 타이머(230)를 개시시킨다. 따라서, 제1 MOSFET 폴트 상태는 VDS가 사전 설정된 시간 지연 기간보다 더 긴 기간 동안 임계값을 초과한 것을 나타낸다.
MOSFET 게이트가 자신의 최종 전압에 도달할 때까지 VDS가 임계 전압을 초과하는 스타트업(startup)과 같은 정상적인 상황이 있기 때문에, VDS 타이머(230)에 의해 제공된 시간 지연이 필요하다. 이러한 상황은 본질적으로 과도적이며, 그 동안 MOSFET이 전력을 소비한다. 이는 전력 소비가 너무 길게 지속하는 경우에만 폴트가 된다. VDS 타이머의 시간 지연 기간은 이러한 정상적인 과도적인 동작 상황보다 더 길게 설정된다.
제2 폴트 상황은 MOSFET(200)의 불충분한 게이트-소스 전압(VGS)이다. 즉, 스위치 제어 신호의 값이 MOSFET 스위치를 턴온하기에 불충분하다. 보드에서의 잔해물 또는 손상된 MOSFET은 게이트-소스 전압을 감소시키고 온저항을 상승시키는 게이트 누설을 야기할 수 있다. 출력 전압은 온저항이 너무 높더라도 정상적으로 보이게 하기에 충분히 높을 수 있다. 심각하게 손상된 MOSFET은 모두 서로 단락된 게이트, 드레인 및 소스를 가질 수 있다. 이 경우에, MOSFET은 채널이 단락되더라도 턴오프할 수 없을 것이다.
이러한 종류의 폴트를 검출하기 위하여, 비교기(215)는 게이트-소스 전압(VGS)을 MOSFET 임계값보다 훨씬 높게 선택된 전압원(217)으로부터의 임계 전압에 관하여 모니터한다. 예를 들어, 임계 전압은 4.5V로 설정될 수 있다. 게이트-소스 전압이 이 임계 전압 아래에 있을 때, GATE_LOW 신호가 인버터(216)의 출력에서 나온다. 이 신호는 ADN 게이트(227)의 입력에 공급된다. AND 게이트(227)의 제2 입력은 MOSFET(200)을 턴온하는데 사용되는 ON 신호를 공급받는다. AND 게이트(227)의 출력 신호는 제2 MOSFET 폴트 상태를 설정하기 위하여 OR 게이트(219)에 의해 생성되는 FET_FAULT 신호의 만료 후에, 사전 설정된 시간 지연 기간을 제공하는 VGS 타이머(230)를 개시시킨다. 이 MOSFET 폴트 상태는 MOSFET(200)의 게이트-소스 전압이 VGS 타이머(229)의 시간 지연 기간보다 더 긴 기간 동안 임계값 아래에 있는 것을 나타낸다.
게이트-소스 전압이 임계값 아래에 있는 정상적인 상황이 있기 때문에 VGS 타이머(229)에 의해 제공된 시간 지연이 필요하다. 이러한 상황은 게이트 소스 전압이 낮고 MOSFET이 전력을 소비하고 있는 스타트업 또는 전류 제한 동안의 본질적으로 과도적인 상태이다. 이는 전력 소비가 너무 길게 지속하는 경우에만 폴트가 된다. VGS 타이머(229)에 의해 확립된 시간 지연 기간은 이러한 정상적인 과도 동작 상태보다 더 길게 설정된다.
여러 MOSFET(300, 301)를 갖는 예시적인 핫 스왑 컨트롤러를 제공하는 도 3에 도시된 바와 같이, 여러 MOSFET를 이용할 때, 적어도 하나의 MOSFET이 낮은 게이트-소스 전압을 가지며 전류 제한 상태에 있지 않은 경우에 MOSFET 폴트가 설정된다.
각각의 MOSFET(300, 301)은 해당하는 전류 감지 저항(302, 303)과 해당하는 전류 제한 증폭기(306, 307)를 이용하여 독립적으로 제어된다. 전류 감지 저항(302)은 양의 노드(SENSE+1)와, MOSFET(300)을 나타내는 음의 노드(SENSE-1) 사이에 연결되고, 전류 감지 저항(303)은 양의 노드(SENSE+2)와, MOSFET(301)을 나타내는 음의 노드(SENSE-2) 사이에 연결된다. 다른 증폭기에 독립적인 각각의 전류 제한 증폭기(306, 307)는 해당하는 저항(302, 303)에서 감지된 전류가 해당하는 전압원(304, 305)에 의해 제공된 VLIMIT 전압에 의해 정의된 최대 전류값을 초과할 때 MOSFET(300, 301)을 통해 흐르는 전류를 제한하기 위하여 해당하는 MOSFET(300, 301)의 게이트를 제어한다. 전류원(308, 309)은 각각 MOSFET(300, 301)의 게이트 전압을 풀업하기 위한 전류를 제공한다. 트랜지스터(310, 311)는 MOSFET(300, 301)이 턴온 또는 턴오프하도록 각각 명령하기 위하여 ON 및 OFF 신호를 해당하는 MOSFET(300, 301)에 공급하기 위하여 제공된다.
전류 제한 증폭기(306, 307)의 상태 핀에서 생성된 신호 LIMITING 1 및 LIMITING 2는 해당하는 MOSFET(300, 301)이 이를 통해 흐르는 전류 제한하고 있다는 것을 나타낸다. 이러한 신호들은 과전류 폴트 상태를 나타내기 위하여 지연 기간을 설정하는 타이머(312)에 공급되는 출력 신호를 생성하는 AND 게이트(313)의 해당하는 입력에 공급된다.
MOSFET(300, 301)이 전류를 제한하고 있을 때, 전류 제한 증폭기(304, 305)에 의해 제공된 게이트 제어는 임계 전압 또는 온도에서의 임의의 불일치에도 불구하고 MOSFET(300, 302) 사이의 전류 및 스트레스를 균등하게 분할한다.
부하 전류가 양 MOSFET(300, 301)이 전류를 제한하기 시작한 지점까지 증가할 때, VDS 및 소비 전력이 증가하기 시작하여, MOSFET이 보호를 위하여 차단되는 것을 필요로 한다. AND 게이트(313) 때문에, 타이머(312)는 LIMITING 1 및 LIMITING 2 신호가 모두 생성될 때에만, 즉 양 MOSFET(300, 301)이 전류를 제한하도록 동작하고 있을 때에만 개시된다. 타이머(312)에 의해 확립된 지연 기간이 만료하면, 과전류 폴트 신호가 생성되어 양 MOSFET(300, 301)이 턴오프되어야만 한다는 것을 나타낸다.
도 3에서의 핫 스왑 컨트롤러는 MOSFET(300, 301)의 폴트 상태를 검출하기 위한 회로를 더 포함한다. 이 회로는 전압원(314), 히스테리시스 비교기(315), 인버터(316), 전압원(317), 히스테리시스 비교기(318), OR 게이트(319), 전압원(320), 히스테리시스 비교기(321), AND 게이트(322, 323, 324), OR 게이트(327, 328) 및 타이머 회로(329, 330)를 구비한다. 도 2에서의 회로에 유사하게, 도 3에서의 폴트 검출 회로는 오동작하는 MOSFET(300, 301)에 존재할 수 있는 2가지 상태를 모니터한다. FET 폴트 신호는 이러한 폴트 상태가 발생하여 지속하는 경우에 생성된다.
비교기(318)는 병렬로 연결된 MOSFET(300, 301)의 드레인 및 소스 사이의 과도한 전압을 모니터한다. 특히, 비교기(318)는 MOSFET(300, 301)의 VDS를 전압원(317)에 의해 설정되는, 200mV와 같은, 임계 전압과 비교한다.
VDS가 임계 전압보더 더 클 때, 비교기(318)의 출력에서 VDS_HIGH 신호가 표시된다. 이 신호는 AND 게이트(328)의 입력에 공급된다. AND 게이트(328)의 제2 입력은 MOSFET(300, 301)을 턴온하는데 사용되는 ON 신호를 제공받는다. AND 게이트(328)의 출력 신호는 MOSFET 폴트 상태를 설정하기 위하여 OR 게이트(319)에 의해 생성되는 FET_FAULT 신호의 만료 후에, 사전 설정된 시간 지연 기간을 제공하는 VDS 타이머(230)를 개시시킨다. 따라서, 제1 MOSFET 폴트 상태는 VDS가 사전 설정된 시간 지연 기간보다 더 긴 기간 동안 임계값을 초과한 것을 나타낸다.
비교기(315, 321)는 각각 MOSFET(300, 301)의 불충분한 게이트-소스 전압(VGS)을 검출한다. 특히, 비교기(315, 321)는 MOSFET 임계값보다 훨씬 높게 선택된 해당하는 전압원(314, 320)으로부터의, 예를 들어, 4.5V의, 임계 전압에 대하여 해당하는 MOSFET(300, 301)의 게이트-소스 전압(VGS)을 모니터한다. 해당하는 MOSFET(300 또는 301)의 게이트-소스 전압이 임계 전압 아래에 있을 때, 해당하는 비교기(315 또는 321)의 출력에서 표시되는 신호가 해당하는 AND 게이트(322 또는 324)의 입력에 공급된다. 또한, 비교기(315, 321)의 출력 신호가 AND 게이트(323)의 입력에 제공된다.
AND 게이트(324)의 제2 입력은 MOSFET(300)이 전류를 제한하는 것을 나타내는 LIMING 1 신호를 공급받고, AND 게이트(322)의 제2 입력은 MOSFET(301)이 전류를 제한하는 것을 나타내는 LIMING 2 신호를 공급받는다. OR 게이트(325)를 통과하는 임의의 AND 게이트(322, 323, 324)의 출력 신호는 AND 게이트(327)의 입력에 공급되는 인버터(316)의 출력에 GATE_LOW 신호를 발생한다. ABD 게이트(327)의 다른 입력은 MOSFET(300, 301)을 턴온하는데 사용되는 ON 신호를 제공받는다.
AND 게이트(328)의 출력 신호는 제2 MOSFET 폴트 상태를 설정하기 위하여 OR 게이트(319)에 의해 생성되는 FET_FAULT 신호의 만료 후에, 사전 설정된 시간 지연 기간을 제공하는 VGS 타이머(329)를 개시시킨다. 이 MOSFET 폴트 상태는 MOSFET(300 또는 301)의 게이트-소스 전압이 VGS 타이머(329)의 시간 지연 기간보다 더 긴 기간 동안 임계값 아래에 있는 것을 나타낸다.
FET_FAULT가 설정될 때, 핫 스왑 컨트롤러 또는 시스템은 보호 동작을 취할 수 있다. 예를 들어, 핫 스왑 컨트롤러는 부하 전력을 차단하기 위하여 모든 MOSFET을 턴오프할 수 있다. 게이트-소스 단락의 경우에, 핫 스왑 컨트롤러가 하나 이상의 MOSFET을 턴오프하는 것이 불가능할 수 있다. 그러나, MOSFET 폴트 신호는 부하를 저전압 상태로 하고, 상류 공급을 차단하고, 그리고/또는 서비스를 위하여 시스템에 표시를 하는데 사용될 수 있다.
따라서, 본 개시 내용의 MOSFET 폴트 검출 회로는,
- MOSFET이 ON이 되도록 명령되고 VDS가 미리 설정된 기간 동안 임계값보다 더 클 때의 MOSFET 폴트의 표시;
- MOSFET이 ON이 되도록 명령되고 모든 MOSFET 또는 MOSFET 중 임의의 하나의 게이트-소스 전압(VGS)이 미리 설정된 기간 동안 임계값 아래에 있을 때, 즉 모든 스위치 또는 임의의 스위치에 대한 게이트 제어 신호가 스위치를 턴온하는데 불충분할 때의 MOSFET 폴트의 표시; 및/또는
- 적어도 하나의 MOSFET이 전류를 제한하지 않으며 낮은 게이트-소스 전압(VGS)를 가지는 경우, 즉 적어도 하나의 MOSFET의 게이트 제어 신호가 해당하는 MOSFET을 턴온하는데 불충분하며 능동적으로 레귤레이트되고 있지 않은 경우에, 병렬 스위치를 갖는 시스템에서의 스위치 폴트에 대한 표시
를 제공할 수 있다.
2개의 MOSFET에 대한 MOSFET 폴트 검출이 도 3에 도시되지만, 이 구성은 병렬로 배열된 임의의 개수의 MOSFET에 대하여 폴트 상태를 검출하는 것으로 확장될 수 있다.
또한, 본 개시 내용의 폴트 검출 회로는 전술한 폴트 범주의 하나 또는 양자를 이용할 수 있다.
전술한 발명을 실시하기 위한 구체적인 내용은 본 발명의 양태를 예시하고 설명한다. 또한, 본 개시 내용은 단지 바람직한 실시예만을 나타내고 설명하지만, 전술한 바와 같이, 본 발명은 다양한 다른 조합, 변형 및 환경에서 사용될 수 있고, 본 명세서에 표현된 바와 같은 본 발명의 개념의 범위 내에서 전술한 내용 및/또는 관련 기술 분야에서의 기술이나 지식과 상응하여 변경 또는 수정이 가능하다.
예를 들어, VDS는 전류 감지 저항을 이용하여 또는 전류 감지 저항 없이 측정될 수 있다. VDS 및 VGS 타이머는 OR 게이트(219, 319) 전에 또는 후에 제공될 수 있다.
더하여, 전술한 실시예는 본 발명을 실시하기 위한 최선의 형태를 설명하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 특정 애플리케이션 또는 용도에 의해 요구되는 다양한 변형으로 그러한 실시예 또는 다른 실시예에서 본 발명을 활용할 수 있게 하도록 의도된다. 따라서, 발명을 실시하기 위한 구체적인 내용은 본 발명을 본 명세서에 개시된 형태로 제한하려고 의도되지 않는다.

Claims (18)

  1. 입력 노드로부터 출력 노드로 전력을 공급하는 시스템에 있어서,
    상기 입력 노드 및 상기 출력 노드 사이에 연결되고, 상기 입력 노드로부터 상기 출력 노드로 전력을 제공하기 위한 스위칭 동작을 수행하기 위한 스위치 제어 신호에 의해 제어되는 적어도 하나의 스위치로서, 상기 스위치가 턴온하도록 명령하는 ON 신호를 공급받는 적어도 하나의 상기 스위치; 및
    상기 스위치에 걸린 전압이 미리 정해진 값을 초과하는 제1 폴트 상태를 검출하는 제1 검출 회로, 및 상기 스위치 제어 신호의 값이 상기 스위치를 턴온하기에 불충분한 제2 폴트 상태를 검출하는 제2 검출 회로를 포함하는 폴트 검출 회로
    를 포함하고,
    상기 폴트 검출 회로는 상기 스위치가 턴온하도록 명령되고 상기 제1 폴트 상태 및 상기 제2 폴트 상태 중 적어도 하나가 검출될 때, 상기 스위치의 폴트 상태를 나타내도록 구성되고,
    상기 폴트 상태는 검출된 상태가 미리 정해진 기간 동안 존재하는 경우에만 표시되는,
    전력을 공급하는 시스템.
  2. 제1항에 있어서,
    여러 개의 스위치가 상기 입력 노드와 상기 출력 노드 사이에서 병렬로 연결되는,
    전력을 공급하는 시스템.
  3. 제2항에 있어서,
    상기 폴트 검출 회로는, 상기 스위치가 턴온하도록 명령되고 모든 상기 스위치에 대한 스위치 제어 신호가 상기 스위치를 턴온하기에 불충분할 때 상기 폴트 상태를 나타내도록 구성되는,
    전력을 공급하는 시스템.
  4. 제2항에 있어서,
    상기 폴트 검출 회로는, 상기 스위치가 턴온하도록 명령되고 상기 스위치 중 임의의 하나에 대한 상기 스위치 제어 신호가 상기 스위치를 턴온하기에 불충분할 때 상기 폴트 상태를 나타내도록 구성되는,
    전력을 공급하는 시스템.
  5. 제1항에 있어서,
    상기 폴트 검출 회로는, 상기 스위치가 턴온하도록 명령되고, 상기 스위치에 대한 상기 스위치 제어 신호가 상기 스위치를 턴온하기에 불충분하고, 상기 스위치의 출력 신호가 레귤레이트되고 있지 않을 때 상기 폴트 상태를 나타내도록 구성되는,
    전력을 공급하는 시스템.
  6. 제1항에 있어서,
    상기 스위치는 MOSFET을 포함하고, 상기 폴트 검출 회로는, 상기 MOSFET이 턴온하도록 명령되고, 상기 MOSFET의 드레인과 소스 사이의 전압이 제1의 미리 정해진 기간 동안 제1 임계값보다 더 클 때 상기 폴트 상태를 나타내도록 구성되는,
    전력을 공급하는 시스템.
  7. 제1항에 있어서,
    상기 스위치는 MOSFET을 포함하고, 상기 폴트 검출 회로는, 상기 MOSFET이 턴온하도록 명령되고, 상기 MOSFET의 게이트-소스 전압이 제2의 미리 정해진 기간 동안 제2 임계값 아래에 있을 때 상기 폴트 상태를 나타내도록 구성되는,
    전력을 공급하는 시스템.
  8. 제1항에 있어서,
    여러 MOSFET 스위치가 상기 입력 노드 및 상기 출력 노드 사이에 연결되는,
    전력을 공급하는 시스템.
  9. 제8항에 있어서,
    상기 폴트 검출 회로는, 상기 MOSFET 스위치가 턴온하도록 명령되고 모든 상기 MOSFET 스위치의 게이트-소스 전압이 미리 정해진 기간 동안 임계값 아래에 있을 때 상기 폴트 상태를 나타내도록 구성되는,
    전력을 공급하는 시스템.
  10. 제8항에 있어서,
    상기 폴트 검출 회로는, 상기 MOSFET 스위치가 턴온하도록 명령되고 상기 MOSFET 스위치 중 임의의 하나의 게이트-소스 전압이 미리 정해진 기간 동안 임계값 아래에 있을 때 상기 폴트 상태를 나타내도록 구성되는,
    전력을 공급하는 시스템.
  11. 제8항에 있어서,
    상기 폴트 검출 회로는, 상기 MOSFET 스위치가 턴온하도록 명령되고 상기 MOSFET 스위치의 게이트-소스 전압이 임계값 아래에 있고, 상기 MOSFET 스위치의 출력 신호가 레귤레이트되고 있지 않을 때 상기 폴트 상태를 나타내도록 구성되는,
    전력을 공급하는 시스템.
  12. 입력 노드로부터 출력 노드로 전력을 공급하며 상기 입력 노드와 상기 출력 노드 사이에 연결된 하나 이상의 MOSFET 스위치를 갖는 시스템에서 폴트 상태를 검출하는 회로에 있어서,
    상기 MOSFET 스위치가 턴온하도록 명령되고, 상기 MOSFET 스위치의 드레인과 소스 사이의 전압이 제1의 미리 정해진 기간 동안 제1 임계값보다 더 클 때 제1 MOSFET 폴트 상태를 검출하는 제1 검출 회로; 및
    상기 MOSFET 스위치가 턴온하도록 명령되고, 상기 MOSFET 스위치의 게이트-소스 전압이 제2의 미리 정해진 기간 동안 제2 임계값 아래에 있을 때 제2 MOSFET 폴트 상태를 검출하는 제2 검출 회로
    를 포함하고,
    상기 회로는 상기 제1 MOSFET 폴트 상태 및 상기 제2 MOSFET 폴트 상태 중 적어도 하나가 검출될 때, 상기 MOSFET 스위치의 MOSFET 폴트 상태를 나타내도록 구성되는,
    폴트 상태를 검출하는 회로.
  13. 제12항에 있어서,
    여러 개의 MOSFET 스위치가 상기 입력 노드와 상기 출력 노드 사이에 병렬로 배열되는,
    폴트 상태를 검출하는 회로.
  14. 제13항에 있어서,
    상기 MOSFET 폴트 상태는, 상기 MOSFET 스위치가 턴온하도록 명령되고, 모든 상기 MOSFET 스위치의 게이트-소스 전압이 상기 제2의 미리 정해진 기간 동안 상기 제2 임계값 아래에 있을 때 표시되는,
    폴트 상태를 검출하는 회로.
  15. 제13항에 있어서,
    상기 MOSFET 폴트 상태는, 상기 MOSFET 스위치가 턴온하도록 명령되고, 상기 MOSFET 스위치의 임의의 하나의 게이트-소스 전압이 상기 제2의 미리 정해진 기간 동안 상기 제2 임계값 아래에 있을 때 표시되는,
    폴트 상태를 검출하는 회로.
  16. 제13항에 있어서,
    상기 MOSFET 폴트 상태는, 상기 MOSFET 스위치가 턴온하도록 명령되고, MOSFET 스위치의 게이트-소스 전압이 상기 제2 임계값 아래에 있고, 상기 MOSFET 스위치의 출력 신호가 레귤레이트되고 있지 않을 때 표시되는,
    폴트 상태를 검출하는 회로.
  17. 삭제
  18. 삭제
KR1020140086622A 2013-07-12 2014-07-10 핫 스왑 애플리케이션에서의 폴트 검출 KR102281562B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361845502P 2013-07-12 2013-07-12
US61/845,502 2013-07-12
US14/301,043 2014-06-10
US14/301,043 US9671465B2 (en) 2013-07-12 2014-06-10 Detecting faults in hot-swap applications

Publications (2)

Publication Number Publication Date
KR20150007979A KR20150007979A (ko) 2015-01-21
KR102281562B1 true KR102281562B1 (ko) 2021-07-27

Family

ID=51176033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140086622A KR102281562B1 (ko) 2013-07-12 2014-07-10 핫 스왑 애플리케이션에서의 폴트 검출

Country Status (6)

Country Link
US (1) US9671465B2 (ko)
EP (1) EP2827160B1 (ko)
JP (1) JP2015029264A (ko)
KR (1) KR102281562B1 (ko)
CN (1) CN104283421B (ko)
TW (1) TWI652490B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10003190B2 (en) 2013-07-12 2018-06-19 Linear Technology Corporation Inrush control with multiple switches
KR20170125916A (ko) * 2015-03-05 2017-11-15 리니어 테크놀러지 엘엘씨 저전압 임계의 정확한 검출
WO2017071758A1 (en) 2015-10-29 2017-05-04 Hewlett-Packard Development Company, L.P. Interlock circuit
JP6406304B2 (ja) * 2016-04-12 2018-10-17 トヨタ自動車株式会社 基材に巻かれているカーボン繊維の基材に対する巻き角度を測定する測定装置およびその巻き角度の測定方法
CN105866675B (zh) * 2016-06-06 2019-07-23 佛山市顺德区美的电热电器制造有限公司 检测开关状态的装置及方法
US9906145B2 (en) 2016-06-16 2018-02-27 Nxp B.V. Power converter with load switch fault protection
US10283970B2 (en) 2016-07-11 2019-05-07 Analog Devices, Inc. Dynamic exchange of electrical current control devices in a load current controller
KR101916060B1 (ko) * 2016-08-11 2018-11-07 현대자동차 주식회사 인버터 고장 예지 장치 및 방법
DE102016220030A1 (de) * 2016-10-14 2018-04-19 Robert Bosch Gmbh Verfahren zum Erkennen eines Kurzschlusses über eine Last
US10014851B2 (en) 2016-11-02 2018-07-03 Texas Instruments Incorporated Current sensing and control for a transistor power switch
KR20230130143A (ko) * 2017-01-17 2023-09-11 아이비스 인크. 수소 가스 분배 시스템 및 방법
CN109213713A (zh) * 2018-09-21 2019-01-15 郑州云海信息技术有限公司 一种实现网卡热插拔的系统
CN110007221A (zh) * 2019-03-29 2019-07-12 杰华特微电子（杭州）有限公司 合路开关电路及其故障检测方法
US11474581B2 (en) 2019-08-09 2022-10-18 Analog Devices International Unlimited Company Communication terminal for hot-swap controllers
US11226664B2 (en) * 2020-03-31 2022-01-18 Siliconch Systems Pvt Ltd System and method for fault detection and protection on VCONN supply and configuration channel line in USB interface
US11269390B2 (en) 2020-06-26 2022-03-08 Alpha And Omega Semiconductor International Lp Port controller with real-time fault detection
KR20220012044A (ko) 2020-07-22 2022-02-03 주식회사 엘지에너지솔루션 배터리 장치, 배터리 관리 시스템 및 컨택터 공급 전압 진단 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229563A (ja) * 2003-10-28 2005-08-25 Thine Electronics Inc 電源電圧監視回路及びそれを内蔵する電子機器
JP2012034450A (ja) * 2010-07-29 2012-02-16 Denso Corp スイッチング素子の駆動装置
JP2013118777A (ja) 2011-12-05 2013-06-13 Toyota Motor Corp インバータ用短絡故障検出装置及びモータ制御装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07121252A (ja) * 1993-10-26 1995-05-12 Rohm Co Ltd 安定化電源回路内蔵ｉｃ
JP3702577B2 (ja) 1997-04-04 2005-10-05 株式会社デンソー 乗員保護装置の故障診断装置
US5847554A (en) * 1997-06-13 1998-12-08 Linear Technology Corporation Synchronous switching regulator which employs switch voltage-drop for current sensing
JP2004185406A (ja) * 2002-12-04 2004-07-02 Fujitsu Ten Ltd 過電流保護装置
JP2006180591A (ja) 2004-12-21 2006-07-06 Sanyo Electric Co Ltd 電源装置および電気回路
US7839201B2 (en) 2005-04-01 2010-11-23 Raytheon Company Integrated smart power switch
US20060227478A1 (en) * 2005-04-11 2006-10-12 Linear Technology Corporation Inrush current control system with soft start circuit and method
DE102005055954A1 (de) 2005-11-24 2007-05-31 Robert Bosch Gmbh Schaltungsanordnung und Verfahren zur Funktionsüberprüfung eines Leistungstransistors
US8619400B2 (en) * 2011-05-12 2013-12-31 Linear Technology Corporation Circuitry to prevent overvoltage of circuit systems
US10003190B2 (en) 2013-07-12 2018-06-19 Linear Technology Corporation Inrush control with multiple switches

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229563A (ja) * 2003-10-28 2005-08-25 Thine Electronics Inc 電源電圧監視回路及びそれを内蔵する電子機器
JP2012034450A (ja) * 2010-07-29 2012-02-16 Denso Corp スイッチング素子の駆動装置
JP2013118777A (ja) 2011-12-05 2013-06-13 Toyota Motor Corp インバータ用短絡故障検出装置及びモータ制御装置

Also Published As

Publication number Publication date
KR20150007979A (ko) 2015-01-21
US20150015300A1 (en) 2015-01-15
CN104283421B (zh) 2018-08-10
TW201508296A (zh) 2015-03-01
EP2827160B1 (en) 2019-08-28
JP2015029264A (ja) 2015-02-12
CN104283421A (zh) 2015-01-14
US9671465B2 (en) 2017-06-06
EP2827160A1 (en) 2015-01-21
TWI652490B (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
KR102281562B1 (ko) 핫 스왑 애플리케이션에서의 폴트 검출
US10418805B2 (en) Inrush control with multiple switches
US9263937B2 (en) Short protection circuit for power switch and associated protection method
US9917437B2 (en) Hot swap controller with individually controlled parallel current paths
EP3249781A1 (en) Selective protection circuit and method, and power supply system
TWI620387B (zh) 用於電源線干擾及缺陷之熱交換電路管理技術
WO2012078306A1 (en) Battery power path management apparatus and methods
TWI673932B (zh) 電池裝置
US9627962B2 (en) Fast blocking switch
JP4398312B2 (ja) 半導体スイッチの制御装置
US10756626B2 (en) Power conversion circuit
CN112350288B (zh) 用于热插拔控制器的通信端子
CN104283199A (zh) 采用多开关的涌入控制
KR20150013179A (ko) 전류 제한 시스템 및 방법
US9819257B2 (en) DC-to-DC converter input node short protection
KR101147258B1 (ko) 포지티브 직류전원 과부하 차단회로
US8704554B1 (en) Suppressing electrical bus transients in electronic circuitry
JP2006197747A (ja) 電源装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant