JP2006180591A - 電源装置および電気回路 - Google Patents

Abstract

【課題】 負荷に対する電池からの電力供給を制御するＦＥＴの短絡障害を、その定常運転時に速やかに検出し得る診断機能を備えた電源装置を提供する。
【解決手段】 負荷に対する電力源としての電池(１０)の電源出力ラインに直列に介挿された電源出力制御用のＦＥＴ(１１)に対して、そのゲート・ソース間に故障診断用のＦＥＴ(１４)を並列接続し、故障判定回路(１７)においては故障診断用ＦＥＴの出力電圧をモニタして電源出力制御用ＦＥＴの健全性を定する。
【選択図】 図１

Description

本発明は、負荷に対する電力源としての電池を備え、この電池の電源出力ラインに直列に介挿された電源出力制御用のＦＥＴ（電界効果トランジスタ）の健全性を簡易にモニタする機能（診断機能）を備えた電源装置および電気回路に関する。

ロボットや各種通信機器等の負荷を駆動する電力源として電池を用いることが多い。特に電池としてＮi-ＭＨ電池やＬiイオン電池等の二次電池を用いた電源装置においては、専ら、ＦＥＴ等のスイッチ素子を上記電池の電源出力ラインに直列に介挿するようにしている。そして負荷の短絡等に起因する過電流が検出されたときや出力電圧が不足するとき等に上記スイッチ素子をオフ動作させることで二次電池と負荷とを切り離し、これによって二次電池を保護するようにしている。

またこの種の電源装置においては、上記ＦＥＴ（スイッチ素子）の健全性がその動作信頼性を確保する上での要となることから、例えばＦＥＴのソース電圧をモニタする監視回路を設け、この監視回路にて上記ＦＥＴのゲート・ソース間の開放故障（ＦＥＴの故障）を検出して警報を発することも行われている（例えば特許文献１を参照）。
特開平８−３０８１４３号公報

ところで上述した電源装置に組み込んだ上記スイッチ素子（ＦＥＴ）の故障診断は、専ら、負荷を切り離した状態で電源装置を実際に作動させ、この状態において電源装置が正常に機能しているか否かを判定して行われている。この為、その手間が煩雑である上、実際に電源装置を運用している状態においてリアルタイムに上記ＦＥＴの故障診断を実行することができないと言う不具合があった。しかもＦＥＴの故障の大半は熱に起因するゲート・ソース間の短絡破壊であり、これを速やかに検知することが強く望まれている。

本発明はこのような事情を考慮してなされたもので、その目的は、負荷に対する電池からの電力供給を制御するスイッチ素子（ＦＥＴ）を備えた電源装置の定常的な運転状態において、上記ＦＥＴの短絡障害を速やかに検出することのできる診断機能を備えた電源装置を提供することにある。

上述した目的を達成するべく本発明は、負荷に対する電池からの電力供給を制御するスイッチ素子（ＦＥＴ）の故障の大半が熱に起因するゲート・ソース間の短絡破壊であり、このゲート・ソース間の短絡破壊が生じた場合にはドレイン・ソース間も短絡状態となって、いわゆる全ピンショート状態となることに着目している。
そこで本発明に係る電源装置は、負荷に対する電力源としての電池の電源出力ラインに直列に介挿された電源出力制御用のＦＥＴに対して、そのゲート・ソース間に故障診断用のＦＥＴを並列接続し、故障判定回路においては上記故障診断用のＦＥＴの出力電圧をモニタして前記電源出力制御用のＦＥＴの健全性を判定するようにしたことを特徴としている。

ちなみに前記電池はＮi-ＭＨ電池やＬiイオン電池等の二次電池からなり、前記電源出力制御用のＦＥＴは充放電制御回路によりそのゲート電圧が制御されてオン・オフされる大電力スイッチング用ＦＥＴからなる。そして前記故障判定回路は、前記電源出力制御用のＦＥＴをオン動作させている状態において前記故障診断用のＦＥＴの出力電圧が消失したとき、これを前記電源出力制御用のＦＥＴの短絡障害として検出するように構成される（請求項２）。

また本発明に係る電気回路は、出力ラインに直列に介挿された出力制御用のＦＥＴと、この出力制御用のＦＥＴのゲート・ソース間に並列接続された故障診断用のＦＥＴとを備えたことを特徴としている。

上記構成の電源装置によれば、電源出力制御用のＦＥＴが熱等によりゲート・ソース間が短絡し、これに伴ってドレイン・ソース間が短絡しても、この電源出力制御用ＦＥＴを介する出力電圧（ドレイン電圧）に変化が生じることはないが、上記電源出力制御用ＦＥＴのゲート・ソース間に並列接続された故障診断用のＦＥＴは、前記電源出力制御用ＦＥＴのゲート・ソース間の短絡によってオン動作することがないので、故障診断用ＦＥＴのオン・オフ状態によって、つまり故障診断用ＦＥＴの出力電圧（ソース電圧）をモニタすることによって前記電源出力制御用ＦＥＴが短絡故障したか否かを容易に、しかも確実に判定することができる。従ってわざわざ故障診断モードを設定することなく、電源装置を定常的に運用しながら、電源出力制御用ＦＥＴの故障診断をリアルタイムに実行することが可能となり、その短絡故障を速やかに検出することが可能となる。

同様に本発明に係る電気回路では、出力制御用ＦＥＴの故障診断をリアルタイムに実行することができる。

以下、図面を参照して本発明の一実施形態に係る電源装置について説明する。
図１はこの実施形態に係る電源装置の要部概略構成を示す図で、１０はＮi-ＭＨ電池やＬiイオン電池等の電池（ＢＡＴ）である。この電源装置は、上記電池１０を負荷２０に対する電力源としたもので、電池１０の電源出力ラインに電源出力制御用のスイッチ素子としても大電力スイッチング用ＦＥＴ（Ｑ１）１１を直列に介挿して構成される。この例では、電池１０の正極端子（＋）にＦＥＴ１１のソースを接続し、該ＦＥＴ１１のドレインを正極端子Ｐに接続している。そして上記正極端子（＋）と前記電池１０の負極端子（−）に接続された負極端子Ｎとの間に負荷２０を接続することで該負荷２０に対する電源供給ラインが形成されている。

尚、上記ＦＥＴ１１は、マイクロコンピュータ等からなる充放電制御部１２からの制御信号Ｄ_CHGを受けてオン・オフ動作する制御用トランジスタ（ＦＥＴ；Ｑ２）１３の出力Ｖ１をゲートに受けてオン・オフ制御される。具体的には上記ＦＥＴ１１は、そのソース・ドレイン間に抵抗Ｒ１を並列接続すると共に、そのゲートに抵抗Ｒ２を介して制御用トランジスタ（ＦＥＴ；Ｑ２）１３を直列に接続している。そして制御用トランジスタ（ＦＥＴ；Ｑ２）１３をオン動作させたとき、この制御用トランジスタ１３介して前記抵抗Ｒ１,Ｒ２により分圧された前記電池１０の電圧をゲート制御電圧Ｖ１として入力することで前記ＦＥＴ１１はオン動作（導通）する。また制御用トランジスタ（ＦＥＴ；Ｑ２）１３をオフ動作させたときには、制御用トランジスタ１３を介する電流路が遮断されることからＦＥＴ１１のゲートには前記電池１０の出力電圧がそのまま印加されるので、そのゲート・ソース間電圧が［０］となり、従ってＦＥＴ１１はオフ動作（遮断）する。

一方、上述したＦＥＴ１１のソース・ゲート間には、故障診断用のＦＥＴ（Ｑ３）１４が並列に接続されている。即ち、ＦＥＴ１４は、そのソースおよびゲートを前述したＦＥＴ１１のソースおよびゲートにそれぞれ共通接続して設けられており、その出力端であるドレインを直列接続された抵抗Ｒ３,Ｒ４を介して接地している。このＦＥＴ１４の出力回路には、その出力電圧検出用のトランジスタ（Ｑ４）１５が接続され、更にこのトランジスタ１５の出力端子には、遅延・電圧反転機能を備えた出力バッファとしてのトランジスタ（Ｑ５）１６が接続されている。

これらのトランジスタ１５,１６を主体として構成される故障判定回路１７は、前述した故障診断用のＦＥＴ（Ｑ３）１４がオン動作し、これによって前記抵抗Ｒ３,Ｒ４の直列回路の両端に加わる前記電池１０からの電圧により生じる出力電圧Ｖ２をモニタすることにより、上記ＦＥＴ１４がオン動作しているか否かを判定する役割を担う。そしてＦＥＴ１４のオン動作が確認されたとき、前述した電源出力制御用のＦＥＴ１１が正常に機能している旨の信号ＦＥＴ_OKを出力し、これを前記充放電制御部１２に出力するものとなっている。

充放電制御部１２はこの信号ＦＥＴ_OKを受けたとき、前述した電源出力の為の制御信号Ｄ_CHGを継続的に出力し、一方、上記信号ＦＥＴ_OKが途絶えたとき、電源出力制御用のＦＥＴ１１が短絡故障したとして上記制御信号Ｄ_CHGの出力を停止する。この制御信号Ｄ_CHGの出力停止により制御用トランジスタ（Ｑ２）１３がオフ制御され、また前記ＦＥＴ１１が短絡故障した旨の警報（アラーム）が発せられる。

即ち、上述した如く構成された電源装置においては、図２にその動作波形を模式的に示すように、電源出力制御用のＦＥＴ（Ｑ１）１１が健全で正常に機能する場合、該ＦＥＴ１１のオン・オフに伴って故障診断用のＦＥＴ（Ｑ３）１４もオン・オフする。従って制御信号Ｄ_CHGを出力してＦＥＴ１１をオン動作させたとき、ＦＥＴ１４の出力電圧Ｖ２が所定の電圧レベルまで立ち上がっていれば、ＦＥＴ１１を介して電池１０から負荷２０へと正常に電源供給がなされていると判断することができる。

これに対して電源出力制御用のＦＥＴ（Ｑ１）１１が熱破壊してそのソース・ゲート間が短絡し、これに伴ってソース・ドレイン間の短絡した場合、ＦＥＴ１１の機能が損なわれているにも拘わらず電源１０からの電力が負荷２０に対して供給される状態がそのまま維持される。しかしこの場合、ＦＥＴ１１の短絡に伴って故障診断用のＦＥＴ（Ｑ３）１４のソース・ゲート間に加わる電圧が［０］となるので該ＦＥＴ１４はオフ動作（遮断）することになり、ＦＥＴ１４の出力電圧Ｖ２が［０］となる。故障判定回路１７は、このような出力電圧Ｖ２の低下を検出することで前述したように電源出力制御用のＦＥＴ１１の短絡故障を判定することが可能となる。

従って上述した故障診断用のＦＥＴ（Ｑ３）１４と、このＦＥＴ１４の出力を監視する故障判定回路１７とを備えた電源装置によれば、通常の態様で電源装置を運用している状態のまま、電源出力制御用のＦＥＴ（Ｑ１）１１の短絡故障の有無をリアルタイムにモニタすることができる。そしてＦＥＴ１１の短絡故障の発生を検出した場合には、速やかにアラームを発生して、その対処を促すことが可能となる。しかも従来のように故障診断の為のモードを設定することなく、その運用期間の全てにおいてＦＥＴ１１の健全性を定常的に確認することが可能となるので、電源装置としての信頼性（動作保証性）を十分に高めることが可能となる等の実用上多大なる効果が奏せられる。

尚、本発明は上述した実施形態に限定されるものではなく、出力制御用のＦＥＴ（Ｑ１）と故障診断用のＴＥＴ（Ｑ３）とを１パッケージ化し、故障診断機能付きＦＥＴとしての応用等も可能である。また上述の実施形態においては、電池１０からの電力供給のために電源出力制御用のＦＥＴ（Ｑ１）１１を直列に介挿し、このＦＥＴ１１のソース・ゲート間に故障診断用のＦＥＴ（Ｑ３）１４を並列に接続して上記ＦＥＴ１１の故障を判定しているが、単に出力ラインに直列に介挿された出力制御用のＦＥＴと、この出力制御用のＦＥＴのゲート・ソース間に故障診断用のＦＥＴを並列接続した電気回路として、上記出力制御用のＦＥＴの故障を判定しても良い。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施し得ることは言うまでもない。

本発明の一実施形態に係る電源装置の要部概略構成図。 図１に示す電源装置における電源出力制御用のＦＥＴの短絡故障の検出作用を示す動作波形図。

符号の説明

１０ 電池
１１ 電源出力制御用のＦＥＴ
１２ 充放電制御部
１３ 制御用トランジスタ
１４ 故障診断用のＦＥＴ
１５ 出力電圧検出用のトランジスタ
１６ 出力バッファとしてのトランジスタ
１７ 故障判定回路

Claims (3)

1. 負荷に対する電力源としての電源装置であって、
   電源出力ラインに直列に介挿された電源出力制御用のＦＥＴと、
   この電源出力制御用のＦＥＴのゲート・ソース間に並列接続された故障診断用のＦＥＴと、
   この故障診断用のＦＥＴの出力電圧をモニタして前記電源出力制御用のＦＥＴの健全性を判定する故障判定回路と
   を具備したことを特徴とする電源装置。
2. 前記電源出力制御用のＦＥＴは充放電制御回路によりそのゲート電圧が制御されてオン・オフされるものであって、
   前記故障判定回路は、前記電源出力制御用のＦＥＴをオン動作させている状態において前記故障診断用のＦＥＴの出力電圧が消失したとき、これを前記電源出力制御用のＦＥＴの短絡障害として検出するものである請求項１に記載の電源装置。
3. 出力ラインに直列に介挿された出力制御用のＦＥＴと、
   この出力制御用のＦＥＴのゲート・ソース間に並列接続された故障診断用のＦＥＴと
   を具備したことを特徴とする電気回路。

Images