JP4473927B2 - 短絡保護装置 - Google Patents

Description

本発明は一般的に、短絡保護装置に関する。とりわけ本発明は、自動車両用のエンジンの制御回路に関する。

通常、このような装置は電源に接続され、たとえば自動車両のバッテリーに接続される。短絡時に装置を保護するために、電源と該装置との接続部はヒューズを有する。付加的にこのような装置は、電源が装置に誤って逆接続された場合に逆接続保護を行うために使用することができる。このような逆接続保護を行うためには、電界効果トランジスタ、ＦＥＴを含むアクティブ保護回路、とりわけＭＯＳ‐ＦＥＴを含むアクティブな保護回路を使用することが実施可能である。これにより、装置の高電流消費で現れる散逸パワーが制限される。

ヒューズによって保護される線路の短絡では、ヒューズがトリガされるまでのＩ２ｔ値すなわち電流２乗時間積は、該ヒューズの定格電流の上昇とともに上昇する。ヒューズの定格電流が高いほど、該ヒューズがトリガされるかまたは飛ぶまでに消費されるエネルギーは増大し、たとえば火事のリスクも増大する。また、装置の消費電流が高いほど、必要とされるワイヤサイズも大きくなる。ワイヤ断面積が２．５ｍｍ^２を上回ると、このようなワイヤの加工は複雑になり、メカニクスおよび電流容量に関して適切に設計されたプラグを必要とする。このような２つの欠点を回避するためには、２つの線路を並列接続することができる。これら２つの線路はそれぞれのヒューズによって保護されるので、ヒューズを比較的低い定格電流で設計し、線路が単一である場合と比較して小さい断面積でワイヤを設計することができる。

したがって本発明の課題は、装置の給電入力端のうち１つにおける接地との短絡時に、損傷のリスクを制限する短絡保護装置を提供することである。

前記課題は、請求項１の特徴を有する短絡保護装置によって解決される。

本発明では、以下の短絡保護装置を提供する。すなわち、該装置と電源の端子とを接続するための２つの給電入力端と、相互に接続され該給電入力端に接続された２つの給電路とが設けられており、各給電路は、該給電路を遮断するための遮断手段を有し、該給電路のうち一方の給電路から他方の給電路を流れる電流を検出する検出手段と、該検出手段によって検出された電流に依存して該給電路の遮断手段を制御するための制御手段とが設けられており、該制御手段は該遮断手段および検出手段に接続されている短絡保護装置を提供する。

本発明による装置は、該装置内で並列に延在する２つの給電路を有する。前記給電路の端部のうち１つにおいて該給電路は相互に接続されることにより、接続部分、共通の接続点が形成される。給電路の端部のうちそれぞれ他方の端部では、該給電路は該給電入力端のうち異なる給電入力端に接続される。装置が電源に接続され、給電入力端のうち１つで短絡が発生した場合、短絡が発生していない給電入力端から前記接続部分へ電流が流れ、この接続部分から、短絡が発生した給電入力端に接続された給電路を通って、短絡が発生した給電入力端へ流れる。短絡が発生した給電入力端に接続された給電路を流れる電流は、短絡が発生していない通常の動作時の電流の流れ方向と逆の方向に流れる。前記接続部分から、短絡が発生した給電入力端に接続された給電路を流れる電流が検出される。この検出された電流は、給電路を接続および遮断するための給電路内に含まれる遮断手段を制御するために使用される。

とりわけ、検出される電流が満たさなければならない所定の条件に依存して遮断手段を制御することができる。本発明では、相応の遮断手段が所属の給電路を遮断する場合、２つの給電路間の結合は短絡時には遮断される。有利には、給電路は保護される。このことにより、装置を保護するために使用されるヒューズのＩ２ｔ値の低減を実現することもできる。というのも、給電路のうち１つの給電路の接地との短絡時には、ヒューズのうち１つのみがトリガされるからである。

本装置は、給電入力端が電源の端子に接続されているか否かを検知するための検知手段を有し、この検知手段は評価回路に接続されている。この評価回路は、装置が給電されているか否かを検知するように構成されている。有利には、評価回路はマイクロコントローラを有する。

さらに有利には、本発明による装置では、２つの並列する給電路に分かれた電流が対称的であるか否かを検査することができる。とりわけ、外部コンポーネントおよび／または内部コンポーネントの経時変化および／または損傷によって、装置の給電路に流れる電流が不均衡に分かれることがある。有利には、検出手段と該検出手段によって検出された電流とを付加的に、分かれた電流が対称的であるか否かを検査するのに使用することができる。こうするためには、検出手段の出力端を特定の評価ユニットに接続し、この評価ユニットによって、検出された電流が相応に解釈されるように構成することができる。

有利な実施形態では、遮断手段は制御可能なスイッチまたは抵抗器を有し、とりわけ電界効果トランジスタ、ＦＥＴを有する。これによって、給電路の非常に迅速な遮断と低い散逸パワーとが保証される。

別の有利な実施形態では制御手段は、検出された電流と所定の閾値とを比較するための比較手段を有する。この制御手段は、比較の結果に依存して遮断手段を制御するように構成されている。たとえば、検出された電流が所定の閾値に達した場合、制御手段は遮断手段を駆動することにより、給電路は遮断される。閾値の定義により、短絡を正確に検出することができる。

有利には制御手段は、前記比較手段および遮断手段に接続された制御可能なスイッチを有し、とりわけトランジスタを有する。これは、遮断手段を駆動するために非常に簡単かつ効率的な手段である。

有利な実施形態では前記検出手段は、給電路のコンポーネントにおける電圧降下を検出するように構成されている。この場合、前記給電路を流れる電流は間接的に検出される。これは、逆電流を検出するために非常に簡単かつ正確な手段である。

前記検出手段は、遮断手段における電圧降下を検出するように構成することができる。とりわけ、遮断手段がＦＥＴを有し、ＦＥＴのドレイン‐ソース間における電圧降下を検出するように構成されている場合、本発明による装置は大きな複雑性を要することなく、短絡からの効率的な保護を実現する。短絡時には、逆に流れる電流によって正のドレイン‐ソース間電圧が生じ、このドレイン‐ソース間電圧を検出して給電路の遮断を制御するのに使用することができる。有利には遮断手段は、短絡が存在する間は遮断状態に維持される。

別の有利な実施形態では、給電路のうち少なくとも１つの給電路は、該少なくとも１つの給電路の相応の遮断手段に直列接続された分路を有し、検出手段は該分路における電圧降下を検出するように構成されている。このことは有利である。その理由は、検出手段は遮断手段における電流を直接的に検出しないからである。

有利には、給電路のうち少なくとも１つの給電路の遮断手段に接続された制御手段は、該少なくとも１つの給電路が遮断手段によって遮断された後、該少なくとも１つの給電路を再接続するための所定の遅延時間を生成するための自動再始動回路を有する。このことにより、分路における電圧降下が低減し、とりわけ、給電路の遮断に起因して所定の値を下回った場合に、遮断手段は給電路を自動的に再接続しないことが保証される。

とりわけ遮断手段は、電源の逆接続から装置を保護するように構成される。このことにより、本発明による装置は別の保護を実現する。すなわち、装置のコンポーネントを破壊するおそれのある逆接続からの保護を実現する。

有利な実施形態では、給電路のうち少なくとも１つの給電路はさらに、逆接続保護用に別の遮断手段を有し、この別の遮断手段は、該少なくとも１つの給電路の遮断手段に直列接続されている。この場合、逆接続保護用のこの別の遮断手段と、短絡時に保護に使用される遮断手段とは、相互に別個にされる。有利には逆接続時に、遮断手段において容易に電流を検出し、さらに検出手段を保護することもできる。

有利には、前記別の遮断手段は別のＦＥＴを有する。このＦＥＴを制御可能なスイッチとして使用することにより、逆接続時の遮断が非常に簡単に保証される。

別の有利な実施形態では、検出手段は差動増幅器を有する。このような増幅器により、電流を正確に、かつ複雑な回路構成なしで検出することができる。これは、高コスト効率の手段である。

別の有利な実施形態では、給電入力端はそれぞれ、相応の検知手段に接続されている。このような構成により、装置への給電が適正に行われているか否かを一層良好に、かつより正確に検知することが保証される。

有利には、各検知手段はそれぞれ分圧器を有する。これは、検知手段のとりわけ簡単かつ高コスト効率の構成である。

有利な実施形態では、電源入力端はヒューズを介して電源の端子に接続されている。このことにより、短絡からの装置の基本的な保護が保証される。

有利な実施形態では本装置は、該装置を電源の端子に接続するための給電入力端を２つより多く有し、相互間で接続され給電入力端に接続された給電路を２つより多く有し、各給電路は、所属の給電路を遮断するための遮断手段を有する。このような構成により、本装置を流れる電流を２つより多くの給電路に分けることもできる。この構成によってさらに、たとえばワイヤおよびヒューズの構成要件が削減される。

有利な実施形態では本装置は、自動車両のエンジンを制御するための制御回路である。とりわけ、電源は自動車両のバッテリーであり、給電入力端に接続される該電源の端子はバッテリーの正端子である。

以下で、本発明を例示する実施形態を添付図に即して説明する。
図１ 本発明の短絡保護装置の第１の実施形態を示す。
図２ 本発明の短絡保護装置の第２の実施形態を示す。
図３ 本発明の短絡保護装置の第３の実施形態を示す。

図面において同一および／または同様の特徴は、特記しない限り、同一の参照番号によって示される。

図１は、本発明の短絡保護装置の第１の実施形態を示す。ここでは本装置は、自動車両とりわけ自動車のエンジンを制御するための制御回路１である。制御回路１は２つの給電入力端２および３を有し、これらの給電入力端２および３は電源に接続される。ここでは、電源は自動車両のバッテリー４である。両給電入力端２および３はバッテリー４の同一の端子に接続されており、ここでは正端子５に接続されている。バッテリー４と制御回路１との間のワイヤを保護するために、給電入力端２，３とバッテリー４との接続部にヒューズ６および７が介挿される。

制御回路１はさらに第１の給電路８および第２の給電路９を有し、該第１の給電路８は第１の端部で給電入力端２に接続されており、該第２の給電路９は第１の端部で給電入力端３に接続されている。給電路８，９はそれぞれの第２の端部で相互に接続されており、これによって接続部分１０が形成されている。この接続部分１０は、２つの給電路８，９の共通の接続点となっている。

第１の給電路８は第１の電界効果トランジスタ１１，ＦＥＴを有し、この電界効果トランジスタ１１はここではｎチャネル型ＭＯＳ‐ＦＥＴである。このＦＥＴ１１は、給電路８を遮断するための遮断手段として使用される制御可能なスイッチまたは抵抗器とすることができる。ＦＥＴ１１のソースは給電入力端２に接続されており、該ＦＥＴ１１のドレインは接続部分１０に接続されている。ＦＥＴ１１には典型的には、該ＦＥＴ１１のソース‐ドレイン間接続部に対して並列に動作するボディダイオード１２が組み込まれている。ボディダイオード１２のアノードはＦＥＴ１１のソースに接続されており、該ボディダイオード１２のカソードは該ＦＥＴ１１のドレインに接続されている。ＦＥＴ１１は、バッテリー４の逆接続から制御回路１を保護するように構成されている。バッテリー４が適正な極性で制御回路１に接続されている場合、制御回路１はまず、ＦＥＴ１１のボディダイオード１２によって給電される。

その後、ある程度の遅延でＦＥＴ１１のゲート‐ソース間に正の補助的な電圧が形成され、これがＦＥＴ１１をスイッチオンする。バッテリー４が誤った極性で制御回路１に接続された場合、すなわち制御回路１が逆接続された場合、ＦＥＴ１１は常にダイオードとして動作する。というのも、ＦＥＴ１１のゲート‐ソース間に補助的な電圧は形成されないからである。ボディダイオード１２は逆バイアスされる。ＦＥＴ１１は制御回路１および該制御回路１のコンポーネントをブロックし、負の電圧ひいては破壊から保護する。もちろん、ｎチャネル型ＦＥＴではなくｐチャネル型ＦＥＴを有する制御回路１を構成することもできる。

ＦＥＴ１１に対して並列に差動増幅器１３が接続されている。増幅器１３の反転入力端はＦＥＴ１１のソースに接続されており、該増幅器１３の非反転入力端は該ＦＥＴ１１のドレインに接続されている。それゆえ、差動増幅器１３はＦＥＴ１１のドレイン‐ソース間の電圧降下を検出する。差動増幅器１３は、給電路８を流れる電流を検出するための検出手段として構成され、とりわけ逆方向に流れる電流、すなわち給電路９から接続部分１０へ流れここから給電路８へ流れてここを流れる電流を検出するための検出手段として構成される。この電流は、給電路８のコンポーネントにおける電圧降下を使用して、ここではＦＥＴ１１のドレイン‐ソース間抵抗における電圧降下を使用して間接的に検出される。

差動増幅器１３の出力端は比較器１４に接続されている。さらに、ここでは比較手段として構成された比較器１４の入力端１５に基準電圧Ｕｒｅｆが印加される。基準電圧Ｕｒｅｆは、給電路８を流れる電流に対して予め決定された特定の閾値である。比較器１４は差動増幅器１３の出力と基準電圧Ｕｒｅｆとを比較し、この比較の結果に相応する信号を出力する。比較器１４の出力端はトランジスタ１６のベースに結合されている。トランジスタ１６のエミッタは接地に接続されており、該トランジスタ１６のコレクタは抵抗器１７を介してＦＥＴ１１のゲートに接続されている。トランジスタ１６は、比較器１４の出力信号に依存してＦＥＴ１１をスイッチオンおよびスイッチオフする制御可能なスイッチとなるように構成される。比較器１４、トランジスタ１６および抵抗器１７は、検出手段すなわち差動増幅器１３によって検出された電流に依存して、給電路８の遮断手段すなわちＦＥＴ１１を制御するための制御手段となるように構成される。

給電入力端２は付加的に、直列接続された抵抗器１８および抵抗器１９を有する分圧器に接続される。分圧器は他方の端部において接地に接続されている。分圧器の２つの抵抗器１８，１９間に存在する出力端２０は、マイクロコントローラの入力端、とりわけマイクロコントローラのアナログ入力端に接続されている。マイクロコントローラは、給電入力端２に給電電圧が印加されたか否かを検出するために使用されるように構成されている。とりわけ、ヒューズ６がトリガされたか否かを検出することができる。マイクロコントローラは評価回路の一部である。

第２の給電路９は第１の給電路８と同様に構成されている。相応に、第２の給電路９は第２のＦＥＴ２１を有し、この第２のＦＥＴ２１のソースは給電入力端３に接続されており、該第２のＦＥＴ２１のドレインは接続部分１０に接続されている。ＦＥＴ２１はボディダイオード２２を有する。ＦＥＴ２１に対して並列に差動増幅器２３が接続されている。差動増幅器２３の出力端は比較器２４に接続されており、この比較器２４も、基準電圧Ｕｒｅｆが印加される入力端２５を有する。比較器２４の出力端はトランジスタ２６のベースに接続されており、該トランジスタ２６のエミッタは接地に接続されており、該トランジスタ２６のコレクタは抵抗器２７を介してＦＥＴ２１のゲートに接続されている。給電入力端３は、直列接続された抵抗器２８および２９を有する分圧器に接続されている。

分圧器の２つの抵抗器２８，２９間に存在する出力端３０は、マイクロコントローラの別の入力端、とりわけマイクロコントローラのアナログ入力端に接続されている。マイクロコントローラは、給電入力端３に給電電圧が印加されたか否かを検出するために使用されるように構成されている。とりわけ、ヒューズ７がトリガされたか否かを検出することができる。

本発明による制御回路１によって、給電入力端２，３のうち１つの入力端において短絡時にコンポーネントを保護することができ、とりわけヒューズ６，７を保護することができる。図１は給電入力端３における接地との短絡３１を示す。給電入力端２における短絡は、相応に処理される。制御回路１は２つの並列な給電路８，９を有し、これらの給電路８，９は双方とも、バッテリー４の正端子５に接続されている。これは、ワイヤに関する要件、とりわけワイヤの断面積に関する要件が縮減されるように、電流を前記２つの給電路に分布するように構成されている。したがって、さらに別の保護が無い場合、短絡３１時、すなわちＦＥＴ１１，２１を制御する差動増幅器１３，２３と比較器１４，２４とトランジスタ１６，２６等によって提供される保護が無い場合、両ヒューズ６，７はトリガされるかまたは飛んでしまう。このような別の保護が無い場合、非常に高い電流が給電入力端３と、接地との短絡部３１とへ直接流れる。さらに、非常に高い電流が給電入力端２へ流れ、給電路８を通って接続部分１０へ流れ、ここから逆電流として給電路９および短絡部３１を通って接地へ流れる。このような場合、高電流が制御回路１に流れるのを阻止するために、両ヒューズ６，７はトリガされるかまたは飛んでしまう。

本発明の第１の実施形態では、ＦＥＴ１１または２１における正のドレイン‐ソース間電圧が検出される。検出されたドレイン‐ソース間電圧が、基準電圧Ｕｒｅｆによって設定された所定値を超える場合、給電入力端２，３が短絡された給電路８または９に所属する相応のＦＥＴ１１または２１がスイッチオフされ、所属の給電路８または９を遮断する。給電入力端３において短絡３１が存在する場合、ヒューズ７はトリガされて破壊される。いずれにせよ、ＦＥＴ２１が給電路９を遮断するので、ヒューズ６を保護することができる。

短絡が存在する間は、ＦＥＴ１１または２１はスイッチオフ状態にとどまり、所属の給電路８または９は遮断状態にとどまる。有利には、短絡は解消された場合でも、ヒューズは飛んだままである場合、ＦＥＴ１１または２１はスイッチオフ状態にとどまる。相応のＦＥＴ１１または２１のソースは分圧器を介して接地に接続されており、バッテリー４の正電位はドレインに印加される。このことはとりわけ、給電入力端２，３におけるバッテリー電圧の有無を監視することによって、ヒューズが飛んだか否かを検知する場合に有利である。上記のように、抵抗器１８，１９および２８，２９を有する分圧器をこの検知に使用することができる。ヒューズ６または７が飛んだままである場合、所属の分圧器において、制御回路１の外部から、すなわちバッテリー４によって供給される電圧から発生される電圧降下は存在しない。所属の給電路８または９のＦＥＴ１１または２１が短絡後に永続的にスイッチオフ状態にとどまる場合、相応の分圧器において制御回路１内部から発生される電圧降下は存在しない。このようにして、ヒューズが飛んだか否かを検知することができる。

図２は、本発明の短絡保護装置の第２の実施形態を示す。基本的に、第２の実施形態による制御回路１は図１の第１の実施形態の制御回路１に相応する。相違点としては、図２の制御回路１は第１の給電路８において第１の分路３２を有し、第２の給電路９において第２の分路３３を有する。分路３２はＦＥＴ１１に直列接続されており、ＦＥＴ１１と接続部分１０との間に配置されている。この第２の実施形態では、給電路８のコンポーネントにおける電圧降下を検出するための差動増幅器１３はＦＥＴ１１に並列接続されておらず、分路３２に並列接続されている。それゆえ、差動増幅器１３は分路３２における電圧降下を検出する。

またこの第２の実施形態では、給電路９のコンポーネントにおける電圧降下を検出するための差動増幅器２３はＦＥＴ２１に並列接続されておらず、分路３３に並列接続されている。それゆえ、差動増幅器２３は分路３３における電圧降下を検出する。ＦＥＴ１１および２１はここでも、分路３２，３３における電圧降下が比較器１４，２４に印加された基準電圧Ｕｒｅｆより高い場合に、給電路８，９を遮断するように構成されている。

第２の実施形態による制御回路１は、差動増幅器１３，２３がバッテリー４の正端子５に直接接続されなくなるという利点を有する。ＦＥＴ１１および２１はバッテリー４と差動増幅器１３，２３との間に配置されており、ここでも制御回路１をバッテリー４の逆接続から保護するために使用されるので、バッテリー４の逆接続の場合に不適切な負電圧が差動増幅器１３，２３の入力端に印加されることがなくなる。

さらに、それぞれ相応の給電路８，９の遮断後にそれぞれ相応の分路３２，３３における電圧降下が低減された場合にＦＥＴ１１，２１の直接的なスイッチオンを回避するために、比較器１４の出力端とトランジスタ１６との間に自動再始動回路３４が配置されており、比較器２４の出力端とトランジスタ２６との間に自動再始動回路３５が配置されている。自動再始動回路３４，３５は、給電路８，９がＦＥＴ１１，２１によって遮断された後に該給電路８，９を再接続するための所定の遅延時間を発生するように構成されている。有利には、ＦＥＴ１１，２１の連続的な高周波のスイッチオンおよびスイッチオフが阻止される。自動再始動回路３４，３５によって、短絡時にＦＥＴ１１，２１は迅速にスイッチオフされ、それによって、給電路８，９は迅速に遮断され、ＦＥＴ１１，２１の再度のスイッチオン前に十分な遅延時間も提供される。ＦＥＴ１１，２１を診断目的でスイッチオフすると、ヒューズがトリガされたかまたは飛んだことを検知することができる。

図３は、本発明の短絡保護装置の第３の実施形態を示す。基本的に、第３の実施形態による制御回路１は図１の第１の実施形態の制御回路１に相応する。相違点として、図３の制御回路１は第３のＦＥＴ３６を有し、第３のＦＥＴ３６は第１の給電路８に配置され、ＦＥＴ１１に直列接続されており、ＦＥＴ３６のソースは給電入力端２に接続されており、該ＦＥＴ３６のドレインはＦＥＴ１１のソースに接続されている。

また、図３の制御回路１は第４のＦＥＴ３７を有し、第４のＦＥＴ３７は第２の給電路９に配置され、ＦＥＴ２１に直列接続されており、ＦＥＴ３７のソースは給電入力端３に接続されており、該ＦＥＴ３７のドレインはＦＥＴ２１のソースに接続されている。図１の第１の実施形態とは対照的に、ＦＥＴ１１，２１は制御回路１をバッテリー４の逆接続から保護するという役割を果たさない。ここでは、この役割はＦＥＴ３６，３７によって果たされる。逆接続からの保護と短絡からの保護という２つの役割は、ここでは別個の手段によって行われる。ＦＥＴ３６，３７のゲート３８，３９には補助的な制御電圧が印加され、これによってＦＥＴ３６，３７はスイッチオンされる。これらの補助的な制御電圧は、バッテリーとの接続の極性が適正である場合にＦＥＴ３６，３７のボディダイオードによって形成される。

図３の第３の実施形態による制御回路１の利点は、差動増幅器１３，２３の入力端がクリティカルな負電圧から保護され、とりわけ過渡電圧から保護されることである。ヒューズが飛んだ場合、ＦＥＴ３６，３７は再びスイッチオンされない。自動再始動回路３４，３５のような付加的な自動再始動回路は必要ない。図１の第１の実施形態に関してすでに説明したように、ヒューズが飛んだ理由が何であるかにかかわらず、ヒューズが飛んだことを任意の時点で検知することができる。

並列な給電路８，９間の電流が対称的に分かれることは、制御回路１内部のコンポーネントおよび回路構成と外部の接続エレメントとに依存し、たとえばヒューズ、端子、バッテリー４と制御回路１との間のワイヤに依存する。回路内部構成の抵抗が低いほど、外部エレメントの影響は高くなる。外部エレメントまたは接続部の経年変化または損傷に起因する電流の不均衡な分流は、それぞれの給電路を流れる電流を測定すると検知することができる。ここでは、差動増幅器１３，２３を使用して、付加的にこの電流を検出または測定することができる。たとえば、差動増幅器１３，２３の出力端とマイクロコントローラの別の入力端との間にフィルタを使用して、該差動増幅器１３，２３の出力端をマイクロコントローラのこの別の入力端に接続する。

上記では、本発明の有利な実施形態を説明した。これは本発明を制限しない一例に過ぎないと考えるべきである。請求の範囲および発明の詳細な説明において定義された発明の範囲内で、本発明のコアから逸脱することなく、数多くの変更を行うことができる。とりわけ、制御回路１内に２つより多くの給電路を設け、電流をこれら２つより多くの給電路に分布することができる。有利には、このような構成によってさらに、たとえばワイヤおよびヒューズの構成要件が削減される。

本発明の短絡保護装置の第１の実施形態を示す。 本発明の短絡保護装置の第２の実施形態を示す。 本発明の短絡保護装置の第３の実施形態を示す。

Claims (20)

1. 短絡保護装置（１）において、
   （ａ）該短絡保護装置（１）と電源（４）の端子（５）とを接続するための２つの給電入力端（２，３）と、
   （ｂ）相互間で接続され該給電入力端（２，３）に接続された２つの給電路（８，９）
   とを有し、
   各給電路（８，９）は、該給電路（８，９）を遮断するための遮断手段（１１，２１）を有し、
   （ｃ）該給電路（８，９）のうちいずれか１つの給電路から他方の給電路を流れる電流を検出するための検出手段（１３，２３）と、
   （ｄ）該検出手段（１３，２３）によって検出された電流に依存して該給電路（８，９）の遮断手段（１１，２１）を制御するための制御手段（１４，１６，２４，２６）と、
   （ｅ）該給電入力端（２，３）が該電源（４）の端子（５）に接続されているか否かを検出するための検知手段（１８〜２０，２８〜３０）
   とが設けられており、
   該制御手段（１４，１６，２４，２６）は、該遮断手段（１１，２１）および検出手段（１３，２３）に接続されており、
   該検知手段（１８〜２０，２８〜３０）は評価回路に接続されていることを特徴とする、短絡保護回路。
2. 前記遮断手段（１１，２１）は制御可能なスイッチまたは抵抗器を有し、とりわけ電界効果トランジスタ、ＦＥＴを有する、請求項１記載の短絡保護装置。
3. 前記制御手段（１４，１６，２４，２６）は、検出された電流と所定の閾値との比較を行うための比較手段（１４，２４）を有し、
   該制御手段（１４，１６，２４，２６）は、該比較の結果に依存して前記遮断手段（１１，２１）を制御するように構成されている、請求項１または２記載の短絡保護装置。
4. 前記制御手段（１４，１６，２４，２６）は、前記比較手段（１４，２４）および遮断手段（１１，２１）に接続された制御可能なスイッチ、とりわけトランジスタ（１６，２６）を有する、請求項３記載の短絡保護装置。
5. 前記検出手段（１３，２３）は、前記給電路（８，９）のコンポーネントにおける電圧降下を検出するように構成されている、請求項１から４までのいずれか１項記載の短絡保護装置。
6. 前記検出手段（１３，２３）は、前記遮断手段（１１，２１）における電圧降下を検出するように構成されている、請求項５記載の短絡保護装置。
7. 前記遮断手段（１１，２１）はＦＥＴを有し、該ＦＥＴにおけるドレイン‐ソース間の電圧降下を検出するように構成されている、請求項６記載の短絡保護装置。
8. 前記給電路（８，９）のうち少なくとも１つの給電路は、該少なくとも１つの給電路の相応の遮断手段（１１，２１）に直列接続された分路（３２，３３）を有し、
   前記検出手段（１３，２３）は、該分路（３２，３３）における電圧降下を検出するように構成されている、請求項５記載の短絡保護装置。
9. 前記給電路（８，９）のうち少なくとも１つの給電路の遮断手段（１１，２１）に接続された制御手段（１４，２４，２６）は自動再始動回路（３４，３５）を有し、
   該自動再始動回路（３４，３５）は、該少なくとも１つの給電路が前記遮断手段（１１，２１）によって遮断された後、該少なくとも１つの給電路を再接続するための所定の遅延時間を生成する、請求項８記載の短絡保護装置。
10. 前記遮断手段（１１，２１）は、前記短絡保護装置（１）を前記電源（４）の逆接続から保護するように構成されている、請求項１から９までのいずれか１項記載の短絡保護装置。
11. 前記給電路（８，９）のうち少なくとも１つの給電路は、逆接続保護用に別の遮断手段（３６，３７）も有し、
    該別の遮断手段（３６，３７）は、該少なくとも１つの給電路の遮断手段（１１，２１）に直列接続されている、請求項１から７までのいずれか１項記載の短絡保護装置。
12. 前記別の遮断手段（３６，３７）は別のＦＥＴも有する、請求項１１記載の短絡保護装置。
13. 前記検出手段（１３，２３）は差動増幅器を有する、請求項１から１２までのいずれか１項記載の短絡保護装置。
14. 前記給電入力端（２，３）はそれぞれ検知手段（１８〜２０，２８〜３０）に接続されている、請求項１から１３までのいずれか１項記載の短絡保護装置。
15. 前記検知手段（１８〜２０，２８〜３０）はそれぞれ分圧器を有する、請求項１４記載の短絡保護装置。
16. 前記給電入力端（２，３）はヒューズ（６，７）を介して前記電源（４）の端子（５）に接続されている、請求項１から１５までのいずれか１項記載の短絡保護装置。
17. 前記短絡保護装置（１）と前記電源（４）の端子（５）とを接続するための２つより多くの給電入力端（２，３）と、相互間で接続され該給電入力端（２，３）に接続された２つより多くの給電路（８，９）とが設けられており、
    各給電路（８，９）は、所属の給電路（８，９）を遮断するための遮断手段（１１，２１）を有する、請求項１から１６までのいずれか１項記載の短絡保護装置。
18. 自動車両のエンジンを制御するための制御回路（１）である、請求項１から１７までのいずれか１項記載の短絡保護装置。
19. 前記電源（４）は自動車両のバッテリーである、請求項１から１８までのいずれか１項記載の短絡保護装置。
20. 前記給電入力端（２，３）に接続される前記電源（４）の端子（５）は、前記バッテリーの正端子（５）である、請求項１９記載の短絡保護装置。

Images