JPH07121252A - 安定化電源回路内蔵ｉｃ - Google Patents
安定化電源回路内蔵ｉｃInfo
- Publication number
- JPH07121252A JPH07121252A JP5290137A JP29013793A JPH07121252A JP H07121252 A JPH07121252 A JP H07121252A JP 5290137 A JP5290137 A JP 5290137A JP 29013793 A JP29013793 A JP 29013793A JP H07121252 A JPH07121252 A JP H07121252A
- Authority
- JP
- Japan
- Prior art keywords
- output
- current
- voltage
- circuit
- power transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/908—Inrush current limiters
Abstract
(57)【要約】
【目的】要求された定格出力電流に対応する安定化電源
回路が安全確実迅速に設計可能な構成の安定化電源回路
内蔵ＩＣを実現する。 【構成】出力電圧Ｖｏの目標値からのずれに対応した誤
差信号Ａに応じて降下電圧量（Ｖcc−Ｖｏ）を制御する
ことで出力電圧Ｖｏを安定させる安定化電源回路内蔵Ｉ
Ｃにおいて、降下電圧量の制御のために誤差信号Ａに応
じた電流を出力するパワートランジスタＱP1（，ＱP2）
とこのパワートランジスタの出力電流の上限をその定格
出力電流以下に制限する電流制限回路４１（，４２）と
を有する出力回路であって設計条件が既知である出力回
路を複数並列に備え、全てのパワートランジスタＱP1，
ＱP2の出力電流の上限値の和が安定化電源回路の定格出
力電流とされる。
回路が安全確実迅速に設計可能な構成の安定化電源回路
内蔵ＩＣを実現する。 【構成】出力電圧Ｖｏの目標値からのずれに対応した誤
差信号Ａに応じて降下電圧量（Ｖcc−Ｖｏ）を制御する
ことで出力電圧Ｖｏを安定させる安定化電源回路内蔵Ｉ
Ｃにおいて、降下電圧量の制御のために誤差信号Ａに応
じた電流を出力するパワートランジスタＱP1（，ＱP2）
とこのパワートランジスタの出力電流の上限をその定格
出力電流以下に制限する電流制限回路４１（，４２）と
を有する出力回路であって設計条件が既知である出力回
路を複数並列に備え、全てのパワートランジスタＱP1，
ＱP2の出力電流の上限値の和が安定化電源回路の定格出
力電流とされる。
Description
【０００１】
【産業上の利用分野】この発明は、安定化電源回路内蔵
ＩＣに関し、詳しくは、安定化し得る電流についての定
格値増大の要求に対し容易に対処できる電源回路を内蔵
するＩＣに関する。
ＩＣに関し、詳しくは、安定化し得る電流についての定
格値増大の要求に対し容易に対処できる電源回路を内蔵
するＩＣに関する。
【０００２】
【従来の技術】図５に、従来のＩＣに内蔵されている安
定化電源回路の例を示す。また、図６にパワートランジ
スタに関する部分が一部異なる例も示す。ここで、１は
基準電圧Ｖｒを発生する基準電圧源、２は出力電圧Ｖｏ
を抵抗分圧して検出電圧Ｖｆとして検出する出力電圧検
出回路、３は基準電圧Ｖｒと検出電圧Ｖｆとの誤差を増
幅して出力する誤差増幅回路である。これらにより、一
定の制御目標値（Ｖｒ×（Ｒ１＋Ｒ２）／Ｒ２）からの
出力電圧Ｖｏのずれに対応した誤差信号Ａを発生する。
定化電源回路の例を示す。また、図６にパワートランジ
スタに関する部分が一部異なる例も示す。ここで、１は
基準電圧Ｖｒを発生する基準電圧源、２は出力電圧Ｖｏ
を抵抗分圧して検出電圧Ｖｆとして検出する出力電圧検
出回路、３は基準電圧Ｖｒと検出電圧Ｖｆとの誤差を増
幅して出力する誤差増幅回路である。これらにより、一
定の制御目標値（Ｖｒ×（Ｒ１＋Ｒ２）／Ｒ２）からの
出力電圧Ｖｏのずれに対応した誤差信号Ａを発生する。
【０００３】ＱP は誤差増幅回路３の出力に応じて電源
電圧Ｖccから出力電圧Ｖｏにまで降下させる電圧を制御
するパワートランジスタである。これにより、誤差信号
Ａに応じて基準電圧Ｖｒと検出電圧Ｖｆ（＝Ｖｏ×Ｒ２
／（Ｒ１＋Ｒ２））とが一致するように電源電圧Ｖccか
ら出力電圧Ｖｏへの降下電圧量（Ｖcc−Ｖｏ）が制御さ
れ、常時出力電圧Ｖｏが一定の制御目標値（Ｖｒ×（Ｒ
１＋Ｒ２）／Ｒ２）になるように制御される。そこで、
電源電圧Ｖccが変動したり、出力電圧Ｖｏを受ける負荷
状態が変動した場合であっても、出力電圧Ｖｏはほぼ一
定に安定化される。
電圧Ｖccから出力電圧Ｖｏにまで降下させる電圧を制御
するパワートランジスタである。これにより、誤差信号
Ａに応じて基準電圧Ｖｒと検出電圧Ｖｆ（＝Ｖｏ×Ｒ２
／（Ｒ１＋Ｒ２））とが一致するように電源電圧Ｖccか
ら出力電圧Ｖｏへの降下電圧量（Ｖcc−Ｖｏ）が制御さ
れ、常時出力電圧Ｖｏが一定の制御目標値（Ｖｒ×（Ｒ
１＋Ｒ２）／Ｒ２）になるように制御される。そこで、
電源電圧Ｖccが変動したり、出力電圧Ｖｏを受ける負荷
状態が変動した場合であっても、出力電圧Ｖｏはほぼ一
定に安定化される。
【０００４】また、４は過電流検出回路、５は誤差増幅
回路３の動作電流を制御する電流制御回路であり、これ
らはトランジスタＱP の保護回路として設けられてい
る。すなわち、トランジスタＱp を介する出力電流がト
ランジスタの定格を越えると又は越えんとすると、この
ことが過電流検出回路４によって検出され、この検出信
号を受けると電流制御回路５が誤差増幅回路３の動作電
流を制限する。これにより、誤差増幅器３における増幅
率が低下し、出力電圧Ｖｏの安定化に優先して、出力電
流の増加が抑制される。そこで、出力電流がパワートラ
ンジスタＱp の定格出力電流以下に制限され、パワート
ランジスタＱp ひいてはＩＣの破壊が防止される。
回路３の動作電流を制御する電流制御回路であり、これ
らはトランジスタＱP の保護回路として設けられてい
る。すなわち、トランジスタＱp を介する出力電流がト
ランジスタの定格を越えると又は越えんとすると、この
ことが過電流検出回路４によって検出され、この検出信
号を受けると電流制御回路５が誤差増幅回路３の動作電
流を制限する。これにより、誤差増幅器３における増幅
率が低下し、出力電圧Ｖｏの安定化に優先して、出力電
流の増加が抑制される。そこで、出力電流がパワートラ
ンジスタＱp の定格出力電流以下に制限され、パワート
ランジスタＱp ひいてはＩＣの破壊が防止される。
【０００５】
【発明が解決しようとする課題】このような従来の安定
化電源回路内蔵ＩＣでは、出力電圧の制御にパワートラ
ンジスタが要る。一般に、パワートランジスタは、大電
流を流すためトランジスタ領域の面積が広いことから電
流の局所集中を防止して電流密度の均一化を図る必要が
あり、さらに配線抵抗の均一化やプロセスによるばらつ
きの抑制等を図る必要もあり、定格電流が大きくなるほ
どレイアウト等の設計が困難となり設計時間も長くなり
がちである。また、電流能力や安全動作領域などの動作
特性に関してもこれらとトランジスタ領域の面積とが単
純に比例するとも限らないため、実際に試作して動作結
果を見なければ確実な性能を論じ得ないという特質があ
って、設計効率が悪く開発リスクも高いという問題があ
る。
化電源回路内蔵ＩＣでは、出力電圧の制御にパワートラ
ンジスタが要る。一般に、パワートランジスタは、大電
流を流すためトランジスタ領域の面積が広いことから電
流の局所集中を防止して電流密度の均一化を図る必要が
あり、さらに配線抵抗の均一化やプロセスによるばらつ
きの抑制等を図る必要もあり、定格電流が大きくなるほ
どレイアウト等の設計が困難となり設計時間も長くなり
がちである。また、電流能力や安全動作領域などの動作
特性に関してもこれらとトランジスタ領域の面積とが単
純に比例するとも限らないため、実際に試作して動作結
果を見なければ確実な性能を論じ得ないという特質があ
って、設計効率が悪く開発リスクも高いという問題があ
る。
【０００６】このため、このような問題を伴うパワート
ランジスタを要する安定化電源回路を内蔵するＩＣに
も、このままでは、全く同様の問題がある。この発明の
目的は、このような従来技術の問題点を解決するもので
あって、要求された定格出力電流に対応する安定化電源
回路が安全確実迅速に設計可能な構成の安定化電源回路
内蔵ＩＣを実現することにある。
ランジスタを要する安定化電源回路を内蔵するＩＣに
も、このままでは、全く同様の問題がある。この発明の
目的は、このような従来技術の問題点を解決するもので
あって、要求された定格出力電流に対応する安定化電源
回路が安全確実迅速に設計可能な構成の安定化電源回路
内蔵ＩＣを実現することにある。
【０００７】
【課題を解決するための手段】この目的を達成するため
のこの発明の安定化電源回路内蔵ＩＣの構成は、電源電
圧からの電圧降下により一定電圧の出力電圧を発生する
に際し、制御目標値からの前記出力電圧のずれに対応し
た誤差信号を発生し、この誤差信号に応じて前記電圧降
下のための降下電圧量を制御することで前記出力電圧を
安定させる安定化電源回路内蔵ＩＣにおいて、以下に示
す構成の出力回路を複数並列に備え、全ての前記出力回
路におけるパワートランジスタの出力電流の電流制限さ
れた上限値についての総和が、設計要求仕様値としての
ＩＣにおける安定化電源回路の出力電流の最大値以上の
値であり、これが定格出力電流とされるものである。
のこの発明の安定化電源回路内蔵ＩＣの構成は、電源電
圧からの電圧降下により一定電圧の出力電圧を発生する
に際し、制御目標値からの前記出力電圧のずれに対応し
た誤差信号を発生し、この誤差信号に応じて前記電圧降
下のための降下電圧量を制御することで前記出力電圧を
安定させる安定化電源回路内蔵ＩＣにおいて、以下に示
す構成の出力回路を複数並列に備え、全ての前記出力回
路におけるパワートランジスタの出力電流の電流制限さ
れた上限値についての総和が、設計要求仕様値としての
ＩＣにおける安定化電源回路の出力電流の最大値以上の
値であり、これが定格出力電流とされるものである。
【０００８】前記出力回路の構成としては、個別にパワ
ートランジスタとこれの保護回路としての電流制限回路
とを有するものであり、動作特性やレイアウト等のＩＣ
設計上の条件が既知である。パワートランジスタは、前
記降下電圧量を制御するために、前記誤差信号に応じた
出力電流を前記電源電圧側から前記出力電圧側へ流すも
のである。電流制限回路は、前記パワートランジスタの
出力電流を検出して、前記パワートランジスタの出力電
流の上限を、前記パワートランジスタの定格出力電流又
はこれ以下の所定の許容値に制限するものである。
ートランジスタとこれの保護回路としての電流制限回路
とを有するものであり、動作特性やレイアウト等のＩＣ
設計上の条件が既知である。パワートランジスタは、前
記降下電圧量を制御するために、前記誤差信号に応じた
出力電流を前記電源電圧側から前記出力電圧側へ流すも
のである。電流制限回路は、前記パワートランジスタの
出力電流を検出して、前記パワートランジスタの出力電
流の上限を、前記パワートランジスタの定格出力電流又
はこれ以下の所定の許容値に制限するものである。
【０００９】
【作用】このような構成のこの発明の安定化電源回路内
蔵ＩＣにあっては、単にパワートランジスタが並列に設
けられるのではなく、パワートランジスタとこれの電流
制限回路との組が単位とされて複数並列に設けられる。
このように電流制限回路と組み合わされたパワートラン
ジスタは、個々に制限された上限値で出力電流が飽和す
るので、過大な出力による破壊を避けるための制約条件
が全体に緩和される。すなわち、複数の出力回路の特性
等にばらつきがあり一部の出力回路において出力が上限
に達しているときでもこのことによって他の出力回路の
動作は制約されることがないので、出力が上限に達して
いない出力回路が他にある限り、総和の出力電流はまだ
増加する余裕がある。
蔵ＩＣにあっては、単にパワートランジスタが並列に設
けられるのではなく、パワートランジスタとこれの電流
制限回路との組が単位とされて複数並列に設けられる。
このように電流制限回路と組み合わされたパワートラン
ジスタは、個々に制限された上限値で出力電流が飽和す
るので、過大な出力による破壊を避けるための制約条件
が全体に緩和される。すなわち、複数の出力回路の特性
等にばらつきがあり一部の出力回路において出力が上限
に達しているときでもこのことによって他の出力回路の
動作は制約されることがないので、出力が上限に達して
いない出力回路が他にある限り、総和の出力電流はまだ
増加する余裕がある。
【００１０】このことから、このＩＣの定格出力電流
は、単純に複数のパワートランジスタの定格出力電流の
総和となり、個々のパワートランジスタの特性のばらつ
きの影響を受けないこととなる。そこで、一の出力回路
の設計条件さえ予め明らかにしておけば、これの必要数
の並列化によって、直ちに要求仕様に見合う定格出力電
流のＩＣを設計することができる。したがって、かかる
条件を満足するこの発明の安定化電源回路内蔵ＩＣは、
降下電圧量を制御するパワートランジスタの出力電流の
増大要求に対処するに際し、要求された定格出力電流に
対応する安定化電源回路を安全確実迅速に設計すること
が可能なものである。
は、単純に複数のパワートランジスタの定格出力電流の
総和となり、個々のパワートランジスタの特性のばらつ
きの影響を受けないこととなる。そこで、一の出力回路
の設計条件さえ予め明らかにしておけば、これの必要数
の並列化によって、直ちに要求仕様に見合う定格出力電
流のＩＣを設計することができる。したがって、かかる
条件を満足するこの発明の安定化電源回路内蔵ＩＣは、
降下電圧量を制御するパワートランジスタの出力電流の
増大要求に対処するに際し、要求された定格出力電流に
対応する安定化電源回路を安全確実迅速に設計すること
が可能なものである。
【００１１】
【実施例】以下、この発明の安定化電源回路内蔵ＩＣの
一実施例について図面を参照して説明する。図１に、出
力回路を２つ備えた最小構成の例を示す。（ａ）はブロ
ック図であり、（ｂ）は具体的な回路図である。ここ
で、基準電圧源１、出力電圧検出回路２、誤差増幅回路
３は従来と同様なので同一の符号を以て示す。また、パ
ワートランジスタＱP1及びパワートランジスタＱP2も、
それぞれ図５におけるパワートランジスタＱP と同様の
ものであるが、これらが並列に設けられている点は従来
と異なる。以下、従来との相違点を中心に説明する。
一実施例について図面を参照して説明する。図１に、出
力回路を２つ備えた最小構成の例を示す。（ａ）はブロ
ック図であり、（ｂ）は具体的な回路図である。ここ
で、基準電圧源１、出力電圧検出回路２、誤差増幅回路
３は従来と同様なので同一の符号を以て示す。また、パ
ワートランジスタＱP1及びパワートランジスタＱP2も、
それぞれ図５におけるパワートランジスタＱP と同様の
ものであるが、これらが並列に設けられている点は従来
と異なる。以下、従来との相違点を中心に説明する。
【００１２】３０は、誤差増幅回路３の出力する誤差信
号Ａを出力回路の数だけ複製してそれぞれの出力回路に
送出する言わば信号分配回路である。これは、カレント
ミラー回路の入力側トランジスタを共用する複数のカレ
ントミラー回路が主であり、入力側トランジスタに誤差
信号電流を受ける。これにより、誤差信号と同じ電流値
の電流信号が複数生成され、それぞれ減算回路５１，５
２に分配される。このように信号分配回路３０がカレン
トミラー回路で構成されているので、出力回路の数に合
わせてカレントミラー回路の出力側トランジスタの数を
増やすだけで、信号分配回路３０は出力回路数の増大に
簡単に対処し得る．
号Ａを出力回路の数だけ複製してそれぞれの出力回路に
送出する言わば信号分配回路である。これは、カレント
ミラー回路の入力側トランジスタを共用する複数のカレ
ントミラー回路が主であり、入力側トランジスタに誤差
信号電流を受ける。これにより、誤差信号と同じ電流値
の電流信号が複数生成され、それぞれ減算回路５１，５
２に分配される。このように信号分配回路３０がカレン
トミラー回路で構成されているので、出力回路の数に合
わせてカレントミラー回路の出力側トランジスタの数を
増やすだけで、信号分配回路３０は出力回路数の増大に
簡単に対処し得る．
【００１３】４１は、パワートランジスタＱP1に対応し
て設けられた過電流検出回路である。これは、パワート
ランジスタＱP1のコレクタラインに直列に挿入された抵
抗と、この抵抗に発生する電圧をベース−エミッタ間電
圧として受けるトランジスタとからなる。この抵抗は、
パワートランジスタＱP1のコレクタ電流がパワートラン
ジスタＱP1の定格電流値に達したときに両端に発生する
電圧がこのトランジスタをオンさせる電圧値となるよう
な値に、抵抗値が設定されている。これにより、トラン
ジスタＱp1を介する出力電流がトランジスタの定格を越
えんとすると、このことが検出電流として検出される。
この検出電流は減算回路５１に送出される。
て設けられた過電流検出回路である。これは、パワート
ランジスタＱP1のコレクタラインに直列に挿入された抵
抗と、この抵抗に発生する電圧をベース−エミッタ間電
圧として受けるトランジスタとからなる。この抵抗は、
パワートランジスタＱP1のコレクタ電流がパワートラン
ジスタＱP1の定格電流値に達したときに両端に発生する
電圧がこのトランジスタをオンさせる電圧値となるよう
な値に、抵抗値が設定されている。これにより、トラン
ジスタＱp1を介する出力電流がトランジスタの定格を越
えんとすると、このことが検出電流として検出される。
この検出電流は減算回路５１に送出される。
【００１４】５１は、信号分配回路３０の出力する電流
信号の一つを加算側入力とし、過電流検出回路４１の出
力する検出電流を減算側入力とする減算回路である。こ
れの出力は、パワートランジスタＱP1のベース電流とさ
れる。上述の如く信号分配回路３０からの電流信号は誤
差信号Ａに対応しており過電流検出回路４１からの検出
電流はパワートランジスタＱP1のコレクタ電流がパワー
トランジスタＱP1の定格電流値に達しない限り零である
から、パワートランジスタＱP1のコレクタ電流がパワー
トランジスタＱP1の定格電流値以下のときパワートラン
ジスタＱP1は誤差信号Ａに応じた出力電流を電源電圧側
から出力電圧側へ流す。これにより、電源電圧Ｖccから
出力電圧Ｖｏへの降下電圧量（Ｖcc−Ｖｏ）が制御され
る。
信号の一つを加算側入力とし、過電流検出回路４１の出
力する検出電流を減算側入力とする減算回路である。こ
れの出力は、パワートランジスタＱP1のベース電流とさ
れる。上述の如く信号分配回路３０からの電流信号は誤
差信号Ａに対応しており過電流検出回路４１からの検出
電流はパワートランジスタＱP1のコレクタ電流がパワー
トランジスタＱP1の定格電流値に達しない限り零である
から、パワートランジスタＱP1のコレクタ電流がパワー
トランジスタＱP1の定格電流値以下のときパワートラン
ジスタＱP1は誤差信号Ａに応じた出力電流を電源電圧側
から出力電圧側へ流す。これにより、電源電圧Ｖccから
出力電圧Ｖｏへの降下電圧量（Ｖcc−Ｖｏ）が制御され
る。
【００１５】これに対し、パワートランジスタＱP1のコ
レクタ電流がパワートランジスタＱP1の定格電流値に達
すると、過電流検出回路４１からの検出電流が零でなく
なる。そして、これが信号分配回路３０からの電流信号
から差し引かれる。このことから、誤差信号Ａよりも小
さな値のベース電流しかパワートランジスタＱP1に供給
されなくなる。そこで、パワートランジスタＱP1の出力
電流の増加が抑制される。これにより、パワートランジ
スタＱP1の出力電流がパワートランジスタＱp1の定格出
力電流以下に制限され、その結果パワートランジスタＱ
p1が保護される。つまり、過電流検出回路４１と減算回
路５１とは、パワートランジスタＱp1の保護回路として
の電流制限回路を構成する。
レクタ電流がパワートランジスタＱP1の定格電流値に達
すると、過電流検出回路４１からの検出電流が零でなく
なる。そして、これが信号分配回路３０からの電流信号
から差し引かれる。このことから、誤差信号Ａよりも小
さな値のベース電流しかパワートランジスタＱP1に供給
されなくなる。そこで、パワートランジスタＱP1の出力
電流の増加が抑制される。これにより、パワートランジ
スタＱP1の出力電流がパワートランジスタＱp1の定格出
力電流以下に制限され、その結果パワートランジスタＱ
p1が保護される。つまり、過電流検出回路４１と減算回
路５１とは、パワートランジスタＱp1の保護回路として
の電流制限回路を構成する。
【００１６】詳細な説明は割愛するが、過電流検出回路
４２と減算回路５２も、同様の構成であり、パワートラ
ンジスタ保護回路としての電流制限回路として機能す
る。ただし、これらは、パワートランジスタＱP2に対応
して設けられたものである点が、パワートランジスタＱ
p1に対応して設けられた過電流検出回路４１及び減算回
路５１と異なる。このように電流制限回路がパワートラ
ンジスタのベース電流を制限する構成を採用したので、
誤差増幅回路３の動作電流を制限する従来の構成と異な
り、パワートランジスタばかりでなく電流制限回路をも
含む出力回路について、その並列化が可能となった。
４２と減算回路５２も、同様の構成であり、パワートラ
ンジスタ保護回路としての電流制限回路として機能す
る。ただし、これらは、パワートランジスタＱP2に対応
して設けられたものである点が、パワートランジスタＱ
p1に対応して設けられた過電流検出回路４１及び減算回
路５１と異なる。このように電流制限回路がパワートラ
ンジスタのベース電流を制限する構成を採用したので、
誤差増幅回路３の動作電流を制限する従来の構成と異な
り、パワートランジスタばかりでなく電流制限回路をも
含む出力回路について、その並列化が可能となった。
【００１７】このような構成の安定化電源回路内蔵ＩＣ
の動作を説明する。パワートランジスタＱp1，ＱP2は、
それぞれ従来のパワートランジスタＱp と同じものであ
るから、これらの動作特性は既知である。この例ではこ
れらの定格出力電流は１Ａである。また、ＩＣ内領域に
おける配置やプロセス等の関係でパワートランジスタＱ
p1のｈfeがパワートランジスタＱP2のそれの２倍になっ
てしまったとする。この場合、通常動作では、同じ誤差
信号の値に対しパワートランジスタＱp1の出力電流がパ
ワートランジスタＱP2のそれの２倍となる。
の動作を説明する。パワートランジスタＱp1，ＱP2は、
それぞれ従来のパワートランジスタＱp と同じものであ
るから、これらの動作特性は既知である。この例ではこ
れらの定格出力電流は１Ａである。また、ＩＣ内領域に
おける配置やプロセス等の関係でパワートランジスタＱ
p1のｈfeがパワートランジスタＱP2のそれの２倍になっ
てしまったとする。この場合、通常動作では、同じ誤差
信号の値に対しパワートランジスタＱp1の出力電流がパ
ワートランジスタＱP2のそれの２倍となる。
【００１８】ここで、先ず、出力電圧Ｖｏを受ける負荷
（図示せず。）の状態が軽いとき、具体的には負荷に供
給すべき出力電流が１．５Ａ以下のときを説明する。こ
のときは、パワートランジスタＱp1，ＱP2が共に定格電
流以下の状態なので両方とも出力電流を制限されること
がない。そこで、出力電流の２／３をパワートランジス
タＱp1が供給し、出力電流の１／３をパワートランジス
タＱp2が供給する。これにより、負荷に必要な電流が出
力されて出力電圧Ｖｏが負荷に発生し、この電圧が制御
目標の一定値に保たれる。
（図示せず。）の状態が軽いとき、具体的には負荷に供
給すべき出力電流が１．５Ａ以下のときを説明する。こ
のときは、パワートランジスタＱp1，ＱP2が共に定格電
流以下の状態なので両方とも出力電流を制限されること
がない。そこで、出力電流の２／３をパワートランジス
タＱp1が供給し、出力電流の１／３をパワートランジス
タＱp2が供給する。これにより、負荷に必要な電流が出
力されて出力電圧Ｖｏが負荷に発生し、この電圧が制御
目標の一定値に保たれる。
【００１９】次に、負荷状態が変動して負荷に供給すべ
き出力電流が１．５Ａに達したときを説明する。このと
き、出力電流の２／３すなわち１Ａをパワートランジス
タＱp1が供給し、出力電流の１／３すなわち残りの０．
５ＡをパワートランジスタＱp2が供給する。このように
パワートランジスタＱp1の出力電流が定格の１Ａに達す
るので、過電流検出回路４１と減算回路５１とからなる
電流制限回路が動作し始める。電流制限回路が動作する
と、パワートランジスタＱp1の出力電流は定格の１Ａに
留まる。
き出力電流が１．５Ａに達したときを説明する。このと
き、出力電流の２／３すなわち１Ａをパワートランジス
タＱp1が供給し、出力電流の１／３すなわち残りの０．
５ＡをパワートランジスタＱp2が供給する。このように
パワートランジスタＱp1の出力電流が定格の１Ａに達す
るので、過電流検出回路４１と減算回路５１とからなる
電流制限回路が動作し始める。電流制限回路が動作する
と、パワートランジスタＱp1の出力電流は定格の１Ａに
留まる。
【００２０】さらに、負荷に供給すべき出力電流が１．
５Ａを越えたときを説明する。このとき、パワートラン
ジスタＱp1の出力電流は定格の１Ａに留まっているが、
残りの１Ａをこえる出力電流はパワートランジスタＱp2
が供給する。このことは、負荷に供給すべき出力電流が
２Ａに達するまで成立する。そして、出力電流が２Ａに
達するとパワートランジスタＱp2の出力電流も制限され
る。これが総和の出力電流の上限である。
５Ａを越えたときを説明する。このとき、パワートラン
ジスタＱp1の出力電流は定格の１Ａに留まっているが、
残りの１Ａをこえる出力電流はパワートランジスタＱp2
が供給する。このことは、負荷に供給すべき出力電流が
２Ａに達するまで成立する。そして、出力電流が２Ａに
達するとパワートランジスタＱp2の出力電流も制限され
る。これが総和の出力電流の上限である。
【００２１】したがって、ＩＣ全体としては、定格出力
電流が２Ａとなる。つまり、出力回路を２組並列にすれ
ば定格出力電流が２倍となる。同様にして、３組以上並
列にすれば定格出力電流が並列化の組数に一致して増加
することが、分かる。なお、説明は割愛するが、図２
に、３組の出力回路を複数並列に備える構成例を２つ示
す。
電流が２Ａとなる。つまり、出力回路を２組並列にすれ
ば定格出力電流が２倍となる。同様にして、３組以上並
列にすれば定格出力電流が並列化の組数に一致して増加
することが、分かる。なお、説明は割愛するが、図２
に、３組の出力回路を複数並列に備える構成例を２つ示
す。
【００２２】また、図３には、パワートランジスタに関
係する部分の異なる他の構成例を示す。これは、パワー
トランジスタＱp1，Ｑp2のコレクタラインに直接に過電
流検出回路４１，４２を設ける代わりに、パワートラン
ジスタＱp1，Ｑp2とベースを共有して並列に設けられた
小さな電流検出用のトランジスタＱp1’，Ｑp2’のコレ
クタに過電流検出回路４１，４２を接続したものであ
る。これにより、過電流検出回路４１，４２における抵
抗による電力損失が少なくて済む。図４は、やはり説明
は割愛するが、３組の出力回路の例である。
係する部分の異なる他の構成例を示す。これは、パワー
トランジスタＱp1，Ｑp2のコレクタラインに直接に過電
流検出回路４１，４２を設ける代わりに、パワートラン
ジスタＱp1，Ｑp2とベースを共有して並列に設けられた
小さな電流検出用のトランジスタＱp1’，Ｑp2’のコレ
クタに過電流検出回路４１，４２を接続したものであ
る。これにより、過電流検出回路４１，４２における抵
抗による電力損失が少なくて済む。図４は、やはり説明
は割愛するが、３組の出力回路の例である。
【００２３】
【発明の効果】以上の説明から理解できるように、この
発明の安定化電源回路内蔵ＩＣにあっては、出力電圧の
目標値からのずれに対応した誤差信号に応じて降下電圧
量を制御することで出力電圧を安定させる安定化電源回
路内蔵ＩＣにおいて、降下電圧量の制御のために誤差信
号に応じた電流を出力するパワートランジスタとこのパ
ワートランジスタの出力電流の上限をその定格出力電流
以下に制限する電流制限回路とを有する出力回路であっ
て設計条件が既知である出力回路を複数並列に備え、全
てのパワートランジスタの出力電流の上限値の和が安定
化電源回路の定格出力電流とされる。
発明の安定化電源回路内蔵ＩＣにあっては、出力電圧の
目標値からのずれに対応した誤差信号に応じて降下電圧
量を制御することで出力電圧を安定させる安定化電源回
路内蔵ＩＣにおいて、降下電圧量の制御のために誤差信
号に応じた電流を出力するパワートランジスタとこのパ
ワートランジスタの出力電流の上限をその定格出力電流
以下に制限する電流制限回路とを有する出力回路であっ
て設計条件が既知である出力回路を複数並列に備え、全
てのパワートランジスタの出力電流の上限値の和が安定
化電源回路の定格出力電流とされる。
【００２４】この構成の採用により、従来の様にパワー
トランジスタ自体を設計し直さずに電流能力や安全動作
領域等が周知されているパワートランジスタを使用する
ことで、出力パワートランジスタの個数と出力電流を安
全かつ確実に比例関係にすることができる。しかも、パ
ワートランジスタ１個当たりについてはばらつきや諸特
性が確保されているので、負荷変動やリップルリジェク
ション等に関する電源の特性についても最適化設計が容
易にできる。したがって、要求された定格出力電流に対
応する安定化電源回路が安全確実迅速に設計可能な構成
の安定化電源回路内蔵ＩＣを実現することができるとい
う効果がある。
トランジスタ自体を設計し直さずに電流能力や安全動作
領域等が周知されているパワートランジスタを使用する
ことで、出力パワートランジスタの個数と出力電流を安
全かつ確実に比例関係にすることができる。しかも、パ
ワートランジスタ１個当たりについてはばらつきや諸特
性が確保されているので、負荷変動やリップルリジェク
ション等に関する電源の特性についても最適化設計が容
易にできる。したがって、要求された定格出力電流に対
応する安定化電源回路が安全確実迅速に設計可能な構成
の安定化電源回路内蔵ＩＣを実現することができるとい
う効果がある。
【図１】図１は、この発明の構成の安定化電源回路内蔵
ＩＣの一実施例について、基本的な構成のブロック図と
回路図である。
ＩＣの一実施例について、基本的な構成のブロック図と
回路図である。
【図２】図２は、それを基に出力回路の並列度を高めた
例である。
例である。
【図３】図３は、この発明の構成の安定化電源回路内蔵
ＩＣの他の実施例について、基本的な構成のブロック図
と回路図である。
ＩＣの他の実施例について、基本的な構成のブロック図
と回路図である。
【図４】図４は、それを基に出力回路の並列度を高めた
例である。
例である。
【図５】図５は、従来の安定化電源回路内蔵ＩＣの一例
である。
である。
【図６】図６は、従来の安定化電源回路内蔵ＩＣの他の
例である。
例である。
１ 基準電圧源 ２ 出力電圧検出回路 ３ 誤差増幅回路 ４ 過電流検出回路 ５ 電流制御回路 ＱP パワートランジスタ ３０ 信号分配回路 ４１，４２ 過電流検出回路 ５１，５２ 減算回路 Ｑp1，ＱP2 パワートランジスタ
Claims (1)
- 【請求項１】電源電圧からの電圧降下により一定電圧の
出力電圧を発生するに際し、制御目標値からの前記出力
電圧のずれに対応した誤差信号を発生し、この誤差信号
に応じて前記電圧降下のための降下電圧量を制御するこ
とで前記出力電圧を安定させる安定化電源回路内蔵ＩＣ
において、動作特性等の設計条件が既知である出力回路
を複数並列に備え、前記複数の出力回路がそれぞれ前記
降下電圧量の制御のために前記誤差信号に応じた出力電
流を前記電源電圧側から前記出力電圧側へ流すパワート
ランジスタと前記パワートランジスタの出力電流の上限
を前記パワートランジスタの定格出力電流以下の値に制
限する電流制限回路とを有するものであり、前記複数の
出力回路全ての前記パワートランジスタの出力電流の電
流制限された上限値の和が内蔵の安定化電源回路の定格
出力電流とされることを特徴とする安定化電源回路内蔵
ＩＣ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5290137A JPH07121252A (ja) | 1993-10-26 | 1993-10-26 | 安定化電源回路内蔵ｉｃ |
| US08/329,073 US5491401A (en) | 1993-10-26 | 1994-10-25 | Stabilized plural output transistor power source device having a plurality of limiting current control circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5290137A JPH07121252A (ja) | 1993-10-26 | 1993-10-26 | 安定化電源回路内蔵ｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07121252A true JPH07121252A (ja) | 1995-05-12 |
Family
ID=17752272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5290137A Pending JPH07121252A (ja) | 1993-10-26 | 1993-10-26 | 安定化電源回路内蔵ｉｃ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5491401A (ja) |
| JP (1) | JPH07121252A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000138570A (ja) * | 1998-08-28 | 2000-05-16 | Denso Corp | 電気負荷の駆動装置 |
| JP2001339289A (ja) * | 2000-05-26 | 2001-12-07 | Mitsumi Electric Co Ltd | 半導体集積回路の短絡保護回路 |
| JP2010191869A (ja) * | 2009-02-20 | 2010-09-02 | Ricoh Co Ltd | 定電圧回路及びその動作制御方法 |
| KR20150007979A (ko) * | 2013-07-12 | 2015-01-21 | 리니어 테크놀러지 코포레이션 | 핫 스왑 애플리케이션에서의 폴트 검출 |
| KR20150007980A (ko) * | 2013-07-12 | 2015-01-21 | 리니어 테크놀러지 코포레이션 | 여러 스위치를 이용한 돌입 제어 |
| WO2020090616A1 (ja) * | 2018-10-31 | 2020-05-07 | ローム株式会社 | リニア電源回路 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5550462A (en) * | 1993-06-29 | 1996-08-27 | Sharp Kabushiki Kaisha | Regulated power supply circuit and an emitter follower output current limiting circuit |
| DE4335687A1 (de) * | 1993-10-20 | 1995-04-27 | Bosch Gmbh Robert | Vorrichtung zur Regelung einer an einem Verbraucher abfallenden Spannung |
| JP2643813B2 (ja) * | 1993-12-24 | 1997-08-20 | 日本電気株式会社 | 安定化電源回路 |
| KR100577621B1 (ko) * | 1996-09-26 | 2006-11-10 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 부가적인병렬dc-전류싱킹브랜치를갖는전류분배회로 |
| DE19844665C1 (de) * | 1998-09-29 | 2000-03-30 | Siemens Ag | Schaltungsanordnung zur Steuerung und Erfassung des Laststromes durch eine Last |
| US6208125B1 (en) * | 1999-09-20 | 2001-03-27 | Lergity, Inc. | Low noise current source |
| JP4662698B2 (ja) * | 2003-06-25 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | 電流源回路、並びに電流設定方法 |
| US7464803B2 (en) * | 2006-07-24 | 2008-12-16 | Eastman Kodak Company | Orientating apparatus |
| TWI397231B (zh) * | 2008-08-19 | 2013-05-21 | Anpec Electronics Corp | 嵌制電源熱插拔所造成電壓突波之電路及相關晶片 |
| CN104283199B (zh) * | 2013-07-12 | 2019-03-12 | 凌力尔特公司 | 采用多开关的涌入控制 |
| US10843966B2 (en) | 2015-10-03 | 2020-11-24 | Asphalt Sciences Llc | System and method for generating tire rubber asphalt |
| JP7368132B2 (ja) * | 2019-07-22 | 2023-10-24 | ローム株式会社 | シリーズレギュレータ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57125416A (en) * | 1981-01-27 | 1982-08-04 | Mitsubishi Electric Corp | Parallel connection circuit of transistor |
| JPS5818715A (ja) * | 1981-07-15 | 1983-02-03 | テクトロニクス・インコ−ポレイテツド | 電圧安定化回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4398252A (en) * | 1981-04-20 | 1983-08-09 | Kelsey-Hayes Co. | Electric controller having output power limiting circuit |
| US4881023A (en) * | 1988-03-04 | 1989-11-14 | Hughes Aircraft Company | Hybrid high speed voltage regulator with reduction of miller effect |
| JP2531818B2 (ja) * | 1990-02-21 | 1996-09-04 | 株式会社東芝 | 半導体集積回路 |
| JP2669117B2 (ja) * | 1990-07-19 | 1997-10-27 | 富士電機株式会社 | 電圧駆動形半導体素子の駆動回路 |
| JPH05102402A (ja) * | 1991-10-08 | 1993-04-23 | Nec Corp | 半導体装置 |
| US5212616A (en) * | 1991-10-23 | 1993-05-18 | International Business Machines Corporation | Voltage regulation and latch-up protection circuits |
| JP3337079B2 (ja) * | 1991-11-26 | 2002-10-21 | ローム株式会社 | 電源回路 |
| US5343141A (en) * | 1992-06-09 | 1994-08-30 | Cherry Semiconductor Corporation | Transistor overcurrent protection circuit |
| US5428287A (en) * | 1992-06-16 | 1995-06-27 | Cherry Semiconductor Corporation | Thermally matched current limit circuit |
| JPH0720026B2 (ja) * | 1993-02-01 | 1995-03-06 | 日本電気株式会社 | 電流制限回路 |
-
1993
- 1993-10-26 JP JP5290137A patent/JPH07121252A/ja active Pending
-
1994
- 1994-10-25 US US08/329,073 patent/US5491401A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57125416A (en) * | 1981-01-27 | 1982-08-04 | Mitsubishi Electric Corp | Parallel connection circuit of transistor |
| JPS5818715A (ja) * | 1981-07-15 | 1983-02-03 | テクトロニクス・インコ−ポレイテツド | 電圧安定化回路 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000138570A (ja) * | 1998-08-28 | 2000-05-16 | Denso Corp | 電気負荷の駆動装置 |
| JP2001339289A (ja) * | 2000-05-26 | 2001-12-07 | Mitsumi Electric Co Ltd | 半導体集積回路の短絡保護回路 |
| JP2010191869A (ja) * | 2009-02-20 | 2010-09-02 | Ricoh Co Ltd | 定電圧回路及びその動作制御方法 |
| KR20150007979A (ko) * | 2013-07-12 | 2015-01-21 | 리니어 테크놀러지 코포레이션 | 핫 스왑 애플리케이션에서의 폴트 검출 |
| KR20150007980A (ko) * | 2013-07-12 | 2015-01-21 | 리니어 테크놀러지 코포레이션 | 여러 스위치를 이용한 돌입 제어 |
| JP2015019361A (ja) * | 2013-07-12 | 2015-01-29 | リニアー テクノロジー コーポレイションＬｉｎｅａｒ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｒｐｏｒａｔｉｏｎ | 入力ノードから出力ノードに結合される負荷に電力を供給するためのシステム |
| JP2015029264A (ja) * | 2013-07-12 | 2015-02-12 | リニアー テクノロジー コーポレイションＬｉｎｅａｒ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｒｐｏｒａｔｉｏｎ | 入力ノードから出力ノードに電力を供給するためのシステム、システム内の故障状態を検出するための回路、およびシステム内の故障状態を検出する方法 |
| US10418805B2 (en) | 2013-07-12 | 2019-09-17 | Linear Technology Llc | Inrush control with multiple switches |
| WO2020090616A1 (ja) * | 2018-10-31 | 2020-05-07 | ローム株式会社 | リニア電源回路 |
| JPWO2020090616A1 (ja) * | 2018-10-31 | 2021-09-02 | ローム株式会社 | リニア電源回路 |
| US11338747B2 (en) | 2018-10-31 | 2022-05-24 | Rohm Co., Ltd. | Linear power supply circuit |
| US11772586B2 (en) | 2018-10-31 | 2023-10-03 | Rohm Co., Ltd. | Linear power supply circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US5491401A (en) | 1996-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07121252A (ja) | 安定化電源回路内蔵ｉｃ | |
| US4920309A (en) | Error amplifier for use with parallel operated autonomous current or voltage regulators using transconductance type power amplifiers | |
| US7135842B2 (en) | Voltage regulator having improved IR drop | |
| JP6506133B2 (ja) | ボルテージレギュレータ | |
| US10061334B2 (en) | Voltage regulator | |
| US20070210726A1 (en) | Current limiting circuit | |
| US20080164765A1 (en) | Regulator Circuit with Multiple Supply Voltages | |
| US9071047B2 (en) | Voltage regulator | |
| JP2009043220A (ja) | 超低電圧降下型電圧レギュレーター | |
| EP0410423A2 (en) | Multiple power supply system | |
| US6650097B2 (en) | Voltage regulator with reduced power loss | |
| JPH08263152A (ja) | 安定化電源回路 | |
| US20210034088A1 (en) | Power control semiconductor device and variable output voltage power supply | |
| JP4461817B2 (ja) | 半導体集積回路装置 | |
| US6611436B2 (en) | Switching power supply unit having a regulator circuit and electronic apparatus using the same | |
| EP0498638B1 (en) | Power supply system for electric circuits different in operating voltage | |
| US10474180B1 (en) | Current balance circuit | |
| JP3753430B2 (ja) | ディスク記憶システム | |
| JP7425684B2 (ja) | レギュレータ装置 | |
| US20050248329A1 (en) | Current voltage converter circuit | |
| KR0154822B1 (ko) | 다수의 출력 전압을 갖는 레귤레이터 시스템 | |
| JP6480971B2 (ja) | 高速パラレルユニット制御方式の直流電源装置 | |
| KR100298901B1 (ko) | 전류 미러를 이용한 비절연형 디씨/디씨 컨버터의 부하 분담제어장치 | |
| JP2000209848A (ja) | 安定化電源回路 | |
| JP2017004059A (ja) | 定電圧回路 |