JP3337079B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP3337079B2 JP3337079B2 JP33604891A JP33604891A JP3337079B2 JP 3337079 B2 JP3337079 B2 JP 3337079B2 JP 33604891 A JP33604891 A JP 33604891A JP 33604891 A JP33604891 A JP 33604891A JP 3337079 B2 JP3337079 B2 JP 3337079B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- transistor
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
- H05B41/288—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices and specially adapted for lamps without preheating electrodes, e.g. for high-intensity discharge lamps, high-pressure mercury or sodium lamps or low-pressure sodium lamps
- H05B41/292—Arrangements for protecting lamps or circuits against abnormal operating conditions
- H05B41/2928—Arrangements for protecting lamps or circuits against abnormal operating conditions for protecting the lamp against abnormal operating conditions
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
Description
【０００１】
【産業上の利用分野】本発明は、基準電圧を増幅手段で
増幅して取り出すマルチ電源用ＩＣ等に用いられる電源
回路に関する。
増幅して取り出すマルチ電源用ＩＣ等に用いられる電源
回路に関する。
【０００２】
【従来の技術】一般に、ＣＤプレーヤのピックアップの
トラッキングサーボやフォーカスサーボ等、高い精度が
要求される制御を行う各種の制御回路には、制御動作の
信頼性を高めるために電圧変動が極めて小さい電源が必
要であり、この電源には、電圧出力の安定化を図った電
源回路が不可欠である。
トラッキングサーボやフォーカスサーボ等、高い精度が
要求される制御を行う各種の制御回路には、制御動作の
信頼性を高めるために電圧変動が極めて小さい電源が必
要であり、この電源には、電圧出力の安定化を図った電
源回路が不可欠である。
【０００３】図５は、この電源回路の原理的な構成を示
している。即ち、この電源回路には、電圧比較手段とし
ての差動増幅器２とともに出力トランジスタ４を備えた
安定化回路６が設置されており、この安定化回路６の差
動増幅器２の正相入力端子（＋）と接地点との間には電
圧源８が接続され、正相入力端子（＋）に基準電圧Ｖｒ
ｅｆが加えられている。そして、出力トランジスタ４の
コレクタ側に負荷とともに分圧回路を成す抵抗１０、１
２が直列に接続されており、これら出力トランジスタ４
及び抵抗１０、１２の直列回路は、電源端子１４を通し
て電源電圧Ｖｃｃが加えられる電源ライン１５と接地点
との間に直列に接続されている。抵抗１０、１２の分圧
点に現れる電圧Ｖｎは帰還回路１６を通して差動増幅器
２の逆相入力端子（−）に加えられている。
している。即ち、この電源回路には、電圧比較手段とし
ての差動増幅器２とともに出力トランジスタ４を備えた
安定化回路６が設置されており、この安定化回路６の差
動増幅器２の正相入力端子（＋）と接地点との間には電
圧源８が接続され、正相入力端子（＋）に基準電圧Ｖｒ
ｅｆが加えられている。そして、出力トランジスタ４の
コレクタ側に負荷とともに分圧回路を成す抵抗１０、１
２が直列に接続されており、これら出力トランジスタ４
及び抵抗１０、１２の直列回路は、電源端子１４を通し
て電源電圧Ｖｃｃが加えられる電源ライン１５と接地点
との間に直列に接続されている。抵抗１０、１２の分圧
点に現れる電圧Ｖｎは帰還回路１６を通して差動増幅器
２の逆相入力端子（−）に加えられている。
【０００４】このような安定化回路６を備えた電源回路
では、基準電圧Ｖｒｅｆと電圧Ｖｎとが差動増幅器２に
よって比較され、両者の差電圧に応じた電流が出力トラ
ンジスタ４のベースから差動増幅器２側に引き込まれ
る。即ち、この出力トランジスタ４のベース電流は、基
準電圧Ｖｒｅｆを基準にして電圧Ｖｎの偏差に応じた電
流値となる。したがって、出力トランジスタ４には、差
動増幅器２の比較出力としてのベース電流によってコレ
クタ電流が制御され、このコレクタ電流と抵抗１０、１
２とによって得られる安定化出力としての出力電圧Ｖｏ
が出力端子１８から取り出される。
では、基準電圧Ｖｒｅｆと電圧Ｖｎとが差動増幅器２に
よって比較され、両者の差電圧に応じた電流が出力トラ
ンジスタ４のベースから差動増幅器２側に引き込まれ
る。即ち、この出力トランジスタ４のベース電流は、基
準電圧Ｖｒｅｆを基準にして電圧Ｖｎの偏差に応じた電
流値となる。したがって、出力トランジスタ４には、差
動増幅器２の比較出力としてのベース電流によってコレ
クタ電流が制御され、このコレクタ電流と抵抗１０、１
２とによって得られる安定化出力としての出力電圧Ｖｏ
が出力端子１８から取り出される。
【０００５】ところで、このような安定化回路６では、
電源電圧Ｖｃｃが電池によって供給されている場合の電
池の消耗、電池以外の直流電源で供給されている場合に
急激な外部負荷の変動等の外乱によってその値が低下し
て、電源電圧Ｖｃｃが出力電圧Ｖｏに近づく減電時には
出力トランジスタ４が飽和状態に移行することになる。
電源電圧Ｖｃｃが電池によって供給されている場合の電
池の消耗、電池以外の直流電源で供給されている場合に
急激な外部負荷の変動等の外乱によってその値が低下し
て、電源電圧Ｖｃｃが出力電圧Ｖｏに近づく減電時には
出力トランジスタ４が飽和状態に移行することになる。
【０００６】図６は、この安定化回路における出力トラ
ンジスタ４の構成を示す。Ｐ形半導体で形成された基板
２０にはＮ形の高濃度領域からなる埋込み層２２が形成
され、この埋込み層２２を覆ってＮ形のベース領域２４
が形成されている。このベース領域２４はアイソレーシ
ョン領域２６によって他の領域と分離され、その表面層
部分にはＮ形の高濃度領域を以てベース電極２８が形成
されているとともに、高濃度のＰ形導電領域からなるエ
ミッタ領域３０が形成され、このエミッタ領域３０を包
囲して高濃度のＰ形導電領域からなるコレクタ領域３２
が形成されている。したがって、この出力トランジスタ
４は、正常動作時には、ベース領域２４、エミッタ領域
３０及びコレクタ領域３２を以て増幅動作が行われる。
ンジスタ４の構成を示す。Ｐ形半導体で形成された基板
２０にはＮ形の高濃度領域からなる埋込み層２２が形成
され、この埋込み層２２を覆ってＮ形のベース領域２４
が形成されている。このベース領域２４はアイソレーシ
ョン領域２６によって他の領域と分離され、その表面層
部分にはＮ形の高濃度領域を以てベース電極２８が形成
されているとともに、高濃度のＰ形導電領域からなるエ
ミッタ領域３０が形成され、このエミッタ領域３０を包
囲して高濃度のＰ形導電領域からなるコレクタ領域３２
が形成されている。したがって、この出力トランジスタ
４は、正常動作時には、ベース領域２４、エミッタ領域
３０及びコレクタ領域３２を以て増幅動作が行われる。
【０００７】ところが、電源電圧Ｖｃｃの低下でエミッ
タ領域３０側の電位が下がり、その電位とコレクタ領域
３２側の電位との間の電位差が小さくなると、エミッタ
領域３０をエミッタ、ベース領域２４をベース、アイソ
レーション領域２６即ち基板２０をコレクタとする寄生
トランジスタ３４が生起し、この寄生トランジスタ３４
を通してエミッタ領域３０から基板２０側へ突入電流が
流れることになる。この突入電流の大きさは、寄生トラ
ンジスタ３４の規模、即ち、出力トランジスタ４の規模
に応じたものとなる。この場合、出力トランジスタ４は
大きな出力電流を予定しているため、そのエミッタ面積
が大きく、大きいエミッタ面積を持つ寄生トランジスタ
３４に流れる突入電流もそのエミッタ面積に比例して極
めて大きいものとなる。
タ領域３０側の電位が下がり、その電位とコレクタ領域
３２側の電位との間の電位差が小さくなると、エミッタ
領域３０をエミッタ、ベース領域２４をベース、アイソ
レーション領域２６即ち基板２０をコレクタとする寄生
トランジスタ３４が生起し、この寄生トランジスタ３４
を通してエミッタ領域３０から基板２０側へ突入電流が
流れることになる。この突入電流の大きさは、寄生トラ
ンジスタ３４の規模、即ち、出力トランジスタ４の規模
に応じたものとなる。この場合、出力トランジスタ４は
大きな出力電流を予定しているため、そのエミッタ面積
が大きく、大きいエミッタ面積を持つ寄生トランジスタ
３４に流れる突入電流もそのエミッタ面積に比例して極
めて大きいものとなる。
【０００８】このように出力トランジスタ４の飽和状態
は飽和電流に加え、寄生トランジスタ３４による突入電
流が基板２０側に流れ、基板２０の過熱や基板電位を不
安定なものにすることになる。このような減電時の飽和
状態への突入は、安定化動作を毀損し、電源回路の持つ
べき本来の機能を損なうことになる。
は飽和電流に加え、寄生トランジスタ３４による突入電
流が基板２０側に流れ、基板２０の過熱や基板電位を不
安定なものにすることになる。このような減電時の飽和
状態への突入は、安定化動作を毀損し、電源回路の持つ
べき本来の機能を損なうことになる。
【０００９】従来、このような不都合を防止するため、
図７に示す電源回路が提案されている。即ち、この電源
回路では、安定化回路６の出力トランジスタ４の飽和状
態への突入を防止するため、安定化回路６の前段に飽和
防止回路３６が設置されている。この飽和防止回路３６
には、差動増幅器２に対応する差動増幅器３８が設置さ
れているとともに、出力トランジスタ４に対応するトラ
ンジスタ４０が設置され、抵抗１０、１２に対応する抵
抗４２、４４、４６が設置されている。また、差動増幅
器３８の正相入力端子（＋）には、電圧源４８が接続さ
れて基準電圧Ｖｒｅｆが加えられ、また、その逆相入力
端子（−）には抵抗４４、４６の接続点Ｐに発生する基
準電圧Ｖｐが帰還されている。そして、この基準電圧Ｖ
ｐは、基準電圧Ｖｒｅｆに対応して同値であって、安定
化回路６の差動増幅器２の正相入力端子（＋）に加えら
れている。
図７に示す電源回路が提案されている。即ち、この電源
回路では、安定化回路６の出力トランジスタ４の飽和状
態への突入を防止するため、安定化回路６の前段に飽和
防止回路３６が設置されている。この飽和防止回路３６
には、差動増幅器２に対応する差動増幅器３８が設置さ
れているとともに、出力トランジスタ４に対応するトラ
ンジスタ４０が設置され、抵抗１０、１２に対応する抵
抗４２、４４、４６が設置されている。また、差動増幅
器３８の正相入力端子（＋）には、電圧源４８が接続さ
れて基準電圧Ｖｒｅｆが加えられ、また、その逆相入力
端子（−）には抵抗４４、４６の接続点Ｐに発生する基
準電圧Ｖｐが帰還されている。そして、この基準電圧Ｖ
ｐは、基準電圧Ｖｒｅｆに対応して同値であって、安定
化回路６の差動増幅器２の正相入力端子（＋）に加えら
れている。
【００１０】この電源回路において、抵抗４２の抵抗値
をＲα、抵抗４４の抵抗値をＲ1 、抵抗４６の抵抗値を
Ｒ2 、抵抗１０の抵抗値をＲ1 ′、抵抗１２の抵抗値を
Ｒ2 ′とすると、Ｒ1 ：Ｒ2 ＝Ｒ1 ′：Ｒ2 ′となるよ
うに各抵抗１０、１２、４４、４６の各抵抗値を整合さ
せ、寄生トランジスタの影響が少ないトランジスタ４０
を出力トランジスタ４の飽和に先立って飽和するように
抵抗４２が挿入されている。即ち、その飽和に移行する
基準電圧Ｖｐは、電圧Ｖｎより電圧Ｖｒｅｆ・Ｒα／Ｒ
2 だけ低下させている。したがって、減電時、出力トラ
ンジスタ４の飽和に先立ってトランジスタ４０が飽和状
態に移行し、その結果、出力トランジスタ４の飽和状態
への移行が阻止される。
をＲα、抵抗４４の抵抗値をＲ1 、抵抗４６の抵抗値を
Ｒ2 、抵抗１０の抵抗値をＲ1 ′、抵抗１２の抵抗値を
Ｒ2 ′とすると、Ｒ1 ：Ｒ2 ＝Ｒ1 ′：Ｒ2 ′となるよ
うに各抵抗１０、１２、４４、４６の各抵抗値を整合さ
せ、寄生トランジスタの影響が少ないトランジスタ４０
を出力トランジスタ４の飽和に先立って飽和するように
抵抗４２が挿入されている。即ち、その飽和に移行する
基準電圧Ｖｐは、電圧Ｖｎより電圧Ｖｒｅｆ・Ｒα／Ｒ
2 だけ低下させている。したがって、減電時、出力トラ
ンジスタ４の飽和に先立ってトランジスタ４０が飽和状
態に移行し、その結果、出力トランジスタ４の飽和状態
への移行が阻止される。
【００１１】そして、安定化動作によって、出力端子１
８に取り出される出力電圧Ｖｏは
８に取り出される出力電圧Ｖｏは
【００１２】
【数１】
【００１３】となる。
【００１４】ところが、このような電源回路では、トラ
ンジスタ４０の飽和状態への移行によって出力トランジ
スタ４の飽和を防止できるが、トランジスタ４０は飽和
しており、基板への飽和電流はトランジスタ４０の容量
が小さいことにより低減できるが、製造工程のばらつき
等による突入電流の増減が制御できないため、電源回路
における消費電流が不安定となる。また、トランジスタ
４０の飽和電圧の増減が基準電圧Ｖｐによって出力電圧
Ｖｏに反映され、その結果、安定化が妨げられることに
なる。
ンジスタ４０の飽和状態への移行によって出力トランジ
スタ４の飽和を防止できるが、トランジスタ４０は飽和
しており、基板への飽和電流はトランジスタ４０の容量
が小さいことにより低減できるが、製造工程のばらつき
等による突入電流の増減が制御できないため、電源回路
における消費電流が不安定となる。また、トランジスタ
４０の飽和電圧の増減が基準電圧Ｖｐによって出力電圧
Ｖｏに反映され、その結果、安定化が妨げられることに
なる。
【００１５】そこで、本発明は、減電時、出力トランジ
スタに供給すべきベース電流を適正値に制御して出力ト
ランジスタの飽和を防止した電源回路を提供することを
目的とする。
スタに供給すべきベース電流を適正値に制御して出力ト
ランジスタの飽和を防止した電源回路を提供することを
目的とする。
【００１６】
【課題を解決するための手段】本発明の電源回路は、入
力側の基準電圧（Ｖｒｅｆ）と出力側の帰還電圧（Ｖ
ｎ）とを比較し、両者の差電圧を表す電流を発生する増
幅器（差動増幅器２）と、この増幅器が発生した前記電
流をベース電流として受け、このベース電流に応じた電
流を流す出力トランジスタ（４）と、この出力トランジ
スタに直列に接続されて安定化出力を発生させるととも
に、前記増幅器の前記帰還電圧を取り出す負荷抵抗（抵
抗１０、１２）と、前記出力トランジスタに加えられる
電源電圧の低下を検出し、この電圧低下を表す電流を前
記出力トランジスタから取り出し、前記出力トランジス
タの前記ベース電流を抑制する飽和防止回路（５０）と
を備えた電源回路であって、前記飽和防止回路（５０）
は、ベースとコレクタとを共通化してダイオードを構成
させたトランジスタ（５０２）と、抵抗（５０４）と、
定電流源（５０６）とからなる直列回路に前記出力トラ
ンジスタと共通に前記電源電圧が加えられ、前記抵抗
（５０４）に発生する電圧降下を以て前記電圧の低下を
検出する電圧検出回路（５２）と、この電圧検出回路が
検出した電圧がベースに加えられることによりこの電圧
に応じた電流を前記出力トランジスタの出力側から引き
込むトランジスタ（５０８）を有し、このトランジスタ
が引き込む前記電流に応じた電流を前記出力トランジス
タのベース入力側から接地側に流すことにより、前記出
力トランジスタの前記ベース電流を抑制する電流帰還回
路（５４）とを備えてなることを特徴とする。
力側の基準電圧（Ｖｒｅｆ）と出力側の帰還電圧（Ｖ
ｎ）とを比較し、両者の差電圧を表す電流を発生する増
幅器（差動増幅器２）と、この増幅器が発生した前記電
流をベース電流として受け、このベース電流に応じた電
流を流す出力トランジスタ（４）と、この出力トランジ
スタに直列に接続されて安定化出力を発生させるととも
に、前記増幅器の前記帰還電圧を取り出す負荷抵抗（抵
抗１０、１２）と、前記出力トランジスタに加えられる
電源電圧の低下を検出し、この電圧低下を表す電流を前
記出力トランジスタから取り出し、前記出力トランジス
タの前記ベース電流を抑制する飽和防止回路（５０）と
を備えた電源回路であって、前記飽和防止回路（５０）
は、ベースとコレクタとを共通化してダイオードを構成
させたトランジスタ（５０２）と、抵抗（５０４）と、
定電流源（５０６）とからなる直列回路に前記出力トラ
ンジスタと共通に前記電源電圧が加えられ、前記抵抗
（５０４）に発生する電圧降下を以て前記電圧の低下を
検出する電圧検出回路（５２）と、この電圧検出回路が
検出した電圧がベースに加えられることによりこの電圧
に応じた電流を前記出力トランジスタの出力側から引き
込むトランジスタ（５０８）を有し、このトランジスタ
が引き込む前記電流に応じた電流を前記出力トランジス
タのベース入力側から接地側に流すことにより、前記出
力トランジスタの前記ベース電流を抑制する電流帰還回
路（５４）とを備えてなることを特徴とする。
【００１７】
【００１８】
【作用】本発明の電源回路では、出力トランジスタに流
れる電流に応じて負荷抵抗に発生させた帰還電圧は、増
幅器に帰還されて基準電圧と比較される。増幅器には、
両者の差電圧に応じた電流が発生し、この電流が出力ト
ランジスタのベース電流となる。したがって、基準電圧
と帰還電圧との差電圧に応じたベース電流が出力トラン
ジスタに流れ、このベース電流に応じた出力電流が負荷
抵抗に流れて安定化出力を取り出すことができる。
れる電流に応じて負荷抵抗に発生させた帰還電圧は、増
幅器に帰還されて基準電圧と比較される。増幅器には、
両者の差電圧に応じた電流が発生し、この電流が出力ト
ランジスタのベース電流となる。したがって、基準電圧
と帰還電圧との差電圧に応じたベース電流が出力トラン
ジスタに流れ、このベース電流に応じた出力電流が負荷
抵抗に流れて安定化出力を取り出すことができる。
【００１９】そして、出力トランジスタに加えられる電
圧が低下すると、その電圧低下に応じた電流が出力トラ
ンジスタ側から取り出され、その電流に応じて出力トラ
ンジスタのベース電流を抑制させる。この結果、出力ト
ランジスタの飽和状態への移行を防止でき、減電時にも
安定化動作が得られる。
圧が低下すると、その電圧低下に応じた電流が出力トラ
ンジスタ側から取り出され、その電流に応じて出力トラ
ンジスタのベース電流を抑制させる。この結果、出力ト
ランジスタの飽和状態への移行を防止でき、減電時にも
安定化動作が得られる。
【００２０】また、飽和防止回路は、ベースとコレクタ
とを共通化してダイオードを構成させたトランジスタ
と、抵抗と、定電流源とからなる直列回路に出力トラン
ジスタと共通に電源電圧が加えられ、抵抗に発生する電
圧降下を以て電圧低下を検出する電圧検出回路と、この
電圧検出回路が検出した電圧低下がベースに加えられる
ことによりこの電圧低下に応じた電流を出力トランジス
タ側から引き込むトランジスタを有し、このトランジス
タが引き込む電流に応じた電流を出力トランジスタのベ
ース入力側から接地側に放流させることにより、出力ト
ランジスタのベース電流を抑制する電流帰還回路とで構
成されているので、電圧検出回路の電圧低下の検出に基
づき、出力トランジスタに流れる電流が電流帰還回路を
通して出力トランジスタのベース入力側に帰還され、そ
のベース入力側から接地側にベース電流の一部が流れ、
その結果、出力トランジスタが飽和状態になることを阻
止することができる。そして、電圧検出回路がベース・
コレクタを共通化してダイオードを構成するトランジス
タを備えているので、このトランジスタのベース・エミ
ッタ間電圧と電圧低下をベースに受けるトランジスタの
ベース・エミッタ間電圧の電圧や温度依存性が同じ傾向
となって、抵抗（５０４）の両端に印加される電圧の依
存性を相殺できるとともに、出力電圧を定電流と前記抵
抗とで設定することができる。
とを共通化してダイオードを構成させたトランジスタ
と、抵抗と、定電流源とからなる直列回路に出力トラン
ジスタと共通に電源電圧が加えられ、抵抗に発生する電
圧降下を以て電圧低下を検出する電圧検出回路と、この
電圧検出回路が検出した電圧低下がベースに加えられる
ことによりこの電圧低下に応じた電流を出力トランジス
タ側から引き込むトランジスタを有し、このトランジス
タが引き込む電流に応じた電流を出力トランジスタのベ
ース入力側から接地側に放流させることにより、出力ト
ランジスタのベース電流を抑制する電流帰還回路とで構
成されているので、電圧検出回路の電圧低下の検出に基
づき、出力トランジスタに流れる電流が電流帰還回路を
通して出力トランジスタのベース入力側に帰還され、そ
のベース入力側から接地側にベース電流の一部が流れ、
その結果、出力トランジスタが飽和状態になることを阻
止することができる。そして、電圧検出回路がベース・
コレクタを共通化してダイオードを構成するトランジス
タを備えているので、このトランジスタのベース・エミ
ッタ間電圧と電圧低下をベースに受けるトランジスタの
ベース・エミッタ間電圧の電圧や温度依存性が同じ傾向
となって、抵抗（５０４）の両端に印加される電圧の依
存性を相殺できるとともに、出力電圧を定電流と前記抵
抗とで設定することができる。
【００２１】
【実施例】以下、本発明の電源回路の一実施例を図面を
参照して詳細に説明する。図１は、本発明の電源回路の
一実施例を示している。この電源回路には、図５に示す
電源回路と同様に、電圧比較手段としての差動増幅器２
とともに出力トランジスタ４を備えた安定化回路６が設
置され、安定化回路６の差動増幅器２の正相入力端子
（＋）と接地点との間には電圧源８が接続され、正相入
力端子（＋）に基準電圧Ｖｒｅｆが加えられている。ま
た、出力トランジスタ４のコレクタ側に負荷抵抗を成す
とともに出力を検出するための分圧回路を成す抵抗１
０、１２が直列に接続されており、これら出力トランジ
スタ４及び抵抗１０、１２の直列回路は、電源端子１４
を通して電源電圧Ｖｃｃに接続されている電源ライン１
５と接地点との間に直列に接続されている。抵抗１０、
１２の分圧点に現れる電圧Ｖｎは帰還回路１６を通して
差動増幅器２の逆相入力端子（−）に加えられている。
参照して詳細に説明する。図１は、本発明の電源回路の
一実施例を示している。この電源回路には、図５に示す
電源回路と同様に、電圧比較手段としての差動増幅器２
とともに出力トランジスタ４を備えた安定化回路６が設
置され、安定化回路６の差動増幅器２の正相入力端子
（＋）と接地点との間には電圧源８が接続され、正相入
力端子（＋）に基準電圧Ｖｒｅｆが加えられている。ま
た、出力トランジスタ４のコレクタ側に負荷抵抗を成す
とともに出力を検出するための分圧回路を成す抵抗１
０、１２が直列に接続されており、これら出力トランジ
スタ４及び抵抗１０、１２の直列回路は、電源端子１４
を通して電源電圧Ｖｃｃに接続されている電源ライン１
５と接地点との間に直列に接続されている。抵抗１０、
１２の分圧点に現れる電圧Ｖｎは帰還回路１６を通して
差動増幅器２の逆相入力端子（−）に加えられている。
【００２２】そして、この電源回路には、電源電圧Ｖｃ
ｃの電圧低下を検出し、その電圧低下に応じて出力トラ
ンジスタ４のベース電流を抑制することにより出力トラ
ンジスタ４の飽和状態への移行を防止する飽和防止回路
５０が設置されている。即ち、この飽和防止回路５０に
は、電源電圧Ｖｃｃの低下を検出する電圧検出回路５２
とともに、出力トランジスタ４に流れている電流をその
電圧低下検出に基づいて引き込み、出力トランジスタ４
のベース入力側に帰還し、出力トランジスタ４のベース
電流を抑制する電流帰還回路５４が設置されている。
ｃの電圧低下を検出し、その電圧低下に応じて出力トラ
ンジスタ４のベース電流を抑制することにより出力トラ
ンジスタ４の飽和状態への移行を防止する飽和防止回路
５０が設置されている。即ち、この飽和防止回路５０に
は、電源電圧Ｖｃｃの低下を検出する電圧検出回路５２
とともに、出力トランジスタ４に流れている電流をその
電圧低下検出に基づいて引き込み、出力トランジスタ４
のベース入力側に帰還し、出力トランジスタ４のベース
電流を抑制する電流帰還回路５４が設置されている。
【００２３】このような構成によれば、電圧検出回路５
２は電源ライン１５を通して電源電圧Ｖｃｃの低下を検
出し、その電圧低下を表す電流を出力し、この電流は検
出出力として電流帰還回路５４に加えられる。電流帰還
回路５４は、電圧検出回路５２からの電流を受けて出力
トランジスタ４のコレクタ側から電流を引き込み、その
電流を出力トランジスタ４のベース入力側に帰還し、そ
のベース電流を抑制する。この結果、出力トランジスタ
４のベース電流は、減電状態に応じて制御、即ち、抑制
されることになり、出力トランジスタ４の飽和状態への
移行を迅速かつ効果的に抑制することが可能になる。
２は電源ライン１５を通して電源電圧Ｖｃｃの低下を検
出し、その電圧低下を表す電流を出力し、この電流は検
出出力として電流帰還回路５４に加えられる。電流帰還
回路５４は、電圧検出回路５２からの電流を受けて出力
トランジスタ４のコレクタ側から電流を引き込み、その
電流を出力トランジスタ４のベース入力側に帰還し、そ
のベース電流を抑制する。この結果、出力トランジスタ
４のベース電流は、減電状態に応じて制御、即ち、抑制
されることになり、出力トランジスタ４の飽和状態への
移行を迅速かつ効果的に抑制することが可能になる。
【００２４】そして、このような出力トランジスタ４の
減電時の飽和防止は、何等安定化動作を損なうものでは
ない。即ち、定常状態及び減電状態においても、差動増
幅器２では基準電圧Ｖｒｅｆと抵抗１０、１２の分圧点
で検出された電圧Ｖｎとの比較が行われ、その差電圧に
応じた電流が出力トランジスタ４のベース電流となり、
差電圧に基づいて出力トランジスタ４の電流が制御され
るからである。したがって、出力トランジスタ４の電流
制御に基づき、出力端子１８には安定化出力としての出
力電圧Ｖｏが取り出されることになる。
減電時の飽和防止は、何等安定化動作を損なうものでは
ない。即ち、定常状態及び減電状態においても、差動増
幅器２では基準電圧Ｖｒｅｆと抵抗１０、１２の分圧点
で検出された電圧Ｖｎとの比較が行われ、その差電圧に
応じた電流が出力トランジスタ４のベース電流となり、
差電圧に基づいて出力トランジスタ４の電流が制御され
るからである。したがって、出力トランジスタ４の電流
制御に基づき、出力端子１８には安定化出力としての出
力電圧Ｖｏが取り出されることになる。
【００２５】次に、図２は、本発明の電源回路の具体的
な回路構成例を示している。基準電圧Ｖｒｅｆと帰還電
圧Ｖｎとの電圧比較手段を成す差動増幅器２には、抵抗
２０２、２０４を介してエミッタが共通化されたトラン
ジスタ２０６、２０８を備えた差動回路が設置され、こ
の差動回路と電源ライン１５との間には差動対に動作電
流を流すための定電流源２１０が接続され、また、トラ
ンジスタ２０６、２０８のコレクタ側と接地点との間に
はトランジスタ２１２、２１４からなる能動負荷として
カレントミラー回路２１６が接続されている。この実施
例では、接地端子２１８を通して接地された接地ライン
２２０が接地点を成している。
な回路構成例を示している。基準電圧Ｖｒｅｆと帰還電
圧Ｖｎとの電圧比較手段を成す差動増幅器２には、抵抗
２０２、２０４を介してエミッタが共通化されたトラン
ジスタ２０６、２０８を備えた差動回路が設置され、こ
の差動回路と電源ライン１５との間には差動対に動作電
流を流すための定電流源２１０が接続され、また、トラ
ンジスタ２０６、２０８のコレクタ側と接地点との間に
はトランジスタ２１２、２１４からなる能動負荷として
カレントミラー回路２１６が接続されている。この実施
例では、接地端子２１８を通して接地された接地ライン
２２０が接地点を成している。
【００２６】各トランジスタ２０６、２０８のベースに
は、それぞれレベルシフト回路を成すトランジスタ２２
２、２２４が設置され、トランジスタ２２２、２２４の
エミッタと電源ライン１５との間にはそれぞれ定電流源
２２６、２２８が設置されており、各定電流源２２６、
２２８からの定電流が各トランジスタ２２２、２２４の
レベルシフト動作に寄与している。そして、トランジス
タ２２２のベースは正相入力端子（＋）、トランジスタ
２２４のベースは逆相入力端子（−）となっており、ト
ランジスタ２２２のベースと接地ライン２２０との間に
は電圧源８が接続されて基準電圧Ｖｒｅｆが加えられ、
また、トランジスタ２２４のベースと接地ライン２２０
との間には抵抗１２に発生させた帰還電圧Ｖｎが帰還回
路１６を通して帰還されている。
は、それぞれレベルシフト回路を成すトランジスタ２２
２、２２４が設置され、トランジスタ２２２、２２４の
エミッタと電源ライン１５との間にはそれぞれ定電流源
２２６、２２８が設置されており、各定電流源２２６、
２２８からの定電流が各トランジスタ２２２、２２４の
レベルシフト動作に寄与している。そして、トランジス
タ２２２のベースは正相入力端子（＋）、トランジスタ
２２４のベースは逆相入力端子（−）となっており、ト
ランジスタ２２２のベースと接地ライン２２０との間に
は電圧源８が接続されて基準電圧Ｖｒｅｆが加えられ、
また、トランジスタ２２４のベースと接地ライン２２０
との間には抵抗１２に発生させた帰還電圧Ｖｎが帰還回
路１６を通して帰還されている。
【００２７】この差動回路の出力はトランジスタ２０８
のコレクタ側から取り出されて出力回路２２５に加えら
れる。即ち、トランジスタ２０８のコレクタ側から取り
出された出力はトランジスタ２２７のベースに加えら
れ、そのベース入力に応じた出力はそのエミッタから抵
抗２２９を通してトランジスタ２３０のベースに加えら
れる。トランジスタ２２７、２３０はダーリントン接続
されており、トランジスタ２２７に加えられるベース電
流Ｉβを増幅した電流がトランジスタ２３０に引き込ま
れ、この電流が出力トランジスタ４のベース電流とな
る。この場合、出力トランジスタ４のベース・エミッタ
間に接続されている抵抗２３２は、トランジスタ２３０
の負荷抵抗であるとともに、出力トランジスタ４のバイ
アス電源を構成している。このような構成から、差動増
幅器２の出力電流が出力トランジスタ４のベース電流と
なり、その電流増幅率に応じた電流が出力トランジスタ
４を通して負荷抵抗である抵抗１０、１２に流れ、この
結果、安定化出力としての出力電圧Ｖｏを発生させると
ともに帰還電圧Ｖｎを発生させるのである。したがっ
て、差動増幅器２に対する帰還電圧Ｖｎと基準電圧Ｖｒ
ｅｆとの差電圧に応じて出力トランジスタ４のベース電
流が制御されることにより、出力端子１８には安定化出
力としての出力電圧Ｖｏが取り出されることになる。
のコレクタ側から取り出されて出力回路２２５に加えら
れる。即ち、トランジスタ２０８のコレクタ側から取り
出された出力はトランジスタ２２７のベースに加えら
れ、そのベース入力に応じた出力はそのエミッタから抵
抗２２９を通してトランジスタ２３０のベースに加えら
れる。トランジスタ２２７、２３０はダーリントン接続
されており、トランジスタ２２７に加えられるベース電
流Ｉβを増幅した電流がトランジスタ２３０に引き込ま
れ、この電流が出力トランジスタ４のベース電流とな
る。この場合、出力トランジスタ４のベース・エミッタ
間に接続されている抵抗２３２は、トランジスタ２３０
の負荷抵抗であるとともに、出力トランジスタ４のバイ
アス電源を構成している。このような構成から、差動増
幅器２の出力電流が出力トランジスタ４のベース電流と
なり、その電流増幅率に応じた電流が出力トランジスタ
４を通して負荷抵抗である抵抗１０、１２に流れ、この
結果、安定化出力としての出力電圧Ｖｏを発生させると
ともに帰還電圧Ｖｎを発生させるのである。したがっ
て、差動増幅器２に対する帰還電圧Ｖｎと基準電圧Ｖｒ
ｅｆとの差電圧に応じて出力トランジスタ４のベース電
流が制御されることにより、出力端子１８には安定化出
力としての出力電圧Ｖｏが取り出されることになる。
【００２８】そして、この電源回路には、電源電圧Ｖｃ
ｃの減電時の出力トランジスタ４の飽和を防止するため
に飽和防止回路５０が設置されている。即ち、電源ライ
ン１５と接地ライン２２０との間には、ベース・コレク
タを共通にして実質的なダイオードを成すトランジスタ
５０２、抵抗５０４及び定電流源５０６の直列回路が設
置されており、この直列回路が電圧検出回路５２を構成
している。また、出力トランジスタ４のコレクタ側に分
流回路を成すトランジスタ５０８のエミッタが接続さ
れ、このトランジスタ５０８のベースは抵抗５０４と定
電流源５０６の接続点に接続されている。そして、トラ
ンジスタ５０８に流れる電流はトランジスタ５１０及び
５１２からなるカレントミラー回路５１４を通して出力
トランジスタ４のベース入力側回路をなすトランジスタ
２０８と出力回路２２５のトランジスタ２２７とを結ぶ
ベース入力ラインに帰還され、トランジスタ５０８に流
れる電流をカレントミラー回路５１４を経て接地ライン
２２０側に放流させるように構成されている。即ち、電
流帰還回路５４はトランジスタ５０８及びカレントミラ
ー回路５１４で構成されている。
ｃの減電時の出力トランジスタ４の飽和を防止するため
に飽和防止回路５０が設置されている。即ち、電源ライ
ン１５と接地ライン２２０との間には、ベース・コレク
タを共通にして実質的なダイオードを成すトランジスタ
５０２、抵抗５０４及び定電流源５０６の直列回路が設
置されており、この直列回路が電圧検出回路５２を構成
している。また、出力トランジスタ４のコレクタ側に分
流回路を成すトランジスタ５０８のエミッタが接続さ
れ、このトランジスタ５０８のベースは抵抗５０４と定
電流源５０６の接続点に接続されている。そして、トラ
ンジスタ５０８に流れる電流はトランジスタ５１０及び
５１２からなるカレントミラー回路５１４を通して出力
トランジスタ４のベース入力側回路をなすトランジスタ
２０８と出力回路２２５のトランジスタ２２７とを結ぶ
ベース入力ラインに帰還され、トランジスタ５０８に流
れる電流をカレントミラー回路５１４を経て接地ライン
２２０側に放流させるように構成されている。即ち、電
流帰還回路５４はトランジスタ５０８及びカレントミラ
ー回路５１４で構成されている。
【００２９】このような構成によれば、電源電圧Ｖｃｃ
が所定の電圧に維持されている場合、電圧検出回路５２
のトランジスタ５０２及び抵抗５０４には、定電流源５
０６に発生する定電流Ｉによって一定の電圧降下が生
じ、定常時、トランジスタ５０８は遮断状態を維持す
る。このとき、差動増幅器２及び出力トランジスタ４に
よる安定化動作により、出力端子１８には安定化出力と
しての出力電圧Ｖｏが得られる。この定常状態における
出力電圧Ｖｏは、
が所定の電圧に維持されている場合、電圧検出回路５２
のトランジスタ５０２及び抵抗５０４には、定電流源５
０６に発生する定電流Ｉによって一定の電圧降下が生
じ、定常時、トランジスタ５０８は遮断状態を維持す
る。このとき、差動増幅器２及び出力トランジスタ４に
よる安定化動作により、出力端子１８には安定化出力と
しての出力電圧Ｖｏが得られる。この定常状態における
出力電圧Ｖｏは、
【００３０】
【数２】
【００３１】となり、図５に示した電源回路と同様の安
定化動作が行われる。
定化動作が行われる。
【００３２】また、電源電圧Ｖｃｃが低下し、抵抗５０
４の電圧降下が大きくなってトランジスタ５０８が導通
すると、このトランジスタ５０８の導通によって出力ト
ランジスタ４の電流はトランジスタ５０８を通してカレ
ントミラー回路５１４側のトランジスタ５１０側に引き
込まれる。トランジスタ５１０側に流れる電流は、カレ
ントミラー効果によってトランジスタ５１２に流れ、ト
ランジスタ２２７のベースに流れ込むべきベース電流Ｉ
βの一部がトランジスタ５１２に引き込まれて接地ライ
ン２２０を通して接地点に放流することになる。
４の電圧降下が大きくなってトランジスタ５０８が導通
すると、このトランジスタ５０８の導通によって出力ト
ランジスタ４の電流はトランジスタ５０８を通してカレ
ントミラー回路５１４側のトランジスタ５１０側に引き
込まれる。トランジスタ５１０側に流れる電流は、カレ
ントミラー効果によってトランジスタ５１２に流れ、ト
ランジスタ２２７のベースに流れ込むべきベース電流Ｉ
βの一部がトランジスタ５１２に引き込まれて接地ライ
ン２２０を通して接地点に放流することになる。
【００３３】ここで、抵抗５０４の抵抗値をＲ3 、トラ
ンジスタ５０８のベース・エミッタ間電圧をＶF 、トラ
ンジスタ５０２のベース・エミッタ間電圧をＶF ′、定
電流源５０６に流れる定電流をＩとすると、 Ｖｃｃ＝Ｖｏ−ＶF ＋Ｉ・Ｒ3 ＋ＶF ′ ・・・（３） が成立し、ＶF ＝ＶF ′とすると、式（３）は、 Ｖｃｃ＝Ｖｏ＋Ｉ・Ｒ3 ・・・（４） となり、出力電圧Ｖｏは、 Ｖｏ＝Ｖｃｃ＋Ｉ・Ｒ3 ・・・（５） となり、定電流Ｉと抵抗５０４の抵抗値Ｒ3 で設定でき
ることが判る。
ンジスタ５０８のベース・エミッタ間電圧をＶF 、トラ
ンジスタ５０２のベース・エミッタ間電圧をＶF ′、定
電流源５０６に流れる定電流をＩとすると、 Ｖｃｃ＝Ｖｏ−ＶF ＋Ｉ・Ｒ3 ＋ＶF ′ ・・・（３） が成立し、ＶF ＝ＶF ′とすると、式（３）は、 Ｖｃｃ＝Ｖｏ＋Ｉ・Ｒ3 ・・・（４） となり、出力電圧Ｖｏは、 Ｖｏ＝Ｖｃｃ＋Ｉ・Ｒ3 ・・・（５） となり、定電流Ｉと抵抗５０４の抵抗値Ｒ3 で設定でき
ることが判る。
【００３４】そして、このとき、カレントミラー回路５
１４の電流吸込みにより、トランジスタ２０８、２１４
のコレクタ側から引き出されるベース電流Ｉβは増大す
ることになり、出力トランジスタ４のドライブ電流を増
大させるような動作となるが、トランジスタ５０８、５
１０、５１２で構成された電流帰還回路５４の電流帰還
動作により、ベース電流Ｉβが出力トランジスタ４を飽
和させない適正な値に収束させることになり、制御系の
安定化が図られることになる。したがって、このような
飽和防止回路５０の動作により、安定化動作を損なうこ
となく、減電時の出力トランジスタ４の飽和が防止で
き、安定化出力を取り出すことができる。
１４の電流吸込みにより、トランジスタ２０８、２１４
のコレクタ側から引き出されるベース電流Ｉβは増大す
ることになり、出力トランジスタ４のドライブ電流を増
大させるような動作となるが、トランジスタ５０８、５
１０、５１２で構成された電流帰還回路５４の電流帰還
動作により、ベース電流Ｉβが出力トランジスタ４を飽
和させない適正な値に収束させることになり、制御系の
安定化が図られることになる。したがって、このような
飽和防止回路５０の動作により、安定化動作を損なうこ
となく、減電時の出力トランジスタ４の飽和が防止で
き、安定化出力を取り出すことができる。
【００３５】次に、図３及び図４は、図２に示した電源
回路における定電流源５０６の具体的な実施例を示す。
即ち、定電流源５０６は、差動増幅器５１６の出力側に
トランジスタ５１８のベースを接続するとともに、トラ
ンジスタ５１８のエミッタ側に抵抗５２０を接続し、差
動増幅器５１６の正相入力端子（＋）には電圧源５２２
から基準電圧Ｖｒｅｆを加え、その逆相入力端子（−）
には抵抗５２０に発生した電圧を帰還させることによ
り、抵抗５２０の抵抗値を抵抗５０４と同一の抵抗値Ｒ
3 に設定し、この抵抗値Ｒ3 と基準電圧Ｖｒｅｆとで定
まる定電流Ｉを取り出すようにしたものである。このよ
うな定電流回路を図２に示す電源回路の定電流源５０６
に用いても、前記実施例と同様の動作を得ることがで
き、ばらつきの少ない入出力差を実現することができ
る。
回路における定電流源５０６の具体的な実施例を示す。
即ち、定電流源５０６は、差動増幅器５１６の出力側に
トランジスタ５１８のベースを接続するとともに、トラ
ンジスタ５１８のエミッタ側に抵抗５２０を接続し、差
動増幅器５１６の正相入力端子（＋）には電圧源５２２
から基準電圧Ｖｒｅｆを加え、その逆相入力端子（−）
には抵抗５２０に発生した電圧を帰還させることによ
り、抵抗５２０の抵抗値を抵抗５０４と同一の抵抗値Ｒ
3 に設定し、この抵抗値Ｒ3 と基準電圧Ｖｒｅｆとで定
まる定電流Ｉを取り出すようにしたものである。このよ
うな定電流回路を図２に示す電源回路の定電流源５０６
に用いても、前記実施例と同様の動作を得ることがで
き、ばらつきの少ない入出力差を実現することができ
る。
【００３６】また、図４に示すように、定電流源５０６
は、ダイオード接続したトランジスタ５２４のベース・
コレクタにトランジスタ５２６のベースを接続し、トラ
ンジスタ５２６のエミッタ側に抵抗５２８を接続してな
るカレントミラー回路で構成してもよい。この場合、ト
ランジスタ５２４に対してトランジスタ５２６の電流容
量をｎ倍とし、抵抗５２８の抵抗値を抵抗５０４と同様
の抵抗値Ｒ3 に設定すれば、前記実施例と同様の動作を
得ることができ、ばらつきの少ない入出力差を実現する
ことができる。
は、ダイオード接続したトランジスタ５２４のベース・
コレクタにトランジスタ５２６のベースを接続し、トラ
ンジスタ５２６のエミッタ側に抵抗５２８を接続してな
るカレントミラー回路で構成してもよい。この場合、ト
ランジスタ５２４に対してトランジスタ５２６の電流容
量をｎ倍とし、抵抗５２８の抵抗値を抵抗５０４と同様
の抵抗値Ｒ3 に設定すれば、前記実施例と同様の動作を
得ることができ、ばらつきの少ない入出力差を実現する
ことができる。
【００３７】
【発明の効果】以上説明したように、本発明によれば、
次の効果が得られる。 ａ．安定化動作を損なうことなく、減電に応じて出力ト
ランジスタのベース入力側電流を制御して出力トランジ
スタの飽和を確実に防止でき、突入電流の発生を防止で
きる。 ｂ．従来、出力トランジスタに飽和防止のために付加さ
れた回路と比較して、安定化回路を多重化しないため、
回路の構成の簡略化を図ることができるとともに、出力
トランジスタだけでなく前段側の回路の飽和状態への移
行を阻止でき、動作の信頼性を高めることができる。ｃ．電流帰還回路側のトランジスタのベース・エミッタ
間電圧の影響を電圧検出回路に設置されたダイオード化
されたトランジスタのベース・エミッタ間電圧で相殺で
き、出力電圧を定電流及び抵抗で精度良く設定できる。
次の効果が得られる。 ａ．安定化動作を損なうことなく、減電に応じて出力ト
ランジスタのベース入力側電流を制御して出力トランジ
スタの飽和を確実に防止でき、突入電流の発生を防止で
きる。 ｂ．従来、出力トランジスタに飽和防止のために付加さ
れた回路と比較して、安定化回路を多重化しないため、
回路の構成の簡略化を図ることができるとともに、出力
トランジスタだけでなく前段側の回路の飽和状態への移
行を阻止でき、動作の信頼性を高めることができる。ｃ．電流帰還回路側のトランジスタのベース・エミッタ
間電圧の影響を電圧検出回路に設置されたダイオード化
されたトランジスタのベース・エミッタ間電圧で相殺で
き、出力電圧を定電流及び抵抗で精度良く設定できる。
【図１】本発明の電源回路の一実施例を示す回路図であ
る。
る。
【図２】本発明の電源回路の具体的な回路構成例を示す
回路図である。
回路図である。
【図３】図１の電源回路における定電流源の具体的な回
路構成例を示す回路図である。
路構成例を示す回路図である。
【図４】図１の電源回路における定電流源の他の具体的
な回路構成例を示す回路図である。
な回路構成例を示す回路図である。
【図５】従来の電源回路を示す回路図である。
【図６】図５に示した電源回路における出力トランジス
タに対する寄生トランジスタの生起を示す図である。
タに対する寄生トランジスタの生起を示す図である。
【図７】出力トランジスタの飽和防止回路が付加された
従来の電源回路を示す回路図である。
従来の電源回路を示す回路図である。
２ 差動増幅器 ４ 出力トランジスタ ５０ 飽和防止回路 ５２ 電圧検出回路 ５４ 電流帰還回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭50−13865（ＪＰ，Ａ) 実開 昭54−96834（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】 入力側の基準電圧と出力側の帰還電圧と
を比較し、両者の差電圧を表す電流を発生する増幅器
と、 この増幅器が発生した前記電流をベース電流として受
け、このベース電流に応じた電流を流す出力トランジス
タと、 この出力トランジスタに直列に接続されて安定化出力を
発生させるとともに、前記増幅器の前記帰還電圧を取り
出す負荷抵抗と、 前記出力トランジスタに加えられる電源電圧の低下を検
出し、この電圧低下を表す電流を前記出力トランジスタ
から取り出し、前記出力トランジスタの前記ベース電流
を抑制する飽和防止回路とを備えた電源回路であって、 前記飽和防止回路は、 ベースとコレクタとを共通化してダイオードを構成させ
たトランジスタと、抵抗と、定電流源とからなる直列回
路に前記出力トランジスタと共通に前記電源電圧が加え
られ、前記抵抗に発生する電圧降下を以て前記電圧の低
下を検出する電圧検出回路と、 この電圧検出回路が検出した電圧がベースに加えられる
ことによりこの電圧に応じた電流を前記出力トランジス
タの出力側から引き込むトランジスタを有し、このトラ
ンジスタが引き込む前記電流に応じた電流を前記出力ト
ランジスタのベース入力側から接地側に流すことによ
り、前記出力トランジスタの前記ベース電流を抑制する
電流帰還回路と、 を備えてなることを特徴とする電源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33604891A JP3337079B2 (ja) | 1991-11-26 | 1991-11-26 | 電源回路 |
| US07/980,725 US5365161A (en) | 1991-11-26 | 1992-11-24 | Stabilized voltage supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33604891A JP3337079B2 (ja) | 1991-11-26 | 1991-11-26 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05150848A JPH05150848A (ja) | 1993-06-18 |
| JP3337079B2 true JP3337079B2 (ja) | 2002-10-21 |
Family
ID=18295163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33604891A Expired - Fee Related JP3337079B2 (ja) | 1991-11-26 | 1991-11-26 | 電源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5365161A (ja) |
| JP (1) | JP3337079B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07121252A (ja) * | 1993-10-26 | 1995-05-12 | Rohm Co Ltd | 安定化電源回路内蔵ｉｃ |
| US5574678A (en) * | 1995-03-01 | 1996-11-12 | Lattice Semiconductor Corp. | Continuous time programmable analog block architecture |
| US5631598A (en) * | 1995-06-07 | 1997-05-20 | Analog Devices, Inc. | Frequency compensation for a low drop-out regulator |
| US5757174A (en) * | 1995-07-19 | 1998-05-26 | Micro Linear Corporation | Current sensing technique using MOS transistor scaling with matched current sources |
| US5760571A (en) * | 1995-08-16 | 1998-06-02 | Signal Restoration Technologies I Limited Partnership | Power supply damping circuit and method |
| DE19609140A1 (de) * | 1996-03-08 | 1997-09-18 | Nokia Mobile Phones Ltd | Ladeschaltung |
| US5777514A (en) * | 1996-09-27 | 1998-07-07 | Micro Linear Corporation | Differential to single ended conversion technique for an operational amplifier having low input offset voltage, high speed and high gain |
| JPH10136697A (ja) * | 1996-10-29 | 1998-05-22 | Mitsubishi Electric Corp | 車両用発電機の制御装置 |
| JP3751099B2 (ja) * | 1996-12-27 | 2006-03-01 | ローム株式会社 | 電源回路 |
| US5764041A (en) * | 1997-02-11 | 1998-06-09 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiornio | Short circuit limitation current for power transistors |
| FR2767933A1 (fr) * | 1997-08-27 | 1999-02-26 | Philips Electronics Nv | Circuit adaptateur de tension d'alimentation |
| JP3315934B2 (ja) * | 1998-08-21 | 2002-08-19 | 東光株式会社 | 直列制御型レギュレータ |
| US6107887A (en) * | 1998-10-02 | 2000-08-22 | Micro Linear Corporation | Differential to single-ended video cable driver having BICMOS current-mode operational amplifier |
| JP3487428B2 (ja) | 2000-10-31 | 2004-01-19 | 松下電器産業株式会社 | 電源回路および非接触ｉｃカード |
| US6703815B2 (en) | 2002-05-20 | 2004-03-09 | Texas Instruments Incorporated | Low drop-out regulator having current feedback amplifier and composite feedback loop |
| US8315588B2 (en) * | 2004-04-30 | 2012-11-20 | Lsi Corporation | Resistive voltage-down regulator for integrated circuit receivers |
| US7531996B2 (en) * | 2006-11-21 | 2009-05-12 | System General Corp. | Low dropout regulator with wide input voltage range |
| US8405369B1 (en) * | 2008-05-06 | 2013-03-26 | Volterra Semiconductor Corporation | Scaling charge delivery in discontinuous mode switching regulation |
| US20130158921A1 (en) * | 2011-12-16 | 2013-06-20 | Qualcomm Incorporated | Load impedance detection |
| CN109085405B (zh) * | 2017-06-13 | 2021-04-02 | 中芯国际集成电路制造(上海)有限公司 | 一种电路模块的工作电流检测方法及电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4470020A (en) * | 1982-05-06 | 1984-09-04 | Mohr Daniel R | Virtual ground preamplifier for magnetic phono cartridge |
| DE3341345A1 (de) * | 1983-11-15 | 1985-05-23 | SGS-ATES Deutschland Halbleiter-Bauelemente GmbH, 8018 Grafing | Laengsspannungsregler |
| JPH0693485B2 (ja) * | 1985-11-29 | 1994-11-16 | 日本電装株式会社 | 半導体装置 |
| JPS63305837A (ja) * | 1987-06-05 | 1988-12-13 | Katsuyuki Miyasaka | 電子機器 |
| JPH07111905B2 (ja) * | 1987-07-23 | 1995-11-29 | 株式会社東芝 | 誘導加熱調理器の負荷適否検知回路 |
| IT1226938B (it) * | 1988-09-15 | 1991-02-22 | Sgs Thomson Microelectronics | Circuito per il rilevamento della forma d'onda della corrente in un transistor |
| FR2651343A1 (fr) * | 1989-08-22 | 1991-03-01 | Radiotechnique Compelec | Circuit destine a fournir une tension de reference. |
| US5177431A (en) * | 1991-09-25 | 1993-01-05 | Astec International Ltd. | Linear programming circuit for adjustable output voltage power converters |
-
1991
- 1991-11-26 JP JP33604891A patent/JP3337079B2/ja not_active Expired - Fee Related
-
1992
- 1992-11-24 US US07/980,725 patent/US5365161A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05150848A (ja) | 1993-06-18 |
| US5365161A (en) | 1994-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3337079B2 (ja) | 電源回路 | |
| JP3487657B2 (ja) | 基準電流源 | |
| JPH04250509A (ja) | 電源独立型電流源を使用するバンドギャップ電圧基準回路およびその方法 | |
| JP3203363B2 (ja) | ピーク検出器 | |
| US7233209B2 (en) | Integrated preamplifier circuit for detecting a signal current from a photodiode | |
| JPH0446009B2 (ja) | ||
| JPS5894019A (ja) | 基準電圧発生回路 | |
| JP2002543650A (ja) | 過電圧保護 | |
| EP0483526B1 (en) | A current threshold detector circuit | |
| US6396319B2 (en) | Semiconductor integrated circuit with quick charging/discharging circuit | |
| US5764105A (en) | Push-pull output circuit method | |
| JP3177521B2 (ja) | 電源回路 | |
| JPH05175747A (ja) | 高出力ｆｅｔ増幅器 | |
| JP2698702B2 (ja) | レギュレータ回路の出力トランジスタ飽和防止回路 | |
| JPS6358405B2 (ja) | ||
| JP3241122B2 (ja) | バイアス回路 | |
| JP3105716B2 (ja) | カレントミラー回路 | |
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JP2727389B2 (ja) | 温度特性補償回路 | |
| JP2661138B2 (ja) | 電流増幅回路 | |
| JPH0379123A (ja) | 定電流源回路 | |
| JPS6246326Y2 (ja) | ||
| JPH05150847A (ja) | 電源回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3384744B2 (ja) | コアリング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |