JP2017004059A - 定電圧回路 - Google Patents
定電圧回路 Download PDFInfo
- Publication number
- JP2017004059A JP2017004059A JP2015114179A JP2015114179A JP2017004059A JP 2017004059 A JP2017004059 A JP 2017004059A JP 2015114179 A JP2015114179 A JP 2015114179A JP 2015114179 A JP2015114179 A JP 2015114179A JP 2017004059 A JP2017004059 A JP 2017004059A
- Authority
- JP
- Japan
- Prior art keywords
- pnp transistor
- resistor
- collector
- emitter
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【課題】入力−出力間電圧差が小さい場合でも機能する入力電圧の許容範囲が広い定電圧回路を構成するとともに、負荷電流が小さい時における電力損失の抑制と、入力電圧が所定電圧以上となった時における電力損失増加の抑制を可能にする。
【解決手段】入力端子1にエミッタが接続され出力端子2にコレクタが接続されたTr1と、Tr1のベースにカソードが接続されたZD1と、ZD1のアノードにエミッタが接続されたTr2と、Tr2のコレクタに一端が接続され他端が接地されたr1と、Tr1のコレクタにエミッタが接続されTr2のベースにコレクタが接続されたTr3と、Tr3のコレクタに一端が接続され他端が接地されたr2と、Tr3のエミッタに一端が接続されTr3のベースに他端が接続されたr3と、r3の他端に一端が接続されたr4と、r4の他端にカソードが接続されアノードが接地されたZD2を備えている定電圧回路。
【選択図】図1
【解決手段】入力端子1にエミッタが接続され出力端子2にコレクタが接続されたTr1と、Tr1のベースにカソードが接続されたZD1と、ZD1のアノードにエミッタが接続されたTr2と、Tr2のコレクタに一端が接続され他端が接地されたr1と、Tr1のコレクタにエミッタが接続されTr2のベースにコレクタが接続されたTr3と、Tr3のコレクタに一端が接続され他端が接地されたr2と、Tr3のエミッタに一端が接続されTr3のベースに他端が接続されたr3と、r3の他端に一端が接続されたr4と、r4の他端にカソードが接続されアノードが接地されたZD2を備えている定電圧回路。
【選択図】図1
Description
本発明は、入力電圧が変化する回路に適用可能な定電圧回路に関するものである。
安定した一定の電圧を得るために、従来はNPNトランジスタとツェナーダイオードを使用する単純な回路や集積回路(以下「IC」という。)を利用した定電圧回路が一般的に使用されている。
ところが、NPNトランジスタとツェナーダイオードを使用する単純な回路を利用した定電圧回路では、入力−出力間電圧差を小さくすることが難しい。
また、ICを利用した定電圧回路は、入力−出力間電圧差を小さくすることが可能ではあるが、コストが高くなるという問題があった。
ところが、NPNトランジスタとツェナーダイオードを使用する単純な回路を利用した定電圧回路では、入力−出力間電圧差を小さくすることが難しい。
また、ICを利用した定電圧回路は、入力−出力間電圧差を小さくすることが可能ではあるが、コストが高くなるという問題があった。
特許文献1(特開2003−150256号公報)には、ICを使用することなく入力電圧の許容範囲を広範囲とすることが可能な定電圧回路が開示されている(特に、図1及び段落0010〜0014を参照)。
なお、図6は特許文献1の図1を本発明の回路図と比較しやすいように左右反転させたものである。
なお、図6は特許文献1の図1を本発明の回路図と比較しやすいように左右反転させたものである。
図6の定電圧回路では、出力端子(13)における出力電流はPNPトランジスタ(12)のベース電流と増幅率(hFE)で制限される。
そのため、出力電流を大きくするにはPNPトランジスタ(12)のベース電流を大きくする必要があるが、そのベース電流を大きくするには第2抵抗(18)に流れる電流を大きくする必要がある。
ところが、図6の定電圧回路ではツェナーダイオード(15)の働きにより、第2抵抗(18)には一定電圧(V1)がかかるようになっているため、第2抵抗(18)に流れる電流を大きくするには第2抵抗(18)の抵抗値を小さめに設定する必要がある。
そうすると、負荷電流が小さい時でも第2抵抗(18)に流れる電流が大きくなり、第2抵抗(18)での消費電力が大きくなってしまうという問題があった。
また、図6の定電圧回路においては図2(A)に示すように、入力電圧が大きくなればなるほどPNPトランジスタ(12)のコレクタ−エミッタ間電圧(入力電圧と出力電圧との差)が大きくなるため、定電圧回路内での電力損失が増加するという問題もあった。
そのため、出力電流を大きくするにはPNPトランジスタ(12)のベース電流を大きくする必要があるが、そのベース電流を大きくするには第2抵抗(18)に流れる電流を大きくする必要がある。
ところが、図6の定電圧回路ではツェナーダイオード(15)の働きにより、第2抵抗(18)には一定電圧(V1)がかかるようになっているため、第2抵抗(18)に流れる電流を大きくするには第2抵抗(18)の抵抗値を小さめに設定する必要がある。
そうすると、負荷電流が小さい時でも第2抵抗(18)に流れる電流が大きくなり、第2抵抗(18)での消費電力が大きくなってしまうという問題があった。
また、図6の定電圧回路においては図2(A)に示すように、入力電圧が大きくなればなるほどPNPトランジスタ(12)のコレクタ−エミッタ間電圧(入力電圧と出力電圧との差)が大きくなるため、定電圧回路内での電力損失が増加するという問題もあった。
本発明は、ICを使用せずにPNPトランジスタを含む少数の部品で、入力−出力間電圧差が小さい場合でも機能する、入力電圧の許容範囲が広い定電圧回路を構成するとともに、負荷電流が小さい時における電力損失の抑制と、入力電圧が所定電圧以上となった時における定電圧回路内の主PNPトランジスタの電力損失増加の抑制が可能となるようにすることを第一の課題としてなされたものである。
また、本発明は、入力電圧が過大となった時においても過電流の出力を制限できるようにすることを第二の課題としてなされたものである。
さらに、本発明は、入力電圧が低い範囲では出力端子への電力供給を停止する定電圧回路を構成するとともに、入力電圧が低すぎる場合に電力の供給を受ける回路の動作が電圧不足により不安定になることを防止できるようにすることを第三の課題としてなされたものである。
また、本発明は、入力電圧が過大となった時においても過電流の出力を制限できるようにすることを第二の課題としてなされたものである。
さらに、本発明は、入力電圧が低い範囲では出力端子への電力供給を停止する定電圧回路を構成するとともに、入力電圧が低すぎる場合に電力の供給を受ける回路の動作が電圧不足により不安定になることを防止できるようにすることを第三の課題としてなされたものである。
請求項1に係る発明は、入力端子にエミッタが接続され、出力端子にコレクタが接続された第1PNPトランジスタ(Tr1)と、該第1PNPトランジスタのベースにカソードが接続された第1ツェナーダイオード(ZD1)と、該第1ツェナーダイオードのアノードにエミッタが接続された第2PNPトランジスタ(Tr2)と、該第2PNPトランジスタのコレクタに一端が接続され、他端が接地された第1抵抗(r1)と、前記第1PNPトランジスタのコレクタにエミッタが接続され、前記第2PNPトランジスタのベースにコレクタが接続された第3PNPトランジスタ(Tr3)と、該第3PNPトランジスタのコレクタに一端が接続され、他端が接地された第2抵抗(r2)と、前記第3PNPトランジスタのエミッタに一端が接続され、前記第3PNPトランジスタのベースに他端が接続された第3抵抗(r3)と、該第3抵抗の他端に一端が接続された第4抵抗(r4)と、該第4抵抗の他端にカソードが接続され、アノードが接地された第2ツェナーダイオード(ZD2)を備えていることを特徴とする定電圧回路である。
請求項2に係る発明は、請求項1に記載の定電圧回路において、前記第1PNPトランジスタに流れる電流値が過大か否かを検知して、過大である場合にその電流を制限する過電流制限回路を備えていることを特徴とする。
請求項3に係る発明は、請求項2に記載の定電圧回路において、前記過電流制限回路は、前記第1PNPトランジスタのエミッタ及びベースに、それぞれエミッタ及びコレクタが接続された第4PNPトランジスタ(Tr4)と、該第4PNPトランジスタのエミッタとベースの間に接続された第8抵抗(r8)と、前記第4PNPトランジスタのベースに一端が接続された第7抵抗(r7)と、該第7抵抗の他端にコレクタが接続されたNPNトランジスタ(Tr5)と、該NPNトランジスタのエミッタに一端が接続され、前記NPNトランジスタのベースに他端が接続された第6抵抗(r6)を備え、該第6抵抗の一端は接地され、前記第2ツェナーダイオードのアノードは接地に代えて前記第6抵抗の他端に接続されていることを特徴とする。
請求項4に係る発明は、請求項2又は3に記載の定電圧回路において、前記第2PNPトランジスタ及び第2抵抗を省略し、前記第1ツェナーダイオードのアノードが、前記第3PNPトランジスタのコレクタ及び前記第1抵抗の一端に接続されていることを特徴とする。
請求項1に係る発明によれば、ICを利用することなく、3つのPNPトランジスタ(Tr1〜Tr3)、2つのツェナーダイオード(ZD1,ZD2)及び4つの抵抗(r1〜r4)のみによって入力電圧の許容範囲が広い定電圧回路を構成することができるので、ノイズに強く壊れにくいという効果や製造コスト及び提供コストを低減できるという効果がある。
また、同発明においては、r1に大きな電流を流せるようにr1の抵抗値を小さめに設定しておいても、Tr2でTr1のベース電流を制限する働きがあるため、r1において消費される電力を負荷に応じたものとすることができる。
さらに、同発明によれば、入力電圧が所定の範囲(図2(B)において入力電圧が変化しても出力電圧が変化しない範囲)である場合には、Tr1のコレクタ−エミッタ間電圧、すなわち入力電圧と出力電圧との差電圧は、入力電圧が大きくなるにつれて大きくなるものの、入力電圧が所定の範囲を超えると、図2(B)に示すように出力電圧も大きくなるため、Tr1のコレクタ−エミッタ間電圧はそれ以上大きくなることはない。
そのため、入力電圧が所定の範囲を超えた時に、Tr1の電力損失が増加することを抑制することができる。
その上、同発明によれば、入力電圧が低すぎる場合には出力端子への電力供給が行われないので、電力の供給を受ける回路の動作が電圧不足により不安定になることを防止することもできる。
また、同発明においては、r1に大きな電流を流せるようにr1の抵抗値を小さめに設定しておいても、Tr2でTr1のベース電流を制限する働きがあるため、r1において消費される電力を負荷に応じたものとすることができる。
さらに、同発明によれば、入力電圧が所定の範囲(図2(B)において入力電圧が変化しても出力電圧が変化しない範囲)である場合には、Tr1のコレクタ−エミッタ間電圧、すなわち入力電圧と出力電圧との差電圧は、入力電圧が大きくなるにつれて大きくなるものの、入力電圧が所定の範囲を超えると、図2(B)に示すように出力電圧も大きくなるため、Tr1のコレクタ−エミッタ間電圧はそれ以上大きくなることはない。
そのため、入力電圧が所定の範囲を超えた時に、Tr1の電力損失が増加することを抑制することができる。
その上、同発明によれば、入力電圧が低すぎる場合には出力端子への電力供給が行われないので、電力の供給を受ける回路の動作が電圧不足により不安定になることを防止することもできる。
請求項2又は3に係る発明によれば、請求項1に係る発明の定電圧回路による効果に加え、過電流制限回路を備えているので、出力電流が過大となった場合に、定電圧回路や同定電圧回路から電力の供給を受ける負荷回路等に含まれている素子が破壊されないように保護することができる。
請求項4に係る発明によれば、請求項1に係る発明の定電圧回路による効果のうち、r1において消費される電力を負荷に応じたものとすることができるという効果は得られなくなるが、請求項1〜3に係る発明による他の効果を奏することはできる。
以下、実施例によって本発明の実施形態を説明する。
図1は、実施例1における定電圧回路の構成を示す図である。
実施例1の定電圧回路は、3つのPNPトランジスタと、2つのツェナーダイオードと、5つの抵抗と、2つの平滑用コンデンサで構成されており、第1PNPトランジスタ(以下「Tr1」という。)のエミッタに入力端子1、コレクタに出力端子2が接続され、入力端子1及び出力端子2の近くには、それぞれ入力側平滑用コンデンサC1及び出力側平滑用コンデンサC2が接続されている。
そして、Tr1のエミッタとベース間には第5抵抗(以下「r5」という。)が接続され、Tr1のベースに第1ツェナーダイオード(以下「ZD1」という。)のカソードが接続され、ZD1のアノードに第2PNPトランジスタ(以下「Tr2」という。)のエミッタが接続され、Tr2のコレクタに第1抵抗(以下「r1」という。)の一端が接続され、r1の他端は接地されている。
また、Tr1のコレクタに第3PNPトランジスタ(以下「Tr3」という。)のエミッタが接続され、Tr3のコレクタとTr2のベースが接続され、Tr3のコレクタに第2抵抗(以下「r2」という。)の一端が接続され、r2の他端は接地されている。
さらに、Tr3のエミッタに第3抵抗(以下「r3」という。)の一端が接続され、r3の他端とTr3のベースが接続され、r3の他端に第4抵抗(以下「r4」という。)の一端が接続され、r4の他端に第2ツェナーダイオード(以下「ZD2」という。)のカソードが接続され、ZD2のアノードは接地されている。
なお、背景技術の項で説明したとおり、大きな出力電流を得る場合、Tr1のベース電流を大きくしなければならないので、r1の抵抗値は小さめに設定する。
実施例1の定電圧回路は、3つのPNPトランジスタと、2つのツェナーダイオードと、5つの抵抗と、2つの平滑用コンデンサで構成されており、第1PNPトランジスタ(以下「Tr1」という。)のエミッタに入力端子1、コレクタに出力端子2が接続され、入力端子1及び出力端子2の近くには、それぞれ入力側平滑用コンデンサC1及び出力側平滑用コンデンサC2が接続されている。
そして、Tr1のエミッタとベース間には第5抵抗(以下「r5」という。)が接続され、Tr1のベースに第1ツェナーダイオード(以下「ZD1」という。)のカソードが接続され、ZD1のアノードに第2PNPトランジスタ(以下「Tr2」という。)のエミッタが接続され、Tr2のコレクタに第1抵抗(以下「r1」という。)の一端が接続され、r1の他端は接地されている。
また、Tr1のコレクタに第3PNPトランジスタ(以下「Tr3」という。)のエミッタが接続され、Tr3のコレクタとTr2のベースが接続され、Tr3のコレクタに第2抵抗(以下「r2」という。)の一端が接続され、r2の他端は接地されている。
さらに、Tr3のエミッタに第3抵抗(以下「r3」という。)の一端が接続され、r3の他端とTr3のベースが接続され、r3の他端に第4抵抗(以下「r4」という。)の一端が接続され、r4の他端に第2ツェナーダイオード(以下「ZD2」という。)のカソードが接続され、ZD2のアノードは接地されている。
なお、背景技術の項で説明したとおり、大きな出力電流を得る場合、Tr1のベース電流を大きくしなければならないので、r1の抵抗値は小さめに設定する。
実施例1の定電圧回路は上記のような構成となっているため、入力端子1の電圧をVin、出力端子2の電圧をVout、ZD1のツェナー電圧をVz1 、Tr1〜Tr3のベース−エミッタ間の順方向電圧及びコレクタ−エミッタ間の飽和電圧をVf及びVsat、ZD2のツェナー電圧をVz2とした時、図2(B)に示すように、Vin≦Vz1+2Vfの時にはVout=0となり、Vz1+2Vf≦Vin≦Vz2+Vf+Vsatの時にはVout=Vin−Vsatとなり、Vz2+Vf+Vsat≦Vin≦Vz1+Vz2+3Vf−Vsatの時にはVout=Vz2+Vfとなり、Vz1+Vz2+3Vf−Vsat≦Vinの時にはVout=Vin−Vz1−2Vf+Vsatとなる。
すなわち、実施例1の定電圧回路はVinの大きさに応じて次のように動作する。
(1)Vin≦Vz1+2Vfの時
Tr1のベース電流が流れないためにTr1はターンオンせず、出力電圧Voutは0Vのままとなる。
(2)Vz1+2Vf≦Vin≦Vz2+Vf+Vsatの時
Tr2のベース電流が流れ始めることによりTr1のベース電流が流れ始め、Tr1がターンオンし、出力電圧Voutが上昇する。Voutの値はVin−Vsatとなる。
(3)Vz2+Vf+Vsat≦Vin≦Vz1+Vz2+3Vf−Vsatの時
出力側の負荷電流に応じて、もしVoutがVz2+Vfを越えようとすれば、Tr3のベース電流が流れr2に電流を供給するので、その分Tr2のベース電流が減少し、Tr1のベース電流が減少し、Tr1のコレクタ電流が減少し、Voutが上昇しないように制御される。
また、VoutがVz2+Vfを下回れば、Tr3のベース電流が流れなくなり、Tr3からr2への電流供給がなくなり、Tr2のベース電流が増加し、Tr1のベース電流が増加し、コレクタ電流が増加するので、Voutが上昇しようとする。
結果としてVoutは、負荷電流に応じながらVz2+Vf付近の電圧になるように制御される。
(4)Vz1+Vz2+3Vf−Vsat≦Vinの時
Tr3は常にターンオンしているが、VoutがVin−Vz1−2Vf+Vsat以下ではTr2のベース電流に制限を掛けられなくなるため、結果としてVoutはVin−Vz1−2Vf+Vsatとなるように制御され、Vinに比例する値になる。
(1)Vin≦Vz1+2Vfの時
Tr1のベース電流が流れないためにTr1はターンオンせず、出力電圧Voutは0Vのままとなる。
(2)Vz1+2Vf≦Vin≦Vz2+Vf+Vsatの時
Tr2のベース電流が流れ始めることによりTr1のベース電流が流れ始め、Tr1がターンオンし、出力電圧Voutが上昇する。Voutの値はVin−Vsatとなる。
(3)Vz2+Vf+Vsat≦Vin≦Vz1+Vz2+3Vf−Vsatの時
出力側の負荷電流に応じて、もしVoutがVz2+Vfを越えようとすれば、Tr3のベース電流が流れr2に電流を供給するので、その分Tr2のベース電流が減少し、Tr1のベース電流が減少し、Tr1のコレクタ電流が減少し、Voutが上昇しないように制御される。
また、VoutがVz2+Vfを下回れば、Tr3のベース電流が流れなくなり、Tr3からr2への電流供給がなくなり、Tr2のベース電流が増加し、Tr1のベース電流が増加し、コレクタ電流が増加するので、Voutが上昇しようとする。
結果としてVoutは、負荷電流に応じながらVz2+Vf付近の電圧になるように制御される。
(4)Vz1+Vz2+3Vf−Vsat≦Vinの時
Tr3は常にターンオンしているが、VoutがVin−Vz1−2Vf+Vsat以下ではTr2のベース電流に制限を掛けられなくなるため、結果としてVoutはVin−Vz1−2Vf+Vsatとなるように制御され、Vinに比例する値になる。
図3は、実施例2における定電圧回路の構成を示す図である。
実施例1における定電圧回路の構成と異なっているのは、Tr1のエミッタ及びベースに、それぞれエミッタ及びコレクタが接続された第4PNPトランジスタ(以下「Tr4」という。)と、Tr4のエミッタとベースの間に接続された第8抵抗(以下「r8」という。)と、Tr4のベースに一端が接続された第7抵抗(以下「r7」という。)と、r7の他端にコレクタが接続されたNPNトランジスタ(以下「Tr5」という。)と、Tr5のエミッタに一端が接続されTr5のベースに他端が接続された第6抵抗(以下「r6」という。)を備え、r6の一端が接地されるとともにZD2のアノードが接地に代えてr6の他端に接続されている点であり、他の構成は実施例1と同じである。
したがって、実施例1と同じ素子に対しては同じ番号を付してある。
実施例1における定電圧回路の構成と異なっているのは、Tr1のエミッタ及びベースに、それぞれエミッタ及びコレクタが接続された第4PNPトランジスタ(以下「Tr4」という。)と、Tr4のエミッタとベースの間に接続された第8抵抗(以下「r8」という。)と、Tr4のベースに一端が接続された第7抵抗(以下「r7」という。)と、r7の他端にコレクタが接続されたNPNトランジスタ(以下「Tr5」という。)と、Tr5のエミッタに一端が接続されTr5のベースに他端が接続された第6抵抗(以下「r6」という。)を備え、r6の一端が接地されるとともにZD2のアノードが接地に代えてr6の他端に接続されている点であり、他の構成は実施例1と同じである。
したがって、実施例1と同じ素子に対しては同じ番号を付してある。
実施例2の定電圧回路の動作は、過大な出力電流が流れると、Tr5がターンオンし、Tr4がターンオンしてTr1のベース電流を制限し、結果として出力電流が制限されるようになっている。
すなわち、図3の点線で囲んだTr5及びr6よりなる回路部は過電流検出部として機能し、r7、r8及びTr4とともに過電流制限回路として機能するようになっている。
すなわち、図3の点線で囲んだTr5及びr6よりなる回路部は過電流検出部として機能し、r7、r8及びTr4とともに過電流制限回路として機能するようになっている。
実施例1及び2の変形例を列記する。
(1)実施例1及び2の説明においては、Tr1〜Tr3のベース−エミッタ間順方向電圧をVf、Tr1〜Tr3のコレクタ−エミッタ間飽和電圧をVsatとしたが、この設定は説明を簡略化するためであって、それぞれの順方向電圧及び飽和電圧は異なっていても良い。
(2)実施例1及び2の定電圧回路においては、入力端子1及び出力端子2の近くにそれぞれ入力側平滑用コンデンサC1及び出力側平滑用コンデンサC2が接続され、Tr1のエミッタとベース間にr5が接続されているが、これらは回路動作を安定化するための調整用に設けられているので、本発明の定電圧回路に必須の構成ではない。
(3)実施例2の定電圧回路は図3の構成としたが、図4のようにTr2及びr2を省略し、ZD1のアノードをTr3のコレクタ及びr1の一端に接続した構成のものとしても良い。
そうした場合、実施例1及び2の定電圧回路における、r1において消費される電力を負荷に応じたものとすることができるという効果は失われるが、その他の効果は維持される。
なお、図5はこの変形例の定電圧回路における入力電圧と出力電圧との関係を示すグラフである。
(4)実施例2の定電圧回路及び上記(3)で説明した変形例の定電圧回路における過電流制限回路は、それぞれ図3及び図4に示す構成としたが、このような回路構成に限らず、出力電流を制限できるものであれば、どのような構成のものでも良い。
(1)実施例1及び2の説明においては、Tr1〜Tr3のベース−エミッタ間順方向電圧をVf、Tr1〜Tr3のコレクタ−エミッタ間飽和電圧をVsatとしたが、この設定は説明を簡略化するためであって、それぞれの順方向電圧及び飽和電圧は異なっていても良い。
(2)実施例1及び2の定電圧回路においては、入力端子1及び出力端子2の近くにそれぞれ入力側平滑用コンデンサC1及び出力側平滑用コンデンサC2が接続され、Tr1のエミッタとベース間にr5が接続されているが、これらは回路動作を安定化するための調整用に設けられているので、本発明の定電圧回路に必須の構成ではない。
(3)実施例2の定電圧回路は図3の構成としたが、図4のようにTr2及びr2を省略し、ZD1のアノードをTr3のコレクタ及びr1の一端に接続した構成のものとしても良い。
そうした場合、実施例1及び2の定電圧回路における、r1において消費される電力を負荷に応じたものとすることができるという効果は失われるが、その他の効果は維持される。
なお、図5はこの変形例の定電圧回路における入力電圧と出力電圧との関係を示すグラフである。
(4)実施例2の定電圧回路及び上記(3)で説明した変形例の定電圧回路における過電流制限回路は、それぞれ図3及び図4に示す構成としたが、このような回路構成に限らず、出力電流を制限できるものであれば、どのような構成のものでも良い。
1 入力端子
2 出力端子
Tr1 第1PNPトランジスタ
Tr2 第2PNPトランジスタ
Tr3 第3PNPトランジスタ
Tr4 第4PNPトランジスタ
Tr5 NPNトランジスタ
ZD1 第1ツェナーダイオード
ZD2 第2ツェナーダイオード
r1〜r8 第1抵抗〜第8抵抗
Vin 入力電圧
Vout 出力電圧
Vf Tr1〜Tr3のベース−エミッタ間順方向電圧
Vsat Tr1〜Tr3のコレクタ−エミッタ間飽和電圧
Vz1 ZD1のツェナー電圧
Vz2 ZD2のツェナー電圧
2 出力端子
Tr1 第1PNPトランジスタ
Tr2 第2PNPトランジスタ
Tr3 第3PNPトランジスタ
Tr4 第4PNPトランジスタ
Tr5 NPNトランジスタ
ZD1 第1ツェナーダイオード
ZD2 第2ツェナーダイオード
r1〜r8 第1抵抗〜第8抵抗
Vin 入力電圧
Vout 出力電圧
Vf Tr1〜Tr3のベース−エミッタ間順方向電圧
Vsat Tr1〜Tr3のコレクタ−エミッタ間飽和電圧
Vz1 ZD1のツェナー電圧
Vz2 ZD2のツェナー電圧
Claims (4)
- 入力端子にエミッタが接続され、出力端子にコレクタが接続された第1PNPトランジスタと、
該第1PNPトランジスタのベースにカソードが接続された第1ツェナーダイオードと、
該第1ツェナーダイオードのアノードにエミッタが接続された第2PNPトランジスタと、
該第2PNPトランジスタのコレクタに一端が接続され、他端が接地された第1抵抗と、
前記第1PNPトランジスタのコレクタにエミッタが接続され、前記第2PNPトランジスタのベースにコレクタが接続された第3PNPトランジスタと、
該第3PNPトランジスタのコレクタに一端が接続され、他端が接地された第2抵抗と、
前記第3PNPトランジスタのエミッタに一端が接続され、前記第3PNPトランジスタのベースに他端が接続された第3抵抗と、
該第3抵抗の他端に一端が接続された第4抵抗と、
該第4抵抗の他端にカソードが接続され、アノードが接地された第2ツェナーダイオードを備えている
ことを特徴とする定電圧回路。 - 前記第1PNPトランジスタに流れる電流値が過大か否かを検知して、過大である場合にその電流を制限する過電流制限回路を備えている
ことを特徴とする請求項1に記載の定電圧回路。 - 前記過電流制限回路は、
前記第1PNPトランジスタのエミッタ及びベースに、それぞれエミッタ及びコレクタが接続された第4PNPトランジスタと、
該第4PNPトランジスタのエミッタとベースの間に接続された第8抵抗と、
前記第4PNPトランジスタのベースに一端が接続された第7抵抗と、
該第7抵抗の他端にコレクタが接続されたNPNトランジスタと、
該NPNトランジスタのエミッタに一端が接続され、前記NPNトランジスタのベースに他端が接続された第6抵抗を備え、
該第6抵抗の一端は接地され、
前記第2ツェナーダイオードのアノードは接地に代えて前記第6抵抗の他端に接続されている
ことを特徴とする請求項2に記載の定電圧回路。 - 前記第2PNPトランジスタ及び第2抵抗を省略し、
前記第1ツェナーダイオードのアノードが、前記第3PNPトランジスタのコレクタ及び前記第1抵抗の一端に接続されている
ことを特徴とする請求項2又は3に記載の定電圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015114179A JP2017004059A (ja) | 2015-06-04 | 2015-06-04 | 定電圧回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015114179A JP2017004059A (ja) | 2015-06-04 | 2015-06-04 | 定電圧回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017004059A true JP2017004059A (ja) | 2017-01-05 |
Family
ID=57754261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015114179A Pending JP2017004059A (ja) | 2015-06-04 | 2015-06-04 | 定電圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017004059A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113785255A (zh) * | 2019-05-15 | 2021-12-10 | 株式会社自动网络技术研究所 | 电压调节器以及车载用的备用电源 |
-
2015
- 2015-06-04 JP JP2015114179A patent/JP2017004059A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113785255A (zh) * | 2019-05-15 | 2021-12-10 | 株式会社自动网络技术研究所 | 电压调节器以及车载用的备用电源 |
CN113785255B (zh) * | 2019-05-15 | 2023-02-28 | 株式会社自动网络技术研究所 | 电压调节器以及车载用的备用电源 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7362081B1 (en) | Low-dropout regulator | |
JP2018073288A (ja) | ボルテージレギュレータ | |
CN110275566B (zh) | 电压调节器 | |
KR102483022B1 (ko) | 역류 방지 회로 및 전원 회로 | |
JP2013121203A (ja) | サージ電圧保護回路 | |
CN110121685B (zh) | 电源电路 | |
US20150091443A1 (en) | Load driving apparatus with current balance function | |
US20140241017A1 (en) | Input circuit and power supply circuit | |
JP2017004059A (ja) | 定電圧回路 | |
TW200422809A (en) | Constant voltage power supply circuit | |
CN108693912B (zh) | 具有倒置带隙对的带隙基准电路 | |
JP4374388B2 (ja) | 電圧制御回路 | |
JP2006155501A (ja) | 電流制限回路、レギュレータ及びハイサイドスイッチ | |
JP6439653B2 (ja) | 定電圧電源回路 | |
KR20100005045A (ko) | 기준 전압 생성 회로 | |
JP5856513B2 (ja) | ボルテージレギュレータ | |
JP5785437B2 (ja) | 安定化電圧電源回路 | |
JP2009168712A (ja) | 検出回路 | |
KR20150071646A (ko) | 볼티지 레귤레이터 | |
JP4734518B2 (ja) | 電源回路 | |
JP7106495B2 (ja) | 入力回路 | |
JP6534345B2 (ja) | 過電圧保護装置 | |
JP5759787B2 (ja) | 温度検出回路 | |
JP2006127093A (ja) | 定電圧レギュレータ回路 | |
JP2006302087A (ja) | 安定化電源回路 |