JP4734518B2

JP4734518B2 - 電源回路

Info

Publication number: JP4734518B2
Application number: JP2006025394A
Authority: JP
Inventors: 裕造安田; 和雄木塚; 明生仲嶋
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2006-02-02
Filing date: 2006-02-02
Publication date: 2011-07-27
Anticipated expiration: 2026-02-02
Also published as: JP2007206997A

Description

本発明は、電子機器等の電源として用いられるシリーズレギュレータあるいは定電圧電源等の電源回路に関する。

図６に示すように、従来シリーズレギュレータあるいは定電圧電源等として用いる電源回路は基準電源１をエラーアンプ２のマイナス入力端子に接続し、エラーアンプ２の出力端子にＰＮＰ型トランジスタ４のベースを接続し、そのＰＮＰ型トランジスタ４のコレクタを分割抵抗１、２を接続し、その分割抵抗１、２の接続点をエラーアンプ２のプラス入力端子に接続する。そしてパワートランジスタ４のコレクタから安定化電源出力ＯＵＴを取り出している。

安定化電源出力電圧ＯＵＴは
Ｖｒｅｆ（Ｒ１１＋Ｒ１２）／Ｒ１２で決まる。

なお、Ｖｒｅｆは基準電源１の基準電圧、Ｒ１１は分割抵抗１の抵抗値、Ｒ１２は分割抵抗２の抵抗値である。

電源回路ではリップル抑圧やノイズ性能を改善するためにエラーアンプ２のマイナス入力側にコンデンサ３を接続する。

また前述した電源回路では電源電圧Ｖｃｃを印加したときに、安定化電源出力電圧ＯＵＴは瞬時に安定化電源出力電圧Ｖｒｅｆ（Ｒ１１＋Ｒ１２）／Ｒ１２となる。従って電源投入し電源電圧Ｖｃｃを印加したとき、平滑用のコンデンサ５に突入電流が流れる。この突入電流が出力トランジスタ４に大きな負荷をかけ電源回路を劣化、もしくは破壊したり、機器に悪影響を与える。そのため特許２６９７０１０号（特許文献１）に示すように、電源投入時に徐々に電源電圧を上昇させることが行われる。

図７は従来の定電圧装置である。電源端子６に印加された非安定化直流電圧は、第一の電圧増幅段７と第二の電圧増幅段８と第三の電圧増幅段９と基準電圧源１０と出力電圧検出抵抗部１１とで構成される負帰還増幅器の働きにより、電源出力端子１２には安定化された出力電圧が供給される。この回路構成は、第三の電圧増幅段９が利得を持っていることからトランジスタのコレクターエミッタ飽和電圧特性付近まで制御可能となる。

さらに基準電圧制御端１３をグランド電位に制御すると、逆バイアス防止ダイオード１４の順方向電圧と、基準電圧制御トランジスタ１５のベースーエミッタ間電圧とは、ほぼ同電位にあるので、非反転入力端１６はグランド電位にある。第一の電圧増幅段７は非反転端子１６がグランド電位にある場合でも、構成回路内のすべての素子は能動状態になるように形成されている。

したがって、反転入力端１７の電位は、ほぼグランド電位に保持されるので、出力電圧検出抵抗部１１を通って電源出力端１２に現れる電圧は、ほぼグランド電位に維持されることとなる。基準電圧制御端１３を基準電圧源１０の所定の電位よりも低い、電位に制御すると、非反転入力端子１６には、ほぼ同一の電圧が現れる。したがって、反転入力端１７の電位はほぼ非反転入力端１６と同一の電位に保持されるので、出力電圧検出抵抗１１を通って電源出力端１２に現れる電圧は所定の電圧よりも低い、ある中間の電位に維持される。

このように、基準電圧源の電圧を制御できる基準電圧制御入力端１３と、基準電圧制御入力端がグランド電位にあるときも、第一の電圧増幅段が能動状態にあるような回路構成を設けることにより、電源出力端の電位をグランド電位から所定の電位になるまで、大きな時定数をもったソフトスタート化を可能とする。

特許第２６９７０１０号公報特開２００１−１９５１３８号公報特開平７−６７３２２号公報

通常、電源回路では平滑用のコンデンサを接続するので、電源投入時に突入電流が流れる。そのため突入電流が出力トランジスタに大きな負荷をかけ電源回路を劣化したり、機器に悪影響を与える。

そこで基準電圧源の基準電圧を制御することにより、電源出力端の電源電圧を徐々に立ち上げるドライブソフトスタート回路が用いられているが、従来のドライブソフトスタート回路では電源電圧の立ち上がりは直線的に上昇し、立ち上がり速度に変化を持たすことが出来ない。またドライブソフトスタート回路に用いられるコンデンサとは別にリップル除去又はノイズ性能改善用のコンデンサを要した。しかし、高性能を要求される電源回路では立ち上がり速度に変化を持たせ電源電圧をさらに徐々に上昇させ、且つリップル除去又はノイズ性能改善用のコンデンサを不要にして電源回路を簡単化する必要がある。

本発明は徐々に増加する定電圧を得るために用いた積分回路を安定後はリップル又はノイズの低減に用いる電源回路を提供するものであり、
第１の基準電源からの第１の基準電圧を通過し出力段に出力するバッファ回路と、前記バッファ回路の出力段に接続された定電流電源回路と、前記定電流電源回路と共にバッファ回路の出力段に接続された抵抗とコンデンサとよりなる積分回路とを備え、前記積分回路の抵抗とコンデンサとの接続点から前記定電流電源回路からの定電流で充電されたコンデンサの電位を第２の基準電圧として取り出す電源回路を提供する。

本発明は前記積分回路の抵抗とコンデンサとの接続点をエラー増幅回路の入力端子に接続し、前記エラー増幅回路から前記第２の基準電圧のＮ倍の安定化電源出力を取り出す電源回路を提供する。

本発明は前記積分回路の抵抗とコンデンサとの接続点に放電回路を接続し、電源ＯＦＦ時に前記コンデンサに充電された電荷を放電させる電源回路を提供する。

本発明は第１の基準電源からの第１の基準電圧を通過し出力段に出力するバッファ回路と、前記バッファ回路の出力段に接続された抵抗とコンデンサとよりなる積分回路と、一対のトランジスタにて構成される差動回路と、前記差動回路に接続された定電流電源回路とよりなり、前記差動回路を前記バッファ回路の出力段と共に前記積分回路に接続し、前記定電流電源回路からの定電流を前記差動回路を介して前記積分回路に供給し、前記積分回路のコンデンサに充電された電位を第２の基準電源の基準電圧として取り出す電源回路を提供する。

本発明は前記差動回路を構成するトランジスタのエミッタ間に抵抗を接続し、前記抵抗の抵抗値を変化させることにより、前記定電流電源回路から前記トランジスタのコレクタを介して積分回路に供給される定電流を変え、前記積分回路のコンデンサに充電する電位の増加度を変化させる電源回路を提供する。

本発明は前記積分回路のコンデンサに並列に分割用の抵抗を接続し、前記取り出される第２の基準電圧を変化させることができるようにした電源回路を提供する。

本発明は第１の基準電源の第１の基準電圧を出力段に出力するバッファ回路の出力段と共に定電流電源回路を積分回路に接続し、定電流電源回路からの定電流を積分回路の抵抗とコンデンサに供給するようにしたので、機器の定電圧として使用する第２の基準電圧は最初、定電流電源回路からの定電流とコンデンサの容量で決まる割合で上昇し、バッファ回路の出力段が第１の基準電圧に達した後は積分回路の抵抗とコンデンサの時定数で上昇するので、最終的には取り出すべき第２の基準電圧は徐々に増加して第１の基準電圧とほぼ同一の電圧にすることができる。

また、第２の基準電圧が第１の基準電圧とほぼ同一となった安定状態では積分回路はリップル除去あるいはノイズ性能の改善をする回路として利用できるので、リップル除去あるいはノイズ性能の改善用の回路を別に必要としない。

本発明の電源回路は積分回路の抵抗とコンデンサとの接続点をエラー増幅回路のプラス入力端子に接続し、エラー増幅回路の出力端子に接続された分割抵抗の接続点をエラー増幅回路のマイナス入力端子に接続したので、第２の基準電圧のＮ倍の安定化電源出力を取り出すことができる。

本発明の電源回路は第１の基準電源の第１の基準電圧を出力段に出力するバッファ回路の出力段に積分回路を接続し、差動回路の一方のトランジスタのベースに積分回路のコンデンサに充電される電位が加えられ、他方のトランジスタのベースに基準電圧が加えられるようにし、差動回路の他方のトランジスタのコレクタをバッファ回路の出力段と共に積分回路に接続し、定電流電源回路からの定電流を前記他方のトランジスタを介して供給するようにしたので、積分回路のコンデンサに充電され、取り出すべき第２の基準電圧は緩やかに上昇させることが出来る。

本発明の電源回路は差動回路を構成するトランジスタのエミッタ間に抵抗を接続し、抵抗の抵抗値を変化させることにより、定電流電源回路から供給される定電流の増加度を変えられるので、積分回路のコンデンサに充電され、取り出すべき第２に基準電圧の上昇の度合いを変化させることが出来る。

本発明の電源回路は積分回路のコンデンサに並列に分割用の抵抗を接続することにより、第１の基準電圧より低い任意の第２の基準電圧を取り出すことができるので、第１の基準電圧より低い電圧で動作する機器の電源回路としても使用できる。

本発明の電源回路を図１から図５を参照して説明する。

図１は本発明の電源回路の回路図である。

バッファ回路２０はエミッタが結合された第１および第２のトランジスタＱ１、Ｑ２と第１および第２のトランジスタＱ１、Ｑ２のコレクタに接続され電流ミラー回路２２を構成する第３および第４のトランジスタＱ３、Ｑ４および第２のトランジスタＱ２のベースにエミッタが接続され、トランジスタＱ２のコレクタにベースが接続された第５のトランジスタＱ５よりなる。第１のトランジスタＱ１のベースにバンドギャップツェナーダイオードよりなる第１の基準電源Ｖ１が接続されている。

第１の定電流電源回路２４は第１および第２のトランジスタＱ１、Ｑ２のエミッタに接続され、第２の定電流電源回路２５はバッファ回路２０の出力段と共に、第１の抵抗Ｒ１とコンデンサＣが直列接続された積分回路２６に接続されている。

積分回路２６の抵抗Ｒ１とコンデンサＣの接続点はエラー増幅回路２７のプラス入力端子に接続されている。エラー増幅回路２７の出力端子には分割抵抗Ｒ４、Ｒ５が接続されており、分割抵抗Ｒ４、Ｒ５の接続点はエラー増幅回路２７のマイナス入力に接続されている。

積分回路２６を構成する抵抗Ｒ１とコンデンサＣの接続点には放電回路２８が接続されている。

次に、本発明の電源回路の動作を説明する。

図１に示すように、電源スイッチ（図示せず）をＯＮし電源電圧Ｖｃｃが供給されたとき、第１の基準電源Ｖ１は瞬時に第１の基準電圧Ｅ１まで立ち上がり、第１のトランジスタＱ１のベースに第１の基準電源Ｖ１よりの基準電圧Ｅ１が加わる。第１の定電流電源回路２４からの定電流Ｉ１が第２のトランジスタＱ２を介して流れ、バッファ回路２０を動作させる。

前述したバッファ回路２０の出力段は第２の定電流電源回路２５に接続されると共に、抵抗Ｒ１とコンデンサＣで構成されている積分回路２６に接続されているので、第２の定電流電源回路２５からの定電流Ｉ２は積分回路２６に供給される。

積分回路２６のコンデンサＣは最初充電されておらず第２の基準電圧Ｅ２は０Ｖである。しかし、バッファ回路２０の出力段には第２の定電流電源回路２５により定電流Ｉ２が供給されるため、第２の基準電圧Ｅ２は最初定電流電源回路２５からの定電流Ｉ２と積分回路２６のコンデンサＣの容量で決まる割合で上昇してゆく。そしてバッファ回路２０の出力段が第１の基準電源Ｖ１の基準電圧Ｅ１が例えば１．２５Ｖなら、その電圧１．２５Ｖまで上昇した後、第２の基準電圧Ｅ２は抵抗Ｒ１とコンデンサＣの時定数で定まる速度で上昇し、最終的には第２の基準電圧Ｅ２は第１の基準電源Ｖ１の基準電圧Ｅ１とほぼ同じ１．２５Ｖになる。

図２は第２の基準電圧Ｅ２の立ち上がり時の過渡特性を示したもので、横軸が時間（ｍＳ）で、縦軸が基準電圧Ｅ２（Ｖ）である。定電流Ｉ２を４μＡ、抵抗Ｒ１の抵抗値を２５ＫΩ、コンデンサＣを０．０１μＦとしたとき、基準電圧Ｅ２は時間と共に直線的に上昇し、約２.７ｍＳで０Ｖから約１．２５Ｖまで上昇することを示している。

積分回路２６で得られた基準電圧Ｅ２はエラー増幅回路２７のプラス入力端子に供給される。エラー増幅回路２７のマイナス入力端子には出力端子の出力電圧が分割抵抗Ｒ４、Ｒ５で分割された分割電圧が供給されている。

従って、エラー増幅回路２７も０Ｖから第２の基準電源Ｖ２の基準電圧Ｅ２に応じて変化し、前記第２の基準電圧Ｅ２のＮ倍（Ｎは小数点以下の数も含む）の安定化電源出力を取り出し、機器のパワートランジスタに供給することができる。電源をＯＦＦにしたときは放電回路２８が動作して、積分回路２６のコンデンサＣの電荷を放電させ初期状態に戻る。

第２の基準電源Ｖ２の基準電圧Ｅ２が第１の基準電源Ｖ１の基準電圧Ｖ１とほぼ同じ１．２５Ｖになった安定状態では抵抗Ｒ１のバッファ回路２０に接続されている側のインピーダンスは低くなるので、抵抗Ｒ１とコンデンサＣで構成した積分回路２６はノイズの除去又はリップルを抑圧することができる。

図３は本発明の他の実施例を示す電源回路の回路図である。

バッファ回路２０は前述と同様に第１および第２のトランジスタＱ１、Ｑ２と第１および第２のトランジスタＱ１、Ｑ２のコレクタに接続され電流ミラー回路２２を構成する第３および第４のトランジスタＱ３、Ｑ４そして第２のトランジスタＱ２のベースにエミッタが接続され、第２のトランジスタＱ２のコレクタにベースが接続された第５のトランジスタＱ５よりなる。第１のトランジスタＱ１のベースに第１の基準電源Ｖ１が接続されている。第１の定電流電源回路２４はバッファ回路２０に接続されている。

積分回路２６を構成する抵抗Ｒ１とコンデンサＣはバッファ回路２０の出力段に接続されている。コンデンサＣには第２の基準電圧Ｅ２を低下させるための抵抗Ｒ２が接続されている。また積分回路２６の抵抗Ｒ１とコンデンサＣの接続点には第６のトランジスタＱ６のベースが接続されている。これは電源投入時に第２トランジスタＱ２が飽和するのを防止するためである。

差動回路３１は第７、第８、第９および第１０のトランジスタＱ７、Ｑ８、Ｑ９、Ｑ１０よりなる。第８トランジスタＱ８のベースにはベースが積分回路２６のコンデンサＣに接続された第７のトランジスタＱ７のエミッタが接続され、第９のトランジスタＱ９のベースにはベースが基準電源Ｖ３に接続されたトランジスタＱ１０のエミッタが接続されている。

第３、第４、第５及び第６の定電流電源回路３２、３３、３４、３５は差動回路３１に接続され、そのうち第５の定電流電源回路３４は第９のトランジスタＱ９のコレクタを介して積分回路２６に接続されている。

差動回路３１を構成する第８および第９のトランジスタＱ８、Ｑ９のエミッタ間に抵抗Ｒ３が接続されている。コンデンサＣの端子電位が低い時は第９トランジスタＱ９のコレクタ電流は第５の定電流電源回路３４からの定電流Ｉ５の一部が流れるが、コンデンサＣの端子電位が上昇すると第４の定電流電源回路３３からの定電流Ｉ４も流れる。抵抗Ｒ３の抵抗値を変化させることにより、第５の定電流電源回路３４から前記他のトランジスタを介して供給される定電流Ｉ５の増加度を変え、前記積分回路２６のコンデンサＣに充電される速度を変化させることができる。

積分回路２６のコンデンサＣの一端はエラー増幅回路２７のプラス入力端子に接続されている。エラー増幅回路２７の出力端子には分割抵抗Ｒ４、Ｒ５が接続されており、分割抵抗Ｒ４、Ｒ５の接続点はエラー増幅回路２７のマイナス入力に接続されている。積分回路２６を構成する抵抗Ｒ１とコンデンサＣの接続点には放電回路２８が接続されている。

次に、図３に示す本発明の電源回路の動作を説明する。

電源スイッチが投入され、電源Ｖｃｃが供給されると、第１のトランジスタＱ１のベースに第１の基準電源Ｖ１よりの基準電圧Ｅ１が加わる。第１の定電流回路２４からの定電流Ｉ１が第２のトランジスタＱ２のエミッタを介して流れ、バッファ回路２０を動作させる。

電源投入時に第１の基準電源Ｖ１は瞬時に第１の基準電圧Ｅ１まで立ち上がるが、第２の基準電圧Ｅ２は積分回路２６のコンデンサＣの電荷がゼロであるため、第７のトランジスタＱ７のエミッタフォロアを介して第８のトランジスタＱ８のベースに加わる電位は約０．７Ｖになっている。差動回路３１の第９のトランジスタＱ９のベースには基準電源Ｖ３にて動作されるトランジスタＱ１０のエミッタフォロアを介してベース電位が加えられる。

電源投入時に基準電源Ｖ３は瞬時に所定の基準電圧まで立ち上がるので、第９のトランジスタＱ９のベース電位は所定値まで上昇するが、コンデンサＣは充電されていないため、第９のトランジスタＱ９のベース電位に比して第８のトランジスタＱ８のベース電位が低い状態にある。そのため第９のトランジスタＱ９のコレクタを介して積分回路２６のコンデンサＣに流れる電流は少ない。

しかし、第９のトランジスタＱ９のコレクタを介して積分回路２６のコンデンサＣに第５の定電流電源回路３４からの定電流Ｉ５が流れることにより、コンデンサＣに電荷が蓄積され、第７のトランジスタＱ７のベース電位が上昇して、差動回路３１の第８のトランジスタＱ８のベース電位が上昇するにつれて、第９のトランジスタＱ９のコレクタを介して流れる第５の定電流電源回路３４からの定電流Ｉ５が増大する。更に第８トランジスタＱ８のベース電位が上昇すると定電流電源回路３３の定電流Ｉ４が抵抗Ｒ３を通って第９のトランジスタＱ９のコレクタ電流となる。それによりコンデンサＣの電位が上昇し、それにより積分回路２６のコンデンサＣの電位が上昇する。

図４は図３に示す本発明の電源回路における第２の基準電圧Ｅ２の立ち上がり時の過渡特性を示したもので、横軸が時間（ｍＳ）で、縦軸が電圧（Ｖ）である。第４および第５の定電流電源回路３３、３４からの第４、第５の定電流Ｉ４、Ｉ５を１０μＡ、抵抗Ｒ１、Ｒ２、Ｒ３をそれぞれ５０ＫΩとし、コンデンサＣを０．０１μＦとしたとき、第２の基準電圧Ｅ２はなだらかに上昇し、約２.７ｍＳで０．６Ｖ以上になることを示している。

第２の基準電圧Ｅ２をトランジスタＱ９のエミッタ・コレクタを介して積分回路２６のコンデンサＣに流れる第５の定電流電源回路３４からの定電流Ｉ５を変化させることにより、さらに緩やかに上昇させることができる。

図５は抵抗Ｒ３の抵抗値を変えることにより取り出される第２の基準電圧Ｅ２の上昇角度を変えることができることを示した過渡特性図である。定電流Ｉ４を１０μＡ、定電流Ｉ５を１０μＡ、抵抗Ｒ１、Ｒ２をそれぞれ５０ＫΩとし、コンデンサＣを０．０１μＦと前述と同一にし、抵抗Ｒ３だけを５０ＫΩから３０ＫΩにしたとき、第２の基準電圧Ｅ２は図４より緩やかに上昇することを示しており、２.７ｍＳで前述と同様に０．６Ｖ以上になったことを示している。このように抵抗Ｒ３の抵抗値を小さくするほど、第２の基準電圧の上昇速度が緩やかになる。

コンデンサＣにて得られた第２の基準電圧Ｅ２は前述と同様にエラー増幅回路２７のプラス入力端子に供給される。エラー増幅回路２７のマイナス入力端子には出力端子の出力電圧が分割抵抗Ｒ４、Ｒ５で分割された分割電圧が供給されているので、その差分に相当する出力電圧が得られる。

積分回路２６のコンデンサＣに充電される基準電圧Ｅ２の安定状態では抵抗Ｒ１の上端のインピーダンスは低くなるので、抵抗Ｒ１とコンデンサＣで積分回路２６を構成し、ノイズやリップルを抑圧できる。

本発明の電源回路の回路図である。図１に示す本発明の電源回路における第２の基準電圧Ｅ２の立ち上がり時の過渡特性図である。本発明の他の実施例を示す電源回路の回路図である。図３に示す本発明の電源回路における第２の基準電圧Ｅ２の立ち上がり時の過渡特性図である。図３に示す本発明の電源回路における抵抗Ｒ３の抵抗値を変えたときの第２の基準電圧Ｅ２の立ち上がり時の過渡特性図である。一般に用いられる安定化電源装置の回路図である。従来の電源回路の回路図である。

符号の説明

２０バッファ回路
２４定電流電源回路
２６積分回路
２７エラー増幅回路
２８放電回路
３１差動回路
３３定電流回路
３４定電流回路
Ｖ１基準電源
Ｖ３基準電源
Ｑ１第１のトランジスタ
Ｑ２第２のトランジスタ
Ｑ５第５のトランジスタ
Ｑ８第８のトランジスタ
Ｑ９第９のトランジスタ
Ｃ１コンデンサ
Ｒ１抵抗
Ｒ２分割用の抵抗
Ｒ３抵抗

Claims

第１の基準電源からの第１の基準電圧を通過し出力段に出力するバッファ回路と、
前記バッファ回路の出力段に接続された定電流電源回路と、
前記定電流電源回路と共にバッファ回路の出力段に接続された抵抗とコンデンサとよりなる積分回路とを備え、
前記積分回路の抵抗とコンデンサとの接続点から前記定電流電源回路からの定電流で充電された前記コンデンサの電位を第２の基準電圧として取り出すことを特徴とする電源回路。
前記積分回路の抵抗とコンデンサとの接続点をエラー増幅回路の入力端子に接続し、前記エラー増幅回路から前記第２の基準電圧のＮ倍の安定化電源出力電圧を取り出すことを特徴とする請求項１記載の電源回路。
前記積分回路の抵抗とコンデンサとの接続点に放電回路を接続し、電源ＯＦＦ時に前記コンデンサに充電された電荷を放電させることを特徴とする請求項１記載の電源回路。
第１の基準電源からの第１の基準電圧を通過し出力段に出力するバッファ回路と、
前記バッファ回路の出力段に接続された抵抗とコンデンサとよりなる積分回路と、
一対のトランジスタにて構成される差動回路と、
前記差動回路に接続された定電流電源回路とよりなり、
前記差動回路を前記バッファ回路の出力段と共に前記積分回路に接続し、前記定電流電源回路からの定電流を差動回路を介して前記積分回路に供給し、前記積分回路のコンデンサに充電された電位を第２の基準電源の基準電圧として取り出すことを特徴とする電源回路。
第１の基準電源からの第１の基準電圧を通過し出力段に出力するバッファ回路と、
前記バッファ回路の出力段に接続された抵抗とコンデンサとよりなる積分回路と、
一方のトランジスタのベースに前記積分回路のコンデンサに充電される電位が加えられ、他方のトランジスタのベースに基準電圧が加えられる差動回路と、
前記差動回路に接続された定電流電源回路とよりなり、
前記差動回路を構成する前記他方のトランジスタのコレクタを前記バッファ回路の出力段と共に積分回路に接続し、前記定電流電源回路からの定電流を前記他方のトランジスタを介して積分回路に供給し、前記積分回路のコンデンサに充電された電位を第２の基準電源の基準電圧として取り出すことを特徴とする電源回路。
前記差動回路を構成するトランジスタのエミッタ間に抵抗を接続し、前記抵抗の抵抗値を変化させることにより、前記定電流電源回路から前記他方のトランジスタを介して積分回路に供給される定電流の電流量を変化させ、前記積分回路のコンデンサに充電する電位の増加度を変化させることを特徴とする請求項５記載の電源回路。
前記積分回路のコンデンサに並列に分割用の抵抗を接続したことを特徴とする請求項５記載の電源回路。
前記積分回路の抵抗とコンデンサとの接続点をエラー増幅回路のプラス入力端子に接続し、
前記エラー増幅回路の出力端子に接続された分割抵抗の接続点をエラー増幅回路のマイナス入力端子に接続し、
前記第２の基準電圧のＮ倍の安定化電源出力を取り出すことを特徴とする請求項５記載の電源回路。
前記積分回路の抵抗とコンデンサとの接続点に放電回路を接続し、電源ＯＦＦ時に前記コンデンサに充電された電荷を放電させることを特徴とする請求項５記載の電源回路。