JP2008282313A - 電源回路 - Google Patents

Abstract

【課題】小規模な回路構成で、周囲温度の影響を極力受けることなく出力電圧のオーバーシュートを適切に低減できる電源回路を提供する。
【解決手段】シリーズレギュレータ形式の電源回路１１において、ＮＰＮ形のトランジスタＴ１１のベースと電源線１９との間にＰＮＰ形のトランジスタＴ１２のエミッタ−コレクタ間を接続し、そのベースにツェナーダイオード１５のツェナー電圧ＶZを分圧回路１６により分圧して得られる電圧ＶN12を与える。分圧回路１６の分圧比は、出力電圧Ｖoutが電圧Ｖcutに達したときにトランジスタＴ１２がオンするような値に設定する。
【選択図】図１

Description

本発明は、電源入力端子と電源出力端子との間に介在する主トランジスタの駆動を制御することにより出力電圧を目標値に制御する電源回路に関する。

電源回路においては、電源立ち上げ時、入力変動または負荷変動に伴い出力電圧が目標値を超えて上昇するいわゆるオーバーシュートが問題になる場合がある。特許文献１には、小規模な回路構成で応答性を高めたオーバーシュート低減機能を有する電源回路が開示されている。

図７は、このような電源回路の構成の一例を示している。図７に示す電源回路１は、シリーズレギュレータの形式を持ち、差動増幅回路２と、トランジスタＱ１、抵抗Ｒ１〜Ｒ３およびコンデンサＣ１からなる出力回路３と、トランジスタＱ２、Ｑ３、抵抗Ｒ４およびコンデンサＣ２からなる出力制御回路４とを備えている。

電源回路１は、トランジスタＱ１の駆動をフィードバック制御することにより所定の出力電圧Ｖoutを出力するようになっている。また、電源回路１は、出力電圧Ｖoutが目標値を超えて上昇し、所定のオーバーシュートカット電圧Ｖcutに達すると、出力制御回路４のトランジスタＱ２、Ｑ３をオンさせてトランジスタＱ１をオフ状態に制御するようになっている。これにより、出力電圧Ｖoutが、その供給先のデバイスの絶対最大定格電圧を超えて上昇し、供給先デバイスに悪影響を及ぼす事態を防止している。
特開２００５−９２６９３号公報（図５）

しかしながら、上記従来技術では、オーバーシュート低減機能を動作させるしきい値電圧Ｖcut（オーバーシュートカット電圧）の温度特性が以下のとおり大きくなってしまう。すなわち、オーバーシュートカット電圧Ｖcut（以下、電圧Ｖcutと称す）は、トランジスタＱ２のしきい値電圧をＶTで示し、抵抗Ｒ１〜Ｒ３の抵抗値をそれぞれＲ１〜Ｒ３で示すと、下記（１）式のように表される。
Ｖcut＝ＶT×（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ３ …（１）

この（１）式における「（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ３」は、必ず１を超えるため、電圧Ｖcutは電圧ＶTを１より大きい増幅率で増幅したものとなる。従って、電圧Ｖcutの温度による変動は、トランジスタＱ２のしきい値電圧ＶTの温度による変動（例えば−２ｍＶ／℃）が増幅された大きなものとなり、電圧Ｖcutの温度特性が大きくなってしまう。

このため、電源回路１を、例えば−４０℃〜＋１７５℃という広い温度範囲での使用が想定される車載用の電源回路に適用する場合、オーバーシュート低減機能が適切に動作しない可能性がある。すなわち、出力電圧供給先のデバイスに対し、過大な電圧が印加されてしまうおそれがある。

本発明は上記事情に鑑みてなされたものであり、その目的は、小規模な回路構成で、周囲温度の影響を極力受けることなく出力電圧のオーバーシュートを適切に低減できる電源回路を提供することにある。

請求項１記載の手段によれば、オペアンプは、出力電圧の目標値に対応した基準電圧と電源出力端子の出力電圧に応じた検出電圧とに基づいて、電源入力端子と電源出力端子との間に介在する主トランジスタの制御端子に駆動信号を出力し出力電圧を目標値に制御する。このようなシリーズレギュレータ形式の電源回路において、ＮＰＮ形（またはＮチャネル型）の主トランジスタの制御端子にエミッタ（またはソース）が接続されたＰＮＰ形（またはＰチャネル型）の出力遮断用トランジスタを設け、その制御端子にツェナーダイオードの端子間電圧を分圧した分圧電圧を入力する。

出力遮断用トランジスタは、その制御端子と主トランジスタの制御端子との間の電圧が自身の順方向電圧（またはしきい値電圧）に達するとオンする。従って、ツェナーダイオードのツェナー電圧と分圧回路の分圧比とを、出力電圧が所定の上限値に達したときに出力遮断用トランジスタをオンさせるような値に設定することで、出力電圧が上限値に達すると出力遮断用トランジスタがオンする。これにより、オペアンプからの駆動用信号が遮断されるので主トランジスタが遮断状態に制御される。このような動作により、出力電圧が上限値以下に抑えられるので、オーバーシュートが適切に低減される。

上記オーバーシュート低減機能の動作に関与する主トランジスタの順方向電圧（またはしきい値電圧）の温度変動と、出力遮断用トランジスタの順方向電圧（またはしきい値電圧）の温度変動とは互いに打ち消し合うように作用する。従って、オーバーシュート低減機能を動作させるための出力電圧の上限値（オーバーシュートカット電圧）の温度係数は、ツェナーダイオードのツェナー電圧の温度係数に分圧回路の分圧比を乗じた小さい値となる。従って、電源回路は、周囲温度の影響を極力受けることなく、オーバーシュート低減機能を適切に動作させることができる。
また、シリーズレギュレータ形式の電源回路に、ツェナーダイオード、分圧回路および出力遮断用トランジスタを加えることにより、上記オーバーシュート低減機能の動作を可能としたので、電源回路の構成を小規模にできる。

請求項２記載の手段によれば、ＰＮＰ形（またはＰチャネル型）の主トランジスタを用いたシリーズレギュレータ形式の電源回路において、電源出力端子にエミッタ（またはソース）が接続されたＰＮＰ形（またはＰチャネル型）の出力遮断用トランジスタを設け、その制御端子にＮＰＮ形（またはＮチャネル型）の駆動用トランジスタのベース−エミッタ間（またはゲート−ソース間）を介してツェナーダイオードの端子間電圧を分圧した分圧電圧を入力する。

出力遮断用トランジスタは、その制御端子と電源出力端子との間の電圧が自身の順方向電圧（またはしきい値電圧）に達するとオンする。従って、ツェナーダイオードのツェナー電圧と分圧回路の分圧比とを、出力電圧が所定の上限値に達したときに出力遮断用トランジスタをオンさせるような値に設定することで、出力電圧が上限値に達すると出力遮断用トランジスタがオンする。これにより、電源出力端子における出力電圧の上昇が抑制される。このような動作により、出力電圧が上限値以下に抑えられるので、オーバーシュートが適切に低減される。

上記オーバーシュート低減機能の動作に関与する出力遮断用トランジスタの順方向電圧（またはしきい値電圧）の温度変動と、駆動用トランジスタの順方向電圧（またはしきい値電圧）の温度変動とは互いに打ち消し合うように作用する。従って、オーバーシュート低減機能を動作させるための出力電圧の上限値（オーバーシュートカット電圧）の温度係数は、ツェナーダイオードのツェナー電圧の温度係数に分圧回路の分圧比を乗じた小さい値となる。従って、電源回路は、周囲温度の影響を極力受けることなく、オーバーシュート低減機能を適切に動作させることができる。

請求項１記載の手段を用いる場合、請求項３記載の手段のように出力遮断用トランジスタを２段のダーリントン接続とし、この制御端子にＮＰＮ形の駆動用トランジスタのベース−エミッタ間を介してツェナーダイオードの端子間電圧を分圧した分圧電圧を入力するようにしてもよい。このように構成すれば、出力電圧の供給先における負荷が大きく、主トランジスタの電流供給能力が大きい場合であっても、ダーリントン接続された出力遮断用トランジスタがオンすることで、主トランジスタを確実に遮断状態に制御することができる。また、オーバーシュート低減機能の動作に関与する主トランジスタの順方向電圧、出力遮断用トランジスタの順方向電圧および駆動用トランジスタの順方向電圧のそれぞれの温度変動が互いに打ち消し合うように作用するので、主トランジスタの電流供給能力が大きい場合であっても、オーバーシュートカット電圧の温度係数を請求項１記載の手段と同様に小さくすることができる。

請求項２記載の手段において、請求項４記載の手段のように出力遮断用トランジスタと駆動用トランジスタとを、互いに同じ段数を有するダーリントン接続としてもよい。このように構成すれば、出力電圧の供給先における負荷が大きく、主トランジスタの電流供給能力が大きい場合であっても、ダーリントン接続された出力遮断用トランジスタがオンすることで、電源出力端子における出力電圧の上昇が確実に抑制される。また、オーバーシュート低減機能の動作に関与する出力遮断用トランジスタの順方向電圧および駆動用トランジスタの順方向電圧のそれぞれの温度変動が互いに打ち消し合うように作用するので、主トランジスタの電流供給能力が大きい場合であっても、オーバーシュートカット電圧の温度係数を請求項２記載の手段と同様に小さくすることができる。

（第１の実施形態）
以下、本発明を車載用の電源回路に適用した場合の第１の実施形態について図１を参照しながら説明する。
図１に示す電源回路１１は、シリーズレギュレータ形式であり、オペアンプ１２、電圧検出回路１３、電流供給回路１４、ツェナーダイオード１５、分圧回路１６、トランジスタＴ１１、Ｔ１２、基準電圧入力端子１７、電源線１８（第１の電源線に相当）、電源線１９（第２の電源線に相当）および電源出力端子２０を備えている。

電源回路１１には、バッテリ（図示せず）から電源線１８（ＶB）と電源線１９（ＧＮＤ）とを介して電圧ＶB（例えば＋１２Ｖ）が供給されている。ＮＰＮ形のトランジスタＴ１１（主トランジスタに相当）は、電源線１８（電源入力端子に相当）と電源出力端子２０との間に接続されている。電圧検出回路１３の抵抗Ｒ１１およびＲ１２は、電源出力端子２０と電源線１９との間に直列に接続されている。抵抗Ｒ１１とＲ１２との共通接続点の電圧、つまり電源出力端子２０における出力電圧Ｖoutを抵抗Ｒ１１、Ｒ１２により分圧して得られる検出電圧Ｖdetは、オペアンプ１２の反転入力端子に与えられている。

オペアンプ１２の非反転入力端子には、基準電圧入力端子１７から出力電圧Ｖoutの目標値を指令するための基準電圧Ｖrefが与えられている。オペアンプ１２の出力端子から出力される誤差増幅信号Ｓｄ（駆動信号に相当）は、ノードＮ１１を介してトランジスタＴ１１のベース（制御端子に相当）に与えられている。これにより、トランジスタＴ１１の駆動が制御されるようになっている。

なお、図示しないが、オペアンプ１２は、電源線１８、１９から電圧ＶB（電源電圧に相当）の供給を受けて動作するようになっている。また、本実施形態において、基準電圧Ｖrefは、温度による出力変動の少ないバンドギャップ基準電圧回路（図示せず）により生成されている。

電源回路１１は、トランジスタＴ１１を介して、電圧ＶBを所定の出力電圧Ｖoutに降圧して電源出力端子２０から供給先デバイス（図示せず）に対し出力するようになっている。この供給先デバイスは、例えば２．５Ｖ系のマイクロコンピュータであり、出力電圧Ｖoutは、その電源電圧（絶対最大定格電圧：３．５Ｖ）として供給されるようになっている。このため、出力電圧Ｖoutの目標値を２．５Ｖとし、出力電圧Ｖoutの上限値つまり後述するオーバーシュートカット機能を動作させるための出力電圧Ｖoutのしきい値（オーバーシュートカット電圧）を３Ｖとしている。

電源線１８、１９間には、電流供給回路１４およびツェナーダイオード１５の直列回路が設けられている。ツェナーダイオード１５は、ツェナー電圧ＶZが５Ｖであり、その温度係数が小さいもの（例えば＋１ｍＶ／℃）を用いている。このツェナーダイオード１５のアノードは電源線１９に接続され、カソードは電流供給回路１４を介して電源線１８に接続されている。上記直列回路に対し、電源線１８、１９から電圧ＶBが印加されることにより、ツェナーダイオード１５が逆バイアスされ、ツェナーダイオード１５の端子間に所定のツェナー電圧ＶZが発生するようになっている。

電流供給回路１４とツェナーダイオード１５の共通接続点は、分圧回路１６の抵抗Ｒ１３の一端に接続されている。抵抗Ｒ１３の他端は、抵抗Ｒ１４を介して電源線１９に接続されている。抵抗Ｒ１３とＲ１４との共通接続点であるノードＮ１２の電圧、つまりツェナーダイオード１５の端子間電圧を抵抗Ｒ１３、Ｒ１４により分圧して得られる電圧ＶN12は、ＰＮＰ形のトランジスタＴ１２（出力遮断用トランジスタに相当）のベース（制御端子に相当）に与えられている。トランジスタＴ１２のコレクタは、電源線１９に接続されており、エミッタは、ノードＮ１１（トランジスタＴ１１のベース）に接続されている。

分圧回路１６の分圧比は、出力電圧Ｖoutがオーバーシュートカット電圧Ｖcut（以下、電圧Ｖcutと称す）である３Ｖに達したときにトランジスタＴ１２をオンさせるため、以下のように設定されている。すなわち、出力電圧Ｖoutが３Ｖに達するとノードＮ１１の電圧ＶN11は、３ＶにトランジスタＴ１１のベース−エミッタ間順方向電圧ＶF（T11）を加えた値となる。この電圧ＶF（T11）とトランジスタＴ１２のベース−エミッタ間順方向電圧ＶF（T12）とが略等しいとすると、トランジスタＴ１２をオンさせるためには、ノードＮ１２の電圧ＶN12が３Ｖ（電圧Ｖcut）になるように分圧比を設定すればよい。従って、抵抗Ｒ１３およびＲ１４のそれぞれの抵抗値は、これらの比が、Ｒ１３：Ｒ１４＝２：３となるように設定されている。すなわち、分圧回路１６の分圧比は、０．６に設定されている。

次に、本実施形態の作用について説明する。
まず、電源回路１１の通常時の動作について説明する。電源回路１１において、オペアンプ１２は、非反転入力端子に与えられた基準電圧Ｖrefと、反転入力端子に与えられた検出電圧Ｖdetとの差に応じた誤差増幅信号Ｓｄを出力する。この誤差増幅信号ＳｄによりトランジスタＴ１１が駆動され、出力電圧Ｖoutが目標値の２．５Ｖに制御される。

電源回路１１が上記のとおり動作している場合、ノードＮ１１の電圧ＶN11は、出力電圧Ｖoutの目標値である２．５ＶにＶF（T11）を加えた値となっている。これに対し、ノードＮ１２の電圧ＶN12は３Ｖであるため、トランジスタＴ１２はオフ状態となり、オペアンプ１２による出力電圧Ｖoutの制御動作に影響を及ぼさない。

続いて、電源回路１１におけるオーバーシュート低減機能の動作について説明する。電源立ち上げ時、電圧ＶBの変動時、出力電圧Ｖout供給先の負荷の変動時などにおいて、出力電圧Ｖoutの変化に対してオペアンプ１２の動作が追従できず、出力電圧Ｖoutが目標値を超えて上昇してしまう場合がある。

このとき、ノードＮ１１の電圧ＶN11は、上記通常時よりも出力電圧Ｖoutが目標値を超えた分だけ上昇する。そして、出力電圧Ｖoutが電圧Ｖcutである３Ｖに達すると、ノードＮ１１の電圧ＶN11が３ＶにＶF（T11）を加えた値となり、トランジスタＴ１２がオンする。これにより、オペアンプ１２の出力端子から出力される誤差増幅信号ＳｄがトランジスタＴ１１のベースに供給されず、トランジスタＴ１１が遮断状態に制御される。このようなオーバーシュート低減動作により、出力電圧Ｖoutの上昇が抑制される。

続いて、電圧Ｖcutの温度特性について説明する。電圧Ｖcutは、トランジスタＴ１１の順方向電圧ＶF（T11）、トランジスタＴ１２の順方向電圧ＶF（T12）、ツェナーダイオード１５のツェナー電圧ＶZおよび分圧回路１６の分圧比により、下記（２）式で表される。
Ｖcut＝ＶZ×０．６＋ＶF（T12）−ＶF（T11） …（２）

上記（２）式における電圧ＶF（T11）およびＶF（T12）が略等しく、これらの温度係数がいずれも一般的なバイポーラトランジスタのものと同様、約−２ｍＶ／℃である場合、これらの温度係数は打ち消し合うことになる。従って、電圧Ｖcutの温度係数は、ツェナーダイオード１５のツェナー電圧ＶZの温度係数（約＋１ｍＶ／℃）と分圧回路１６の分圧比とにより下記（３）式で表される。
Ｖcutの温度係数＝＋１×０．６［ｍＶ／℃］ …（３）

本実施形態の電源回路１１は、車両に搭載されるため、その周囲温度が−４０℃〜＋１７５℃の範囲で変動することを想定する必要がある。従って、この条件を考慮すると、電圧Ｖcutの温度による変動幅は、下記（４）式のとおりとなる。
｜０．６×（１７５＋４０）｜＝１２９［ｍＶ］ …（４）

以上のことから、電源回路１１における電圧Ｖcutは最大で３．１２９Ｖとなる。従って、周囲温度が−４０℃〜＋１７５℃の範囲内においては、出力電圧Ｖoutは、供給先のマイクロコンピュータの電源電圧の絶対最大定格電圧である３．５Ｖより小さい電圧である３．１２９Ｖまでしか上昇しない。つまり、電源回路１１のオーバーシュート低減機能は、周囲温度が上記のとおり変動した場合であっても適切に動作する。

以上説明したように、本実施形態によれば次のような効果を奏する。
シリーズレギュレータ形式の電源回路１１において、ＮＰＮ形のトランジスタＴ１１のベースと電源線１９との間に、ＰＮＰ形のトランジスタＴ１２のエミッタ−コレクタ間を接続し、そのベースに、ツェナーダイオード１５のツェナー電圧ＶZを分圧回路１６により分圧して得られる電圧ＶN12を与えるようにした。そして、この分圧回路１６の分圧比は、出力電圧Ｖoutが電圧Ｖcutに達したときにトランジスタＴ１２がオンするような値に設定した。

これにより、出力電圧Ｖoutが目標値を超えて上昇した場合、出力電圧Ｖoutが電圧Ｖcutに達すると、トランジスタＴ１２がオンすることにより、オペアンプ１２の出力端子から出力される誤差増幅信号ＳｄがトランジスタＴ１１のベースに供給されず、トランジスタＴ１１が遮断状態に制御される。このようなオーバーシュート低減機能の動作により、出力電圧Ｖoutのオーバーシュートは適切に低減され、その供給先デバイスに過大な電圧が印加されることを防止できる。

上記オーバーシュート低減機能を動作させるためのしきい値である電圧Ｖcutの温度係数は、上記（３）式に示すように、ツェナー電圧ＶZの温度係数（＋１ｍＶ／℃）に分圧回路１６の分圧比（０．６）を乗じた小さい値となる。従って、電源回路１１を、周囲温度が−４０℃〜＋１７５℃の範囲で変動することが想定される車載用途に適用した場合でも、上記オーバーシュート低減機能を適切に動作させることができる。

遮断用のトランジスタＴ１２は、ツェナーダイオード１５のツェナー電圧ＶZを分圧回路１６により分圧した電圧ＶN12に基づいて駆動されるように構成した。従って、電源立ち上げ時などにおいて、出力電圧Ｖoutが短時間に変化した場合であっても、応答性の速いツェナーダイオード１５が動作し、そのツェナー電圧ＶZに基づいてトランジスタＴ１２が駆動されるので、オーバーシュートの発生を適切に抑制できる。

（第２の実施形態）
図２は、本発明の第２の実施形態を示す電源回路の構成図である。この図２に示す電源回路３１は、図１に示す電源回路１１に対し、トランジスタＴ１１に替えてＮチャネル型のトランジスタＭ３１（主トランジスタに相当）を備えるとともに、トランジスタＴ１２に替えてＰチャネル型のトランジスタＭ３２（出力遮断用トランジスタに相当）を備えている点が異なっているが、その他の構成部分については同一であり、図１と同一符号を付している。

上記構成のように、主トランジスタおよび遮断用トランジスタとしてＭＯＳトランジスタを用いた場合でも、トランジスタＭ３１とトランジスタＭ３２のゲートしきい値電圧の値およびその温度係数が互いに略等しければ、バイポーラ形トランジスタを用いた第１の実施形態と同様の作用および効果が得られる。

（第３の実施形態）
図３は本発明の第３の実施形態を示すものであり、第１の実施形態と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。
図３は、電源回路４１の構成を示す第１の実施形態における図１相当図である。電源回路４１は、図１に示す電源回路１１に対し、ＮＰＮ形のトランジスタＴ４１（駆動用トランジスタに相当）と電流源４２とを備えている。

また、電源線１８と電源出力端子２０との間には、電源回路１１のトランジスタＴ１１に替えてＰＮＰ形のトランジスタＴ４２（主トランジスタに相当）が接続されている。オペアンプ１２の反転入力端子には、基準電圧入力端子１７から基準電圧Ｖrefが与えられており、オペアンプ１２の非反転入力端子には、電圧検出回路１３から検出電圧Ｖdetが与えられている。

トランジスタＴ１２のエミッタは、電源出力端子２０に接続されている。トランジスタＴ４１は、分圧回路１６のノードＮ１２とトランジスタＴ１２のベースとの間に、ベース−エミッタ間を接続して設けられている。トランジスタＴ４１のコレクタは電源線１８に接続されており、エミッタは電流源４２を介して電源線１９に接続されている。なお、トランジスタＴ１２およびトランジスタＴ４１は、それぞれの順方向電圧ＶFおよびその温度係数が互いに略等しいものを用いている。

上記構成によれば、以下のような作用および効果が得られる。
電源回路４１は、通常動作時には電源回路１１と同様、出力電圧Ｖoutを目標値の２．５Ｖに制御するように動作する。つまり、電源回路４１の通常動作時には、電源出力端子２０は２．５Ｖとなっている。これに対し、トランジスタＴ１２のベースは、電圧Ｖcutである３Ｖより順方向電圧ＶFだけ小さい値となっているため、トランジスタＴ１２はオフ状態となり、オペアンプ１２による出力電圧Ｖoutの制御動作に影響を及ぼさない。

電源回路４１においても、電源回路１１と同様、出力電圧Ｖoutが電圧Ｖcutに達すると、以下のようにオーバーシュート低減機能が動作する。すなわち、出力電圧Ｖoutが目標値を超え、電圧Ｖcutである３Ｖに達すると、トランジスタＴ１２のベース−エミッタ間が順方向電圧ＶFとなりトランジスタＴ１２がオンする。これにより、電源出力端子２０における出力電圧Ｖoutの上昇が抑制される。

電源回路４１における電圧Ｖcutは、トランジスタＴ１２の順方向電圧ＶF（T12）、トランジスタＴ４１の順方向電圧ＶF（T41）、ツェナーダイオード１５のツェナー電圧ＶZおよび分圧回路１６の分圧比により、下記（５）式で表される。
Ｖcut＝ＶZ×０．６−ＶF（T41）＋ＶF（T12） …（５）

上記（５）式において、電圧ＶF（T41）と電圧ＶF（T12）とは略等しく且つこれらの温度係数も略等しいため、それぞれの温度変動を打ち消し合うように作用する。このため、電源回路４１における電圧Ｖcutの温度係数は、ツェナー電圧ＶZの温度係数と分圧回路１６の分圧比とにより表される前述した（３）式の値となる。従って、上記構成の電源回路４１においても、第１の実施形態と同様の効果が得られる。

（第４の実施形態）
図４は、本発明の第４の実施形態を示す電源回路の構成図である。この図４に示す電源回路５１は、図３に示す電源回路４１に対し、トランジスタＴ１２、トランジスタＴ４１、トランジスタＴ４２および電流源４２に替えて、それぞれトランジスタＭ３２、Ｎチャネル型のトランジスタＭ５１（駆動用トランジスタに相当）、Ｐチャネル型のトランジスタＭ５２（主トランジスタに相当）および電流源５２を備えている点が異なっているが、その他の構成部分については同一であり、図３と同一符号を付している。

上記構成のように、主トランジスタ、出力遮断用トランジスタおよび駆動用トランジスタとしてＭＯＳトランジスタを用いた場合でも、トランジスタＭ３２とトランジスタＭ５１のゲートしきい値電圧の値およびその温度係数が互いに略等しければ、バイポーラ形トランジスタを用いた第３の実施形態と同様の作用および効果が得られる。

（第５の実施形態）
図５は、本発明の第５の実施形態を示す電源回路の構成図である。この図５に示す電源回路６１は、図１に示す電源回路１１に対し、トランジスタＴ６１（出力遮断用トランジスタに相当）、トランジスタＴ６２（駆動用トランジスタに相当）および電流源６２を備えている点が異なっているが、その他の構成部分については同一であり、図１と同一符号を付している。

トランジスタＴ６１のエミッタは、トランジスタＴ１２のベースに接続されており、コレクタは電源線１９に接続されている。すなわち、トランジスタＴ１２とトランジスタＴ６１とは、ダーリントン接続されている。トランジスタＴ６２は、分圧回路１６のノードＮ１２とトランジスタＴ６１のベースとの間に、ベース−エミッタ間を接続して設けられている。トランジスタＴ６２のコレクタは電源線１８に接続されており、エミッタは電流源６２を介して電源線１９に接続されている。なお、トランジスタＴ１１、Ｔ１２、Ｔ６１、Ｔ６２は、それぞれの順方向電圧ＶFおよびその温度係数が互いに略等しいものを用いている。

上記構成によれば、出力電圧Ｖoutの供給先デバイスの負荷が大きい場合などにより、トランジスタＴ１１の出力電流能力を大きくする必要があっても、ダーリントン接続したトランジスタＴ１２およびＴ６１がオンすることで、トランジスタＴ１１が確実に遮断状態に制御される。

また、電源回路６１における電圧Ｖcutの温度係数に関与する各トランジスタの順方向電圧ＶFは、それぞれの温度変動を互いに打ち消し合うように作用する。このため、電圧Ｖcutの温度係数は、ツェナー電圧ＶZの温度係数と分圧回路１６の分圧比とにより表される前述した（３）式の値となる。従って、トランジスタＴ１１の出力電流能力を大きくしても、第１の実施形態と同様の作用および効果を得ることができる。

（第６の実施形態）
図６は、本発明の第６の実施形態を示す電源回路の構成図である。この図６に示す電源回路７１は、図３に示す電源回路４１に対し、トランジスタＴ６１、トランジスタＴ７１（駆動用トランジスタに相当）および電流源７２を備えている点が異なっているが、その他の構成部分については同一であり、図３と同一符号を付している。

トランジスタＴ６１のエミッタは、トランジスタＴ１２のベースに接続されており、コレクタは電源線１９に接続されている。また、トランジスタＴ７１のエミッタは、電流源７２を介して電源線１９に接続されるとともにトランジスタＴ４１のベースに接続されており、コレクタは電源線１９に接続されている。すなわち、トランジスタＴ１２とＴ６１およびトランジスタＴ４１とＴ７１は、それぞれダーリントン接続されている。トランジスタＴ６１のベースはトランジスタＴ４１のエミッタに接続されており、トランジスタＴ７１のベースは分圧回路１６のノードＮ１２に接続されている。なお、トランジスタＴ１２、Ｔ４１、Ｔ６１、Ｔ７１は、それぞれの順方向電圧ＶFおよびその温度係数が互いに略等しいものを用いている。

上記構成によれば、出力電圧Ｖoutの供給先デバイスの負荷が大きい場合などにより、トランジスタＴ４２の出力電流能力を大きくする必要があっても、ダーリントン接続したトランジスタＴ１２およびＴ６１がオンすることで、出力電圧Ｖoutの上昇を確実に抑制することができる。

また、電源回路７１における電圧Ｖcutの温度係数に関与する各トランジスタの順方向電圧ＶFは、それぞれの温度変動を互いに打ち消し合うように作用する。このため、電圧Ｖcutの温度係数は、ツェナー電圧ＶZの温度係数と分圧回路１６の分圧比とにより表される前述した（３）式の値となる。従って、トランジスタＴ４２の出力電流能力を大きくしても、第３の実施形態と同様の作用および効果を得ることができる。

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
ツェナーダイオード１５のツェナー電圧ＶZ、分圧回路１６の分圧比、出力電圧Ｖoutの目標値および電圧Ｖcutの値は、出力電圧Ｖoutの供給先デバイスの仕様に応じて適宜変更すればよい。

電源回路７１において、出力遮断用トランジスタおよび駆動用トランジスタのダーリントン接続の段数は２段に限らず、互いに等しい段数であれば３段以上としてもよい。
上記各実施形態における電源回路は、バッテリからの電圧ＶBを、主トランジスタを介して所定の出力電圧Ｖoutに降圧して出力する構成としたが、バッテリからの電圧ＶBに限らず、その他の電源から供給される電圧を降圧するように構成してもよい。
本発明の電源回路は、車載用途に限らず、その他の様々な用途に適用可能である。

本発明の第１の実施形態を示す電源回路の構成図 本発明の第２の実施形態を示す図１相当図 本発明の第３の実施形態を示す図１相当図 本発明の第４の実施形態を示す図３相当図 本発明の第５の実施形態を示す図１相当図 本発明の第６の実施形態を示す図３相当図 従来技術を示す図１相当図

符号の説明

図面中、１１、３１、４１、５１、６１、７１は電源回路、１２はオペアンプ、１３は電圧検出回路、１４は電流供給回路、１５はツェナーダイオード、１６は分圧回路、１８は電源線（電源入力端子）、１９は電源線、２０は電源出力端子、Ｔ１１、Ｔ４２、Ｍ３１、Ｍ５２は主トランジスタ、Ｔ１２、Ｔ６１、Ｍ３２は出力遮断用トランジスタ、Ｔ４１、Ｔ６２、Ｔ７１、Ｍ５１は駆動用トランジスタを示す。

Claims (4)

1. 電源入力端子と電源出力端子との間に介在するＮＰＮ形またはＮチャネル型の主トランジスタと、
   前記電源出力端子における出力電圧に応じた検出電圧を出力する電圧検出回路と、
   一対の電源線から電源電圧の供給を受けて動作し、前記出力電圧の目標値に対応した基準電圧と前記検出電圧とに基づいて前記主トランジスタの制御端子に駆動信号を出力するオペアンプと、
   ツェナーダイオードと、
   前記一対の電源線から電源電圧の供給を受けて動作し、前記ツェナーダイオードに電流を供給する電流供給回路と、
   前記ツェナーダイオードの端子間電圧を分圧する分圧回路と、
   前記分圧回路から出力される分圧電圧が制御端子に入力され、エミッタまたはソースが前記主トランジスタの制御端子に接続されたＰＮＰ形またはＰチャネル型の出力遮断用トランジスタとを備えていることを特徴とする電源回路。
2. 電源入力端子と電源出力端子との間に介在するＰＮＰ形またはＰチャネル型の主トランジスタと、
   前記電源出力端子における出力電圧に応じた検出電圧を出力する電圧検出回路と、
   一対の電源線から電源電圧の供給を受けて動作し、前記出力電圧の目標値に対応した基準電圧と前記検出電圧とに基づいて前記主トランジスタの制御端子に駆動信号を出力するオペアンプと、
   ツェナーダイオードと、
   前記一対の電源線から電源電圧の供給を受けて動作し、前記ツェナーダイオードに電流を供給する電流供給回路と、
   前記ツェナーダイオードの端子間電圧を分圧する分圧回路と、
   エミッタまたはソースが前記電源出力端子に接続されたＰＮＰ形またはＰチャネル型の出力遮断用トランジスタと、
   前記分圧回路の出力端と前記出力遮断用トランジスタの制御端子との間にベース−エミッタ間またはゲート−ソース間が接続されたＮＰＮ形またはＮチャネル型の駆動用トランジスタとを備えていることを特徴とする電源回路。
3. 前記出力遮断用トランジスタは、２段のダーリントン接続とされており、
   前記分圧回路の出力端と前記出力遮断用トランジスタの制御端子との間にベース−エミッタ間が接続されたＮＰＮ形の駆動用トランジスタを備えていることを特徴とする請求項１記載の電源回路。
4. 前記出力遮断用トランジスタと前記駆動用トランジスタとは、互いに同じ段数を有するダーリントン接続とされていることを特徴とする請求項２記載の電源回路。

Images