JP4403113B2

JP4403113B2 - 定電圧電源

Info

Publication number: JP4403113B2
Application number: JP2005212272A
Authority: JP
Inventors: 倫也細野; 貴志曽我部; 悠介福原
Original assignee: Asahi Kasei Toko Power Devices Corp
Current assignee: Asahi Kasei Toko Power Devices Corp
Priority date: 2005-07-22
Filing date: 2005-07-22
Publication date: 2010-01-20
Anticipated expiration: 2025-07-22
Also published as: JP2007034363A

Description

本発明は、出力側に位相補正用の容量素子が接続されたシリーズレギュレータなどの定電圧電源に適用され、その起動時に突入電流が生じないようにするための技術に関するものである。

携帯型の電子機器の電圧供給源として使用されるバッテリーは、充電／放電量によって出力電圧が変動してしまう。そこで電子機器の内部には、そこに組み込まれた機能回路や装置などに供給する駆動電圧を安定化するため、シリーズレギュレータなどの電圧安定化機能を持つ定電圧電源が設けられている。

図４は、電子機器内のバッテリー１０１と定電圧電源１０２（＝シリーズレギュレータ）と負荷１０３（＝機器内に組み込まれた機能回路や装置）の概略の位置関係を示している。定電圧電源１０２の入力端子ＩＮはバッテリー１０１の高電位側電極に接続され、出力端子ＯＵＴは負荷１０３の一端に接続され、バッテリー１０１の低電位側電極と定電圧電源１０２のグランド端子ＧＮＤと負荷１０３の他端は基準電位ライン１０４に接続されている。定電圧電源１０２の出力端子ＯＵＴと基準電位ライン１０４の間には位相補正用のコンデンサＣ１が接続されている。そして、定電圧電源１０２の電源供給端子Ｖccは、負荷１０２の状態に応じてオンオフするスイッチＳＷ１を介してバッテリー１０１の高電位側電極に接続されている。

最近の電子機器、例えば携帯電話やデジタルカメラなど、には様々な機能が付加されており、機器の使用時には、それら機能のオンオフが頻繁に行われる。具体的には、必要される機能回路や装置だけに駆動電源が供給されるようになっていたり、一定時間以上操作されない状態が続くと機器全体あるいは特定の部分への電源供給が停止されるようになっていたりする。このため、機器の内部に設けられた定電圧電源は、機能回路や装置の動作に合わせて起動と停止を繰り返す事になる。

図４では図示を省略してあるが、実際の回路では負荷１０３の入力側にデカップリングコンデンサが設けられていたり、線路上に様々な浮遊容量が存在したりする。このため、定電圧電源１０２と負荷１０３の間に存在する全ての静電容量を等価的にコンデンサＣ１に合成して考えると、コンデンサＣ１の容量値は非常に大きいものとなり、定電圧電源１０２の起動直後には、図５に示すような大きな突入電流が発生することになる。図５において、太線は定電圧源１０２の出力端子ＯＵＴにおける電圧、細線は出力端子ＯＵＴから流出する電流を示している。

大きな突入電流の発生はバッテリー１０１の劣化を早め、あるいはまた定電圧電源１０２の動作を不安定化するといった問題を引き起こす。そこで従来においては、特許文献1にも開示されているように、定電圧電源１０２の内部に設けられる基準電圧発生源に抵抗とコンデンサによる時定数回路（遅延回路、積分回路とも言う）を付加し、これにより起動時には基準電圧を時間経過と共に徐々に上昇させ、大きな突入電流の発生を抑制していた。
特開２００１−８４０４４号

定電圧電源を構成する誤差増幅器は、しきい値電圧の低いバイポーラトランジスタを使用して構成される場合が多い。ここで一般的な集積回路上においては、縦型のＮＰＮトランジスタが主なトランジスタとして構成され、横型あるいはサブストレート型のＰＮＰトランジスタは補助的なトランジスタとして構成される。当然のことながら、主として構成される縦型のＮＰＮトランジスタの方が補助的に構成されるＰＮＰトランジスタよりも、電流増幅率や動作速度などの点で高性能な素子となる。

具体的に、誤差増幅器内部の差動回路および主要部分がＮＰＮトランジスタで構成されていた場合、その誤差増幅器は、特別なバイアス回路が付属して設けられていない限り、入力端子に供給される信号電圧が約０．７Ｖ（＝ベース・エミッタ間電圧Ｖbeに相当する電圧値）を越えた時点で動作可能となる。このため、内部の差動回路がＮＰＮトランジスタで構成された一般的な誤差増幅器を使用する定電圧電源では、基準電圧の上昇速度を時定数回路で遅くする対策を施していても、非反転入力端子（＋）の基準電圧が０．７Ｖを越えて誤差増幅器が動作した直後に突入電流が発生してしまう。

一方、誤差増幅器内部の差動回路および主要部分をＰＮＰトランジスタで構成する、あるいは差動回路を構成するＮＰＮトランジスタに特別なバイアス回路を付加するなどの対策を施せば、信号電圧がゼロボルトを越えた時点から動作可能となる誤差増幅器（以下、ゼロボルト検出型誤差増幅器と呼ぶ）を構成できる。しかしゼロボルト検出型誤差増幅器を備える定電圧電源であっても、内部に存在する浮遊容量やオフセットバランス、トランジスタの動作遅延、等に起因して、起動してから回路各部が完全な定常動作状態になるまでに多少のタイムラグが生じるのは避けられない。すると、起動直後のわずかな時間の間であるが、ゼロボルト検出型誤差増幅器が上昇過程にある基準電圧に出力電圧を追随させようとして大きな信号を出力してしまい、充分に突入電流の発生を抑制できないということが有った。

例えば、基準電圧源に付加する時定数回路を調節し、基準電圧の上昇速度を前出のタイムラグに比して十分に遅くすれば、ほぼ突入電流の発生を防止することが出来る。しかし基準電圧の上昇速度が遅くなると定電圧電源の起動が遅れ、ひいては当該定電圧電源から電源の供給を受ける機能回路や装置の起動も遅れてしまう。頻繁に起動と停止を繰り返す機能回路や装置に電源を供給する場合には起動時間の短縮が重要になるため、突入電流を充分に抑制できないことがあった。
そこで本発明は、起動時間の短縮を図った場合にも効果的に突入電流の発生を抑制できる定電圧電源を提供することを目的とする。

上記課題を解決するための本発明は、直列制御用トランジスタを通過する電流を制御することによって出力電圧を安定化する定電圧電源において、安定した第１の基準電圧を発生させる基準電圧源と、第１の基準電圧の供給を受けるように基準電圧源に接続され、起動時には電圧値が時間と共に上昇し、所定の時間経過後に第１の基準電圧に応じた電圧値に安定する第２の基準電圧を発生させる時定数回路と、第２の基準電圧と電源の出力電圧に応じた電圧検出信号を受信し、直列制御用トランジスタを駆動するための信号を出力する誤差増幅器とを具備し、ここで誤差増幅器が、該第２の基準電圧と該電圧検出信号が同じ大きさの場合において、相対的に第２の基準電圧を低く、あるいは相対的に電圧検出信号を高く判定するようなオフセットを持つことを特徴とする。

相対的に第２の基準電圧を低く、あるいは相対的に電圧検出信号を高く判定するようなオフセットを持たせたゼロボルト検出型の誤差増幅器は、出力電圧がゼロの定電圧電源の起動直後において、時定数回路から供給される第２の基準電圧がオフセットの電圧値よりも大きくなるまで、パワートランジスタを導通させるような信号を出力しない。これにより生じるわずかな時間の間に定電圧電源内の各部は定常動作状態になることができ、突入電流の発生を抑制しながら出力電圧を上昇させることが可能となる。

入出力端子間にパワートランジスタの主電流路を接続し、パワートランジスタの制御端子に駆動回路を介して誤差増幅器の出力端子を接続する。誤差増幅器の一方の入力端子は出力電圧に応じた電圧信号が得られる回路接点に接続し、誤差増幅器の他方の入力端子は時定数回路を介して基準電圧源に接続する。ここで時定数回路は、基準電圧源が出力する第１の基準電圧を受電し、起動時において時間の経過と共に上昇し、起動から所定時間経過後には安定した一定の電圧値になる第２の基準電圧を出力するものとする。そして誤差増幅器は、ゼロボルト検出を可能とする回路構成を持つものとし、更に、一方の入力端子に供給される電圧検出信号と他方の入力端子に供給される第２の基準電圧の電圧レベルが同じである時、相対的に第２の基準電圧を低く、あるいは相対的に電圧検出信号を高く判定するようなオフセットを持つものとする。

前記誤差増幅器に要求されるオフセットを実現するに当たっては、第１の方法として、誤差増幅器の一方の入力端子から供給される信号に応じて動作するトランジスタ（Ａ）と他方の入力端子から供給される信号に応じて動作するトランジスタ（Ｂ）を形状の異なるものとする。具体的にはトランジスタ（Ａ）の形状をトランジスタ（Ｂ）よりも大きいものとする。第２の方法として、トランジスタ（Ａ）に供給する電流とトランジスタ（Ｂ）に供給する電流の大きさが異なるようにする。具体的には、トランジスタ（Ａ）に供給するバイアス電流をトランジスタ（Ｂ）に供給するバイアス電流よりも大きいものとする。

突入電流を効果的に抑制することを可能とした本発明による定電圧電源の等価回路を図１に示した。図１において、ＩＮ１、ＯＵＴ１、ＧＮＤ１、ＣＯＮ１は、それぞれ図４の定電圧電源１０４のＩＮ、ＯＵＴ、ＧＮＤ、ＣＯＮに相当する入力端子、出力端子、グランド端子、外部制御端子である。入力端子ＩＮ１と出力端子ＯＵＴ１の間にはパワートランジスタＰＴｒの主電流路を接続し、パワートランジスタＰＴｒのベースは駆動回路ＤＲＶを介してゼロボルト検出型の誤差増幅器ＡＭＰの出力端子に接続する。ここで誤差増幅器ＡＭＰは、２つの入力端子に供給される信号電圧が同じであっても、反転入力端子（−）側が非反転入力端子（＋）よりも相対的に高いと判定するようなオフセット（Ｖ_OFS）を持つものとする。

出力端子ＯＵＴ１とグランド端子ＧＮＤ１の間に抵抗Ｒ１と抵抗Ｒ２とトランジスタＱ１を直列に接続し、抵抗Ｒ１とＲ２の共通接続点（分圧点）を誤差増幅器ＡＭＰの反転入力端子（−）に接続する。誤差増幅器ＡＭＰの非反転入力端子（＋）とグランド端子ＧＮＤ１の間にトランジスタＱ２の主電流路を接続し、トランジスタＱ２のベースを抵抗Ｒ２とトランジスタＱ１の共通接続点に接続する。ここでトランジスタＱ１とＱ２は、定電圧電源の動作が停止された時、非反転入力端子（＋）の電位を素早く下げるためのリセット回路ＲＥＳを構成する。

基準電圧源ＶＲＦを設け、基準電圧源ＶＲＦの電圧出力端子（＝第１の基準電圧を出力する出力端子）とグランド端子ＧＮＤ１の間に抵抗Ｒ３と抵抗Ｒ４を直列に接続する。抵抗Ｒ４に対して並列にコンデンサＣ２を接続し、抵抗Ｒ３と抵抗Ｒ４の共通接続点を誤差増幅器ＡＭＰの非反転入力端子（＋）に接続する。ここで抵抗Ｒ３と抵抗Ｒ４とコンデンサＣ２は、定電圧電源の起動時において、誤差増幅器ＡＭＰの非反転入力端子（＋）に供給される基準電圧（＝第２の基準電圧）が時間の経過と共に上昇するように制御するための時定数回路ＴＩＭを構成する。

外部制御端子ＣＯＮ１は抵抗Ｒ５を介してトランジスタＱ３のベースに接続し、トランジスタＱ３のベースはトランジスタＱ４の主電流路を介してグランド端子ＧＮＤ１に接続する。トランジスタＱ４のベースはトランジスタＱ３のエミッタに接続し、トランジスタＱ４のベース、エミッタ間には抵抗Ｒ６を接続する。トランジスタＱ３のコレクタはダイオード接続されたトランジスタＱ５を介して入力端子ＩＮ１に接続する。トランジスタＱ５とカレントミラー回路を構成するように、それぞれベースがトランジスタＱ５のベースに接続され、エミッタが入力端子ＩＮ１に接続された３つのトランジスタＱ６、Ｑ７、Ｑ８を設ける。トランジスタＱ６のコレクタはトランジスタＱ１のベースに接続し、トランジスタＱ７はコレクタは基準電圧源ＶＲＦに接続され、トランジスタＱ８のコレクタは誤差増幅器ＡＭＰに接続される。ここでトランジスタＱ３〜Ｑ８と抵抗Ｒ５および抵抗Ｒ６は、定電圧電源の稼動／停止を制御するための動作制御回路ＯＰＥを構成する。

以上のような構成とした図１の回路において、外部制御端子ＣＯＮ１にハイレベルの信号が入力されるとトランジスタＱ３はオン状態になり、カレントミラー回路を構成しているトランジスタＱ５〜Ｑ８に電流が流れる。すると基準電圧源ＶＲＦと誤差増幅器ＡＭＰは電源が供給されることにより起動し、動作を開始する。この時、リセット回路ＲＥＳは、トランジスタＱ６から電流の供給を受けてトランジスタＱ１がオン状態となり、抵抗Ｒ２の一端をグランド端子ＧＮＤ１に接続すると共にコンデンサＣ２を短絡するトランジスタＱ２をオフ状態とする。この結果、定電圧電源は動作可能な状態となる。

基準電圧源ＶＲＦが起動し、基準電圧源ＶＲＦから第１の基準電圧の出力が開始されると、時定数回路ＴＩＭは、時間と共に電圧値が上昇し、所定の時間後には電圧値が一定になる第２の基準電圧を生成し、それを誤差増幅器ＡＭＰの非反転有力端子（＋）に供給する。誤差増幅器ＡＭＰは非反転入力端子（＋）に供給された第２の基準電圧と反転入力端子（−）に供給された電圧検出信号に応じた信号を駆動回路ＤＲＶに供給する。駆動回路ＤＲＶは誤差増幅器ＡＭＰから供給される信号に応じてパワートランジスタＰＴｒのベース電流を引き込み、パワートランジスタＰＴｒを駆動する。
以上の動作が進行することにより、定電圧電源の出力電圧は、時間の経過と共に上昇し、所定時間の経過後には規定の電圧値に達し、その電圧値で安定することになる。

ここで誤差増幅器ＡＭＰは、その内部に存在するオフセット（Ｖ_OFS）により、仮に第２の基準電圧と電圧検出信号の電圧レベルが同じであっても相対的に第２の基準電圧を低く、あるいは相対的に電圧検出信号を高く判定する。このため誤差増幅器ＡＭＰは、定電圧電源の起動直後において、時定数回路ＴＩＭから供給される第２の基準電圧がオフセットの電圧よりも大きくなるまでパワートランジスタＰＴｒを導通させる信号を出力しない。これにより生じるわずかな時間の間に定電圧電源内の各部は定常動作状態になることができ、突入電流の発生を抑制しながら出力電圧を上昇させることが可能となる。なお、誤差増幅器ＡＭＰのオフセットは、条件によって異なるが、出力電圧が数Ｖ程度の携帯機器用の小容量電源である場合には数ｍＶから数十ｍＶでも突入電流抑制の効果が期待できる。

図１の定電圧電源に使用される誤差増幅器ＡＭＰは、例えば図２に示すような回路により提供される。
差動回路を構成するためのトランジスタＱ１１とＱ１２のエミッタは共通接続し、そのエミッタの共通接続点を電流源Ｓ１１を介して電源供給端子ＶＣに接続する。トランジスタＱ１１のコレクタはトランジスタＱ１３の主電流路を介してグランドに接続し、トランジスタＱ１２のコレクタはトランジスタＱ１４の主電流路を介してグランドに接続する。トランジスタＱ１３とＱ１４のベースは共通接続し、トランジスタＱ１４のコレクタ、ベース間を接続する。

トランジスタＱ１１のベースはトランジスタＱ１５の主電流路を介してグランドに接続し、トランジスタＱ１５のベースは反転入力端子（−）に接続する。トランジスタＱ１２のベースはトランジスタＱ１６の主電流路を介してグランドに接続し、トランジスタＱ１６のベースは非反転入力端子（＋）に接続する。
トランジスタＱ１１とＱ１３のコレクタの共通接続点をトランジスタＱ１７のベースに接続し、トランジスタＱ１７のエミッタはグランドに接続し、トランジスタＱ１７のコレクタは電流源Ｓ１２を介して電源入力端子ＶＣに接続する。トランジスタＱ１７のコレクタをトランジスタＱ１８のベースに接続し、トランジスタＱ１８のエミッタはグランドに接続し、トランジスタＱ１８のコレクタは信号出力端子ＥＯに接続する。

この図２の誤差増幅器ＡＭＰ１は、その回路構成だけを見ると一般的なゼロボルト検出型誤差増幅器と同じである。しかし、トランジスタＱ１６にトランジスタＱ１５よりも大きな形状（エミッタサイズ等）の素子を適用している点で異なっている。
例えば、図２の回路においてトランジスタＱ１５とＱ１６の各ベースに同一の信号が供給されている場合、トランジスタＱ１６の形状がトランジスタＱ１５よりも大きければ、当然、トランジスタＱ１６を通過する電流の方がトランジスタＱ１５を通過する電流よりも大きくなる。

すると、トランジスタＱ１５とＱ１６に同じ大きさの電流が流れている時に比べ、トランジスタＱ１２のコレクタ電流は相対的に大、トランジスタＱ１１のコレクタ電流は相対的に小、トランジスタＱ１７のコレクタ電流は相対的に小、トランジスタＱ１８のコレクタ電流は相対的に大（＝信号出力端子ＥＯの電位が低下）、となる。これは、オフセットが存在しない誤差増幅器において、反転入力端子（−）に供給される信号の電圧レベルを非反転入力端子（＋）に供給される信号よりも高くした時の状態と等価的に同じである。従って、トランジスタＱ１６にトランジスタＱ１５よりも大きな形状の素子を適用することで、非反転入力端子（＋）に供給される第２の基準電圧を相対的に低く、あるいは反転入力端子（−）に供給される電圧検出信号を相対的に高く判定するという、本発明で要求されるオフセットが得られることになる。

非反転入力端子（＋）に供給される第２の基準電圧を相対的に低く、あるいは反転入力端子（−）に供給される電圧検出信号を相対的に高く判定するためのオフセットは、図３に示すような構成の誤差増幅器ＡＭＰ２でも実現できる。
作動回路を構成するためのトランジスタＱ２１とＱ２２のエミッタは共通接続し、そのエミッタの共通接続点を抵抗Ｒ２１を介してグランドに接続する。トランジスタＱ２１のコレクタはダイオード接続したトランジスタＱ２３の主電流路を介して電源供給端子ＶＣに接続し、トランジスタＱ２２のコレクタはダイオード接続したトランジスタＱ２４の主電流路を介して電源供給端子ＶＣに接続する。

トランジスタＱ２３のベースはトランジスタＱ２５のベースに接続し、トランジスタＱ２４のベースはトランジスタＱ２６のベースに接続する。トランジスタＱ２５とＱ２６のエミッタは共に電源供給端子ＶＣに接続し、トランジスタＱ２５のコレクタはトランジスタＱ２７の主電流路を介して、トランジスタＱ２６のコレクタはトランジスタＱ２８の主電流路を介して、それぞれグランドに接続する。トランジスタＱ２７とＱ２８のベースは共通接続し、トランジスタＱ２７のコレクタはそのベースの共通接続点、トランジスタＱ２８のコレクタは信号出力端子ＥＯに接続する。

トランジスタＱ２１のベースと電源供給端子ＶＣに電流源Ｓ２１を接続し、トランジスタＱ２１のベースとグランドの間にトランジスタＱ２９の主電流路を接続する。トランジスタＱ２２のベースと電源供給端子ＶＣに電流源Ｓ２２を接続し、トランジスタＱ２２のベースとグランドの間にトランジスタＱ３０の主電流路を接続する。トランジスタＱ２９のベースは反転入力端子（−）に接続し、トランジスタＱ３０のベースは非反転入力端子（＋）に接続する。

図２の誤差増幅器ＡＭＰ１は、トランジスタＱ１５とＱ１６の形状を異ならせることにより本発明で要求されるオフセットを発生させていた。これに対して図３の誤差増幅器ＡＭＰ２は、電流源Ｓ２１からトランジスタＱ２９に供給する電流と電流源Ｓ２２からトランジスタＱ３０に供給する電流の大きさを異ならせることにより、具体的には、電流源Ｓ２１からトランジスタＱ２９に供給される電流を電流源Ｓ２２からトランジスタＱ３０に供給される電流よりも大きくすることにより、本発明で要求されるオフセットを発生させている。

すなわち、反転入力端子（−）と非反転入力端子（＋）を介してトランジスタＱ２９とトランジスタＱ３０の各ベースに同一の信号が供給されている場合、電流源Ｓ２１からトランジスタＱ２９に供給される電流の方が相対的に大きいため、トランジスタＱ２１のベースにはトランジスタＱ２２よりも大きなバイアスが供給される。すると、トランジスタＱ２１のコレクタ電流が相対的に大、トランジスタＱ２２のコレクタ電流が相対的に小、トランジスタ２４、Ｑ２６のコレクタ電流が小（＝信号出力端子ＥＯの電位が低下）、となる。これは、オフセットが存在しない誤差増幅器において、反転入力端子（−）に供給される信号の電圧レベルを非反転入力端子（＋）に供給される信号よりも高くした時の状態と等価的に同じである。

ちなみに、電流源Ｓ２１と電流源Ｓ２２のそれぞれの供給電流の大きさは、例えば、電流源の構成要素に抵抗素子が含まれている時にはその抵抗素子の抵抗値、電流源の構成要素にカレントミラー動作を行うトランジスタ素子が存在する時にはそのトランジスタ素子の形状を変化させる事により設定することが出来る。
従って、図３の回路も図２の回路と同様に、電流源Ｓ２１に電流源Ｓ２２よりも供給電流の大きい回路（あるは素子）を適用することで、非反転入力端子（＋）に供給される第２の基準電圧を相対的に低く、あるいは反転入力端子（−）に供給される電圧検出信号を相対的に高く判定するという、本発明で要求されるオフセットが得られることになる。

本発明の実施例による定電圧電源の回路図。本発明を実現するための誤差増幅器の第１の例の回路図。本発明を実現するための誤差増幅器の第２の例の回路図。電子機器内部に設けられた従来の定電圧電源とその周辺のブロック図。従来の定電圧電源の起動時に生じる突入電流の波形図。

符号の説明

ＡＭＰ：誤差増幅器（ゼロボルト検出型）
ＣＯＮＴ１：外部制御端子
ＤＲＶ：駆動回路
ＧＮＤ１：グランド端子
ＩＮ１：入力端子
ＯＵＴ１：出力端子
ＯＰＥ：動作制御回路
ＰＴｒ：パワートランジスタ
ＲＥＳ：リセット回路
ＴＩＭ：時定数回路
ＶＲＦ：基準電圧源
Ｖ_OFS：オフセット

Claims

直列制御用トランジスタを通過する電流を制御することによって出力電圧を安定化する定電圧電源において、
安定した第１の基準電圧を発生させる基準電圧源と、
該第１の基準電圧の供給を受けるように該基準電圧源に接続され、起動時には電圧値が時間と共に上昇し、所定の時間経過後に第１の基準電圧に応じた電圧値に安定する第２の基準電圧を発生させる時定数回路と、
該第２の基準電圧と電源の出力電圧に応じた電圧検出信号を受信し、該直列制御用トランジスタを駆動するための信号を出力する誤差増幅器と、
を具備し、
ここで該誤差増幅器が、該第２の基準電圧と該電圧検出信号が同じ大きさの場合において、相対的に該第２の基準電圧を低く、あるいは相対的に該電圧検出信号を高く判定するようなオフセットを持つことを特徴とする定電圧電源。
前記誤差増幅器が、互いに差動回路を構成する第１と第２のトランジスタを具備し、該第１と第２のトランジスタのそれぞれのサイズを異ならせることによりオフセットを生じさせていることを特徴とする、請求項１に記載の定電圧源。
前記誤差増幅器が、互いに差動回路を構成する第１と第２のトランジスタを具備し、該第１と第２のトランジスタのそれぞれに供給するバイアスの大きさを異ならせることによりオフセットを生じさせていることを特徴とする、請求項１に記載の定電圧源。
前記誤差増幅器が、更に前記第１のトランジスタの制御端子に接続される第３のトランジスタと、前記第２のトランジスタの制御端子に接続される第４のトランジスタとを具備し、該第３のトランジスタと第４のトランジスタのサイズを異ならせることにより、該第１と第２のトランジスタのそれぞれに供給するバイアスの大きさを異ならせることを特徴とする、請求項３に記載の定電圧電源。
前記誤差増幅器が、更に前記第１のトランジスタの制御端子に接続される第３のトランジスタと第１の電流源の直列回路と、前記第２のトランジスタの制御端子に接続される第４のトランジスタと第２の電流源の直列回路とを具備し、該第１の電流源で生じる電流の大きさと該第２の電流源で生じる電流の大きさを異ならせることにより、該第１と第２のトランジスタのそれぞれに供給するバイアスの大きさを異ならせることを特徴とする、請求項３に記載の定電圧電源。
前記第１と第２の電流源が抵抗素子からなることを特徴とする、請求項５に記載の定電圧電源。
前記時定数回路が、前記第１の基準電圧を分圧する第１と第２の抵抗の直列回路と、該第１と第２の抵抗の共通接続点に接続されたコンデンサと、該コンデンサに並列接続された、電源の動作停止時には該コンデンサの蓄積電荷を放電するように少なくとも一定時間オン状態となり、電源の起動時には速やかにオフ状態となるスイッチと、
を具備することを特徴とする、請求項１から請求項６のいずれかに記載した定電圧電源。