JP2014006794A - レギュレータ - Google Patents

Abstract

【課題】オーバーシュートを抑制し、かつ出力電圧が所望の電圧に、より早く到達するＬＤＯを提供する。
【解決手段】本願発明に係るＬＤＯは、基準電圧の変動成分を検出する変動成分検出回路と、基準電圧が出力される基準電圧ノードから、変動成分検出回路の出力に応じた電流を引き抜く電流引抜回路とを備えることを特徴とする。
【選択図】図２

Description

本発明は、電源電圧を制御するレギュレータに関する。

バッテリーなどの電源は、エネルギーの残量、周囲の温度、駆動する電子機器の負荷の重さに応じて、その出力電圧が変動することがある。また、電子機器を電源により直接駆動すると、電源の電圧変動により、電子機器のＳＮＲなどの特性に影響を与えることがある。従って、電子機器には安定した電圧を供給する電源が望まれている。

そこで、電源電圧の変動に対して電子機器に安定した電圧を供給するために、レギュレータを用いることが知られている。

レギュレータは、一般的には、スイッチングレギュレータであるＤＣ−ＤＣコンバータや、リニアレギュレータであるＬＤＯ（Ｌｏｗ Ｄｒｏｐ Ｏｕｔ）がある。

特に、ＬＤＯは、プロセッサ等の電子回路に安定した電源電圧を供給するレギュレータであり、電池等の電源による入力電圧を降圧して、安定した出力電圧を出力することができる。

例えば、特許文献１は、図１に示すようなＬＤＯ回路を開示している。

図１に示すように、ＬＤＯは、Ｖｉｎから基準電圧Ｖｒｅｆを生成する基準電圧源と、差動増幅器ＡＭＰ、ＰチャネルＭＯＳトランジスタＰ１、抵抗Ｒ１，Ｒ２から成るレギュレータ回路で構成されている。

レギュレータ回路部では、出力電圧ＶｏｕｔがＲ１，Ｒ２で分圧されてＡＭＰにフィードバックされ、その電圧値がＶｒｅｆと等しくなるようＰ１のゲートが制御される。ここで、Ｖｏｕｔ＝Ｖｒｅｆ（Ｒ１＋Ｒ２）／Ｒ２の関係がある。

この様なＬＤＯでは、Ｖｉｎ電源投入と同時に基準電圧源回路が動作を開始し、Ｖｒｅｆのレベルを所望値まで立ち上げる。基準電圧源回路にはバンドギャップ回路などが用いられ、所望の電圧値を出力している時に安定動作点するように負帰還を用いて設計される。

動作が開始してから安定動作点に至る過程において、帰還系の帯域に依存して安定動作点を中心として数度のリンギングが生じ、Ｖｒｅｆの値が過渡的に所望値以上のレベルまで至るオーバーシュートが生じることがある。

レギュレータ回路は与えられたＶｒｅｆを参照してＶｏｕｔの値を制御するので、Ｖｒｅｆがオーバーシュートすると、それに伴いＶｏｕｔもオーバーシュートして、過渡的に所望の値より大きい電圧値を出力する。またＶｒｅｆの値が所望値以下になる場合もあるが、ＬＤＯは電流ソース型の回路であるので、その間にＶｏｕｔを能動的に下げることはできない。

レギュレータの負荷回路がプロセッサなどの半導体デバイスであると、Ｖｏｕｔ電圧値が立ち上がり時のオーバーシュートによって負荷回路に許容されている印可電圧を超えてしまい、過電圧による損傷をあたえてしまうことがある。

これを防ぐ為に従来のＬＤＯは、抵抗Ｒ３と容量Ｃ１で構成されるＬＰＦ（ローパスフィルタ）を基準電圧源と差動増幅器ＡＭＰとの間に付加することで、時定数を持たせて基準電圧Ｖｒｅｆをゆっくりと立ち上げ、オーバーシュートを抑制している。つまり、Ｖｒｅｆをゆっくりと立ち上げるソフトスタートを行っている。

そして、Ｒ３の抵抗値とＣ１の容量値を大きく設定して時定数を大きくすれば（ソフトスタート時間を長く設定する）、オーバーシュートを抑制することができる。

特開２００５−３２７０２７号公報

図１に示す従来のＬＤＯは、オーバーシュートを抑制するのに、レファレンス電圧Ｖｒｅｆの立ち上りに時定数を持たせているため、出力電圧が所望の電圧に達するのに時間がかかるという問題がある。

本発明は、上記した点に鑑みて行われたものであり、オーバーシュートを抑制し、かつ出力電圧が所望の電圧に、より早く到達するＬＤＯを提供する。

上記課題を解決するために、本願発明に係るＬＤＯは、入力電圧を入力して基準電圧を出力する基準電圧源と、その基準電圧に応じた出力電圧を出力する出力回路とを有するＬＤＯであって、前記基準電圧の変動成分を検出する変動成分検出回路と、前記基準電圧が出力される基準電圧ノードから、前記変動成分検出回路の出力に応じた電流を引き抜く電流引抜回路と、を備えたことを特徴とする。

本発明のＬＤＯは、オーバーシュートを抑制しつつ、出力電圧が所望の電圧に到達するまでの時間を従来よりも短くするという効果を奏する。

従来のＬＤＯの回路図である。 本発明の実施形態に係るＬＤＯの回路図である。 本発明の実施形態に係るＬＤＯの回路の動作を説明するための図である。

（回路構成）
図２は、本発明の実施形態に係るＬＤＯの回路図である。

図２に示すように、本実施形態に係るＬＤＯは、基準電圧源と差動増幅器ＡＭＰとの間に、Ｖｒｅｆ電圧値を入力して、その変動成分を検出する変動成分検出回路と、Ｖｒｅｆのノードから変動成分検出回路の出力に応じた電流を引き抜く電流引抜回路とを備える。

基準電圧源は、バンドギャップ回路等で実現される。Ｒ１，Ｒ２，ＡＭＰ，Ｐ１は出力回路を構成し、基準電圧Ｖｒｅｆに応じた出力電圧を出力する。

変動成分検出回路は、フィルタ回路であり、Ｖｒｅｆのノードとグラウンドとの間に順に直列接続された容量Ｃ２及び抵抗Ｒ４で構成される。Ｃ２，Ｒ４は、ＨＰＦ（ハイパスフィルタ）を構成し、Ｖｒｅｆの傾きに応じた電圧を、Ｃ２とＲ４の共通接続部から出力する。

電流引抜回路は、スイッチで構成され、本実施形態では、コレクタがＶｒｅｆのノードに、エミッタがグラウンドにそれぞれ接続され、Ｃ２とＲ４との共通接続部へベースが接続されたバイポーラトランジスタＢ１で構成される。

Ｂ１は、Ｃ２とＲ４の共通接続部からのフィルタ出力であるＶｒｅｆの傾きに応じて動作する。トランジスタは、一種の電圧制御電流源であり、Ｂ１は、フィルタ回路の出力電圧を増幅して、その電圧値に応じた電流をコレクタエミッタ間に流す。これにより、基準電圧の変化を検出してその変動を抑制し、出力電圧のオーバーシュートを抑制する。

なお、電流引抜回路は、バイポーラトランジスタだけではなく、ＭＯＳトランジスタでも実現できる。このとき、Ｃ２とＲ４の共通接続部は、ゲートに接続され、基準電圧ノードがドレインに接続され、グラウンドがソースに接続される構成となる。

トランジスタＢ１への入力（フィルタ回路出力）は、フィルタ回路への入力（Ｖｒｅｆ変動）の大きさと、フィルタ回路の周波数特性とにより決まる。例えば、Ｖｒｅｆの傾きΔＶｒｅｆ/Δｔが大きいほどＢ１への出力は大きくなり、そしてＢ１からの出力に相当するＢ１のコレクタ電流値も大きくなる。

Ｖｒｅｆの変動成分と電流引抜回路であるＢ１が引き抜く電流とがキャンセルするようにフィルタ回路の周波数特性、及びＢ１の増幅率が設定されていると、電源投入時の急峻な立ち上がりによるオーバーシュートを零にできるため好ましい。

具体的には、Ｖｒｅｆの変動成分とＢ１のコレクタエミッタ間電流の位相は、互いに１８０ｄｅｇ反転となるようにＲ４とＣ２を設定し、Ｖｒｅｆの変動成分の大きさとＢ１のコレクタエミッタ間の大きさが同じになるように、Ｂ１の増幅率を設定すると、Ｖｒｅｆの傾きと逆の傾きのコレクタエミッタ間電流を生成することができ、Ｖｒｅｆの傾きによる変動をキャンセルできる。

（動作）
図３は、本実施形態のＬＤＯにおける、電源電圧Ｖｉｎが与えられ、出力電圧Ｖｏｕｔが生じるまでの過程についてのタイミングチャートを示す。

図３において、（１）はＶｉｎ電圧値、（２）はＶｒｅｆ電圧値、（３）はフィルタ回路の出力電圧、（４）はＢ１の出力であるコレクタ電流、（５）はＶｏｕｔ電圧値を示している。

Ｖｉｎが与えられると基準電圧源回路が動作を開始し、Ｖｒｅｆに対応した電圧を出力する。

この出力を受け、Ｖｒｅｆノードは０Ｖより電圧が立ち上がる。この時のＶｒｅｆの変化ΔＶｒｅｆがフィルタ回路への入力となる。フィルタ回路はＣ２の容量値とＲ４の抵抗値により決まる周波数特性を有しており、本実施形態では特定周波数（カットオフ周波数）より周波数が高い成分を出力するハイパスフィルタとして機能する。従って、図３（２）に示すようにＶｒｅｆの変化が生じた場合、ΔＶｒｅｆ/Δｔが大きい領域においては、フィルタ回路の出力は、高い電圧レベルが出力され、ΔＶｒｅｆ/Δｔが小さい領域においては低い電圧レベルが出力される。Ｖｒｅｆが時間に対して変化しない領域においては、電圧は出力されない。

図３（３）に示すフィルタ出力は出力トランジスタＢ１のベースに与えられる。Ｂ１はエミッタ接地回路であるので、ベース電圧とＢ１の増幅率Ｇａｉｎとにより決まる電流値をコレクタから流入させる。フィルタ出力をΔＶｒｅｆ（ｆ）とすると、コレクタ電流はΔＶｒｅｆ（ｆ）×Ｇａｉｎと表される。

Ｂ１の出力であるコレクタはＶｒｅｆノードに接続されており、コレクタ電流はＶｒｅｆからグラウンドへ電荷を移動させる。即ち、Ｖｒｅｆの変化がΔＶｒｅｆ＞０である時、Ｂ１への入力（フィルタ出力）はΔＶｒｅｆ（ｆ）であり、Ｂ１はΔＶｒｅｆ（ｆ）×Ｇａｉｎの電荷を単位時間中にＶｒｅｆノードから放電させるので、Ｖｒｅｆを低減させる作用を持つ。ここで、ΔＶｒｅｆはＶｒｅｆの変化量の周波数成分であり、ＧａｉｎはＢ１の増幅率である。ΔＶｒｅｆ（ｆ）はフィルタ回路の伝達関数により任意に決めることができる。

特に、電源投入時に基準電圧Ｖｒｅｆが急峻に立ち上がった場合、フィルタ回路のカットオフ周波数以上の高周波成分を増幅し、−ΔＶｒｅｆ（ｆ）×Ｇａｉｎなるコレクタエミッタ間電流を基準電圧ノードに加えることで、基準電圧の変動をキャンセルし、結果、出力電圧のオーバーシュートをなくすことができる。

ΔＶｒｅｆ（ｆ）にはフィルタ回路のカットオフ以下の成分は含まれていないので、Ｖｒｅｆを低減させる作用は、カットオフ周波数より高い成分が含まれるΔＶｒｅｆに対してのみ発せられる。Ｖｒｅｆが立ち上がる速度はこの周波数により任意に設定することができ、ΔＶｒｅｆが大きくかつ早い変化に対してのみ抑制効果を示すよう設定すれば、設定外の周波数成分に対しては抑制効果を発しないので、単に時定数を持たせたソフトスタートに比べて速やかにＶｒｅｆ電圧を立ち上げることができ、かつ、そのオーバーシュートも防ぐことができる。

以上説明したように、本実施形態のＬＤＯは、基準電圧の変動を検出して、その値に応じた電荷を基準電圧ノードから放電するようにしたため、オーバーシュートを抑制し、かつ出力電圧が所望の電圧に達するのに時間がかからないという効果を奏する。

なお、図２に示した実施形態はＲとＣで構成したハイパスフィルタ回路と出力トランジスタ１つのみで簡易に成されているが、一般的なフィルタ回路と増幅回路との組み合わせで構成することもできる。

電圧変動に対する抑制効果はフィルタ回路の周波数設定と増幅回路の増幅率で任意に設定することができるので、例えばバンドパスフィルタを用いれば、特定周波数帯の変動のみ抑制することもできる。例えば、本実施形態のLDOの近傍に、スイッチング回路がある場合など、特定周波数のノイズが多い状況下において、スイッチング回路より放射される強度の高い基本スイッチング周波数と数次の成分のみ抑制することができる。

ハイパスフィルタを用いて基本スイッチング周波数以上の成分が全て抑制される場合と比べて、抑制されない広い帯域の成分をＶｒｅｆに持たせることができるので、ハイパスフィルタを用いた場合より早くＶｒｅｆを立ち上げることができる。

Claims (9)

1. 入力電圧を入力して基準電圧を出力する基準電圧源と、その基準電圧に応じた出力電圧を出力する出力回路とを有するＬＤＯにおいて、
   前記基準電圧の変動成分を検出する変動成分検出回路と、
   前記基準電圧が出力される基準電圧ノードから、前記変動成分検出回路の出力に応じた電流を引き抜く電流引抜回路と、
   を備えたことを特徴とするＬＤＯ。
2. 前記変動成分と前記電流引抜回路が引き抜く電流とがキャンセルするように、前記変動成分検出回路の周波数特性、及び前記電流引抜回路の増幅率が設定されていることを特徴とする請求項１に記載のＬＤＯ。
3. 前記変動成分検出回路は、ハイパスフィルタであることを特徴とする請求項１または２に記載のＬＤＯ。
4. 前記ハイパスフィルタは、前記基準電圧ノードとグラウンドとの間に、順に直列接続された容量素子と抵抗素子とで構成されることを特徴とする請求項３に記載のＬＤＯ。
5. 前記変動成分検出回路は、バンドパスフィルタであることを特徴とする請求項１または２に記載のＬＤＯ。
6. 前記バンドパスフィルタは、前記基準電圧ノードとグラウンドとの間に、順に直列接続された第１の容量素子と抵抗素子と、前記抵抗素子に並列接続された第２の容量素子とで構成されることを特徴とする請求項５に記載のＬＤＯ。
7. 前記電流引抜回路は、
   前記変動成分検出回路の出力にベースが接続され、前記基準電圧ノードにコレクタが接続され、前記グラウンドにエミッタが接続されたバイポーラトランジスタで構成されることを特徴とする請求項１〜６のいずれか１項に記載のＬＤＯ。
8. 前記電流引抜回路は、
   前記変動成分検出回路の出力にゲートが接続され、前記基準電圧ノードにドレインが接続され、前記グラウンドにソースが接続されたＭＯＳトランジスタで構成されることを特徴とする請求項１〜６のいずれか１項に記載のＬＤＯ。
9. 前記基準電圧ノードが非反転入力端子に接続された差動増幅器と、
   前記差動増幅器の出力電圧に応じて、前記入力電圧を前記出力電圧に変換する出力トランジスタと、
   前記出力電圧を分圧して、前記差動増幅器の反転入力端子に出力する抵抗分割回路と、
   を備えたことを特徴とする請求項１〜８のいずれか１項に記載のＬＤＯ。

Images