JP2016218535A - レギュレータ用半導体集積回路 - Google Patents

Abstract

【課題】オフ時に無駄な消費電流が流れるのを抑制しつつレギュレータの出力電圧を速やかに０Ｖに近いレベルまで下げることができるようにする。
【解決手段】外部からの制御信号に応じて出力コンデンサの電荷を引き抜き可能な放電回路を備えたレギュレータ用半導体集積回路において、放電回路に、入力端子に印加される直流電圧を電源電圧として動作し制御信号に応じて定電流を生成または遮断する定電流源回路と、定電流源回路からの定電流に基づいて比較動作の基準となる電圧を生成する基準電圧生成回路と、出力電圧と基準となる電圧とを比較して大小を判定する電圧比較回路と、出力電圧が基準となる電圧よりも高い場合に定電流を増幅した電流を出力する電流増幅回路とを設け、制御回路においては制御信号に応じて制御用トランジスタを制御し、放電回路においては電流増幅回路により増幅された電流により放電用トランジスタが動作するように構成した。
【選択図】図１

Description

本発明は、直流電源装置におけるディスチャージ回路に関し、例えばシリーズレギュレータを構成する制御用の半導体集積回路における出力コンデンサのディスチャージ回路に利用して有効な技術に関する。

直流電源装置のひとつに、出力電圧に応じて制御用トランジスタを制御して入力電圧を降圧し所定の電圧を出力するシリーズレギュレータがある。かかるシリーズレギュレータを電源とするシステムのうち特にノイズを気にするシステムに使用されるシリーズレギュレータにおいては、回路を構成するトランジスタとしてバイポーラ・トランジスタが使用され、出力端子に接続される平滑用のコンデンサとしては、ノイズをそれほど気にしないシステムよりも大きな容量値を有するものが使用される。また、このような大容量の出力コンデンサを使用するシリーズレギュレータにおいては、電源をオフする際に、速やかに出力電圧を立ち下げるため、図５に示すようなディスチャージ回路が設けられることがある。

図５に示すシリーズレギュレータにおけるディスチャージ回路は、出力端子ＯＵＴと接地点ＧＮＤとの間に接続された放電用のトランジスタＱ１およびＯＵＴ−ＧＮＤ間に直列に設けられた分圧用の抵抗Ｒ６，Ｒ７と直列に接続されたトランジスタＱ２とからなり、外部からの電源のオン・オフ制御信号ON/OFFが電源のオフを示す電位に変化されると、トランジスタＱ２がオフされ、代わってＱ１がオン状態にされ、出力端子ＯＵＴに接続されているコンデンサＣｏの電荷を引き抜くことにより、出力電圧Ｖｏｕｔを急速に立ち下げるように動作する。なお、このようなディスチャージ回路を備えたシリーズレギュレータに関する発明としては、例えば特許文献１に開示されているものがある。

特開２０００−０６６７４２号公報

しかしながら、図５のディスチャージ回路を備えたレギュレータにあっては、放電用のトランジスタＱ１のベース電流が出力端子ＯＵＴに接続されたコンデンサＣｏから供給される構成であるため、出力電圧ＶoutがＱ１のベース・エミッタ間電圧である０．７Ｖまで下がるとＱ１がオフしてディスチャージ動作を終了するため、出力電圧Ｖoutを０Ｖまで下げることができないという課題がある。
かかる課題を解決するため、図６に示すように入力側の電圧（バイアス回路からの電圧）で放電用のトランジスタＱ１をオン・オフさせるようにしたディスチャージ回路が考えられる。しかし、かかるディスチャージ回路を備えたレギュレータにあっては、レギュレータがオフ状態にされている間ずっと放電用のトランジスタＱ１にベース電流が流れ続けてしまうため、無駄な消費電流が多くなるという課題がある。

この発明は上記のような背景の下になされたもので、その目的とするところは、オフ時に無駄な消費電流が流れるのを抑制しつつ、出力電圧を速やかに接地電位（０Ｖ）に近いレベルまで下げることができるレギュレータ用の半導体集積回路を提供することにある。

上記目的を達成するため、この発明は、
直流電圧が印加される入力端子と出力端子との間に接続された制御用トランジスタと、
出力電圧に応じたフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、
前記出力端子と回路の基準電位点との間に接続された放電用トランジスタを有し、外部からの制御信号に応じて前記放電用トランジスタがオン、オフ動作して、前記出力端子に接続されているコンデンサの電荷を引き抜き可能な放電回路と、
を備えたレギュレータ用半導体集積回路であって、
前記放電回路は、
前記入力端子に印加される直流電圧を電源電圧として動作し前記制御信号に応じて定電流を生成または遮断する定電流源回路と、
前記定電流源回路からの定電流に基づいて比較動作の基準となる電圧を生成する基準電圧生成回路と、
前記出力電圧と前記基準となる電圧とを比較して大小を判定する電圧比較回路と、
前記出力電圧が前記基準となる電圧よりも高い場合に前記定電流を増幅した電流を出力する電流増幅回路と、
を備え、前記制御回路においては前記制御信号に応じて前記制御用トランジスタを制御し、前記放電回路においては前記電流増幅回路により増幅された電流により前記放電用トランジスタが動作するように構成した。

上記した手段によれば、定電流源回路は外部からの制御信号に応じて定電流を生成する動作を停止するとともに出力電圧が基準となる電圧よりも低くなると電流増幅回路の動作が停止して放電用トランジスタにベース電流が流されなくなるので、外部からの制御信号がレギュレータの動作を停止することを示しているオフ状態における無駄な消費電流が流れるのを抑制することができる。
また、出力電圧が基準となる電圧よりも高い場合に定電流源回路からの定電流を増幅した電流を出力する電流増幅回路を備え、放電回路においては電流増幅回路により増幅された電流により放電用トランジスタが動作するので、放電用トランジスタがオンされた際に出力電圧を速やかに立ち下げることができるようになる。さらに、定電流源回路からの定電流に基づいて比較動作の基準となる電圧を生成する基準電圧生成回路を備えるため、基準となる電圧を回路の基準電位点（接地電位）に近い値に設定することで、制御信号が変化してレギュレータの動作が停止する際に出力電圧を接地電位（０Ｖ）に近いレベルまで下げることができる。

また、望ましくは、前記定電流源回路により生成された定電流に応じた電流を流す電流回路を備え、前記電圧比較回路は、前記電流回路からの電流を動作電流として比較動作する差動増幅回路であるようにする。
これにより、定電流源回路は外部からの制御信号に応じて定電流を生成または遮断するので、定電流源回路の定電流を生成する動作が停止すると、電圧比較回路の動作も停止することで、オフ状態に無駄な消費電流が流れるのをより効果的に抑制することができる。

さらに、望ましくは、前記電流増幅回路は、前記電圧比較回路の出力電流を転写するカレントミラー回路により構成する。
カレントミラー回路は電源電圧の変動の影響を受けにくいので、上記のように構成することによって、入力電圧の変動に伴うディスチャージ電流の変動ひいては出力電圧の立ち下がり所要時間の変動も抑制することができる。

また、望ましくは、前記カレントミラー回路により転写された電流を電圧に変換する電流−電圧変換手段と、該電流−電圧変換手段により変換された電圧をベース端子に受ける第２トランジスタ（Ｑ２）と、を備え、前記放電用トランジスタ（Ｑ１）は、前記第２トランジスタのエミッタ端子にベース端子が接続されてダーリントン回路を構成するようにする。
これにより、前段の回路に大きな電流を流さなくても放電用トランジスタにより多くの放電電流を流すことができ、制御信号が変化してレギュレータの動作が停止する際に、放電回路の消費電流を抑制しつつ出力電圧を速やかに立ち下げることができる。

さらに、望ましくは、前記入力端子と基準電位点との間に直列に接続された第１抵抗素子（Ｒ２）および第３トランジスタ（Ｑ１２）と、前記第１抵抗素子と第３トランジスタとの接続ノード（Ｎ１）にベース端子が接続された第４トランジスタ（Ｑ１１）と、該第４トランジスタのエミッタ端子と基準電位点との間に直列に接続された第２抵抗素子（Ｒ３）および第３抵抗素子（Ｒ４）と、前記第１抵抗素子と第３トランジスタとの接続ノード（Ｎ１）と基準電位点との間に接続された第５トランジスタ（Ｑ１３）とを有し、前記第４トランジスタ（Ｑ１１）のエミッタ端子に前記第３トランジスタ（Ｑ１２）のベース端子に接続されることで前記第４トランジスタ（Ｑ１１）のコレクタ電流を出力電流として出力するとともに前記第２抵抗素子と第３抵抗素子との接続ノード（Ｎ２）の電位を前記基準となる電圧として出力可能であり、前記第５トランジスタ（Ｑ１３）が前記制御信号（ON/OFF）によりオン、オフ可能に構成された回路を備え、該回路が前記定電流源回路と前記基準電圧生成回路を兼用するように構成する。
かかる構成によれば、一つの回路で、定電流源回路と前記基準電圧生成回路とを兼用することができるので、レギュレータ用半導体集積回路のチップ面積の増大を抑制することができる。

本発明によると、オフ時に無駄な消費電流が流れるのを抑制しつつ、出力電圧を速やかに接地電位（０Ｖ）に近いレベルまで下げることができるレギュレータ用の半導体集積回路を実現できる。また、レギュレータ用半導体集積回路のチップ面積の増大を抑制することができるという効果がある。

本発明を適用したシリーズレギュレータの制御用ＩＣの一実施形態を示す回路構成図である。 本発明の実施形態のシリーズレギュレータにおけるレギュレータオフ時の出力電圧、ディスチャージ電流および消費電流の変化を示すタイミングチャートである。 本発明を適用したシリーズレギュレータの制御用ＩＣの第２の実施形態を示す回路構成図である。 図３の実施例のシリーズレギュレータの制御用ＩＣの変形例を示す回路構成図である。 ディスチャージ回路を備えた従来のシリーズレギュレータの制御用ＩＣの一例を示す回路構成図である。 ディスチャージ回路を備えた従来のシリーズレギュレータの制御用ＩＣの他の例を示す回路構成図である。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用したシリーズレギュレータ（ＬＤＯを含む）の一実施形態を示す。なお、特に限定されるわけではないが、図１において一点鎖線で囲まれている部分の回路を構成する素子は、１個の半導体チップ上に形成され、レギュレータの制御用半導体集積回路（以下、レギュレータ用ＩＣと称する）１０として構成される。

この実施形態におけるレギュレータ用ＩＣ１０は、直流電圧源からの直流電圧Ｖinが印加される電圧入力端子ＩＮと出力端子ＯＵＴとの間にＰＮＰバイポーラ・トランジスタからなる出力電圧制御用トランジスタＱ０が接続され、出力端子ＯＵＴと接地電位が印加されるグランド端子ＧＮＤとの間には、出力電圧Ｖoutを分圧するブリーダ抵抗Ｒ６，Ｒ７が直列に接続されている。このブリーダ抵抗Ｒ６，Ｒ７により分圧された電圧ＶFBが、上記出力電圧制御用トランジスタＱ０のゲート端子を制御する誤差アンプ１１の非反転入力端子にフィードバックされている。

そして、上記誤差アンプ１１はフィードバック電圧ＶFBと基準電圧Ｖrefとの電位差に応じて出力電圧制御用トランジスタＱ０を制御して、出力電圧Ｖoutが所望の電位になるよう に制御する。出力電圧Ｖoutの電位は、ブリーダ抵抗Ｒ６，Ｒ７の抵抗比によって設定できる。この実施形態のシリーズレギュレータは、上記のようなフィードバック制御によって、出力電圧Ｖoutを一定に保持するように動作する。出力端子ＯＵＴには、出力電圧Ｖoutを安定化させる外付けの出力コンデンサＣｏが接続されている。

また、本実施形態のレギュレータ用ＩＣ１０には、外部からレギュレータをオン／オフ制御するための信号ON/OFFが入力される端子Ｐｃと、基準電圧Ｖrefを発生するための基準電圧回路１２と、該基準電圧回路１２および上記誤差アンプ１１にバイアス電流を流すバイアス回路１３が設けられている。バイアス回路１３は、端子Ｐｃに外部から入力されるオン・オフ制御信号ON/OFFによってその動作が制御されるとともに、オン・オフ制御信号ON/OFFに基づいて後述のディスチャージ回路１４を起動させる制御信号ＤＣＳを生成し出力するように構成されている。

なお、基準電圧回路１２は、バンドギャップ基準電圧発生回路などにより構成することができる。バイアス回路１３における制御信号ＤＣＳを生成する機能は、インバータなどの論理ゲート回路を用いて実現することができる。

ディスチャージ回路１４は、電圧入力端子ＩＮに印加される直流電圧Ｖinを電源電圧として動作して定電流を生成するとともに基準となる電圧を生成する定電流源回路４１と、該定電流源回路４１により生成された基準となる電圧と出力電圧Ｖoutとを比較する電圧比較回路（コンパレータ）４２と、該電圧比較回路４２の出力電流を増幅する電流増幅回路４３と、上記定電流源回路４１により生成された定電流に基づいて上記電圧比較回路４２の動作電流を生成し供給するカレントミラーからなる電流回路４４とを備える。
また、ディスチャージ回路１４は、出力端子ＯＵＴと接地点との間に接続され、出力端子ＯＵＴに接続されている出力コンデンサＣｏから電荷を引き抜くためのディスチャージ用のＮＰＮバイポーラ・トランジスタＱ１と、バイアス回路１３からの制御信号ＤＣＳによりオン・オフ動作されるシャットダウン用のトランジスタＱ１３とを備える。

上記定電流源回路４１は、入力電圧Ｖinが印加されるノードと接地電位ＧＮＤが印加されるノードとの間に直列に接続された抵抗Ｒ２およびトランジスタＱ１２と、抵抗Ｒ２とトランジスタＱ１２との接続ノードＮ１にベース端子が接続されたトランジスタＱ１１と、該トランジスタＱ１１のエミッタ端子と接地点との間に直列に接続された抵抗Ｒ３およびＲ４を備える。また、トランジスタＱ１２のベース端子にはトランジスタＱ１１のエミッタ電圧が印加されるように接続がなされている。これにより、定電流源回路４１は、トランジスタＱ１２のベース・エミッタ電圧をＶBE12とすると、Ｉ＝ＶBE12／(R3+R4)で表わされる定電流を、トランジスタＱ１１のコレクタ電流として流す。

また、定電流源回路４１は、この定電流が流される抵抗Ｒ３，Ｒ４により、Ｒ３とＲ４との接続ノードＮ2に、Ｖ＝R4×ＶBE12／(R3+R4)で表わされる定電圧を生成し、この電圧を比較基準電圧として電圧比較回路４２に供給する。
さらに、定電流源回路４１により生成された定電流は、電流回路４４を構成するＰＮＰバイポーラ・トランジスタＱ９に流され、該トランジスタＱ９とベース端子同士が接続されたトランジスタＱ１０とからなるカレントミラー回路で折り返されて上記電圧比較回路４２の動作電流として供給される。

電圧比較回路４２は、エミッタ共通接続された差動トランジスタＱ７，Ｑ８と、Ｑ７のＱコレクタ端子と接地点との間に接続された負荷トランジスタＱ５と、Ｑ５とカレントミラー接続された出力トランジスタＱ６とを備える。また、電流増幅回路４３は、電圧比較回路４２の出力トランジスタＱ６のコレクタ電流が流されるトランジスタＱ３と、Ｑ３とカレントミラー接続された出力トランジスタＱ４と、Ｑ４のエミッタ端子と接地点との間に接続された抵抗Ｒ１と、Ｑ４とＲ１との接続ノードＮ３にベース端子が接続されたトランジスタＱ２とを備える。ここで、カレントミラーを構成するトランジスタＱ３とＱ４の素子サイズが、Ｑ３＜Ｑ４のように設定されることにより、電流が増幅される。また、トランジスタＱ２のエミッタ端子に上記ディスチャージ用のトランジスタＱ１のベース端子が接続されることにより、トランジスタＱ２とＱ１がダーリントン回路を構成し、さらに電流を増幅するようになっている。

次に、上記のような構成を有する図１のディスチャージ回路１４の動作を、図２のタイミングチャートを用いて説明する。
端子Ｐｃに外部から入力されるオン・オフ制御信号ON/OFFがハイレベルにされているレギュレータの動作期間Ｔ１においては、トランジスタＱ１３がオン状態にされて、ノードＮ１の電位が接地電位（０Ｖ）にされる。これにより、トランジスタＱ１１，Ｑ１２がオフされて、定電流源回路４１が非活性化されて定電流を流さない状態にされ、電圧比較回路４２および電流増幅回路４３も電流が流れない状態にされる。その結果、ディスチャージ用のトランジスタＱ１も電流を流さないオフの状態にされる。

次に、オン・オフ制御信号ON/OFFがロウレベルにされると（タイミングt1）、トランジスタＱ１３がオフ状態にされて、ノードＮ１の電位が高くなり、トランジスタＱ１１，Ｑ１２がオンされて、定電流源回路４１が活性化されて定電流を流す状態にされ、電流回路（カレントミラー回路）４４により電圧比較回路４２にもバイアス電流が流される。そして、電圧比較回路４２は、出力電圧ＶoutがノードＮ２の電位である比較基準電圧よりも高いため、電流増幅回路４３にも電流が流れ、その電流増幅作用により、ディスチャージ用のトランジスタＱ１が駆動されて電流を流す状態にされる。これにより、出力端子ＯＵＴに接続されている出力コンデンサＣｏの電荷を引き抜く。その結果、出力電圧Ｖoutが急速に立ち下がる（Ｔ２の期間）。

なお、出力電圧Ｖoutが電圧比較回路４２の比較基準電圧まで下がると（タイミングt2）、電圧比較回路４２のトランジスタＱ８がオン、Ｑ７がオフして、電流増幅回路４３に電流が流れないようにされ、ディスチャージ用のトランジスタＱ１の電流もゼロになる。
本実施形態のディスチャージ回路１４においては、定電流源回路４１の抵抗Ｒ４の抵抗値（比較基準電圧）を適宜に決定することで、電圧比較回路４２の出力が反転、すなわちディスチャージ用のトランジスタＱ１に電流が流れないようになる出力電圧Ｖoutの電位を任意に設定することができる。そのため、本レギュレータからの電圧の供給を受けて動作する後段のデバイスのシャットオフ電圧に応じて、Ｑ１がオフするＶoutの電位を設定することができ、例えば電源オフシーケンスが規定されているようなシステムに適用すると正確な動作が保証される。

また、比較基準電圧をトランジスタのベース・エミッタ間電圧ＶBE以下（例えば0.1〜0.7Ｖ）にすることで、図５の従来のディスチャージ回路に比べてより低い、０Ｖに近いレベルまで出力電圧Ｖoutを下げることができる。
さらに、出力電圧Ｖoutが比較基準電圧以下になると、電流増幅回路４３およびディスチャージ用のトランジスタＱ１に電流が流れないようになるので、レギュレータの動作オフ期間におけるディスチャージ回路１４の消費電流を例えば数μＡのような値にすることができる。

また、上記実施形態のディスチャージ回路１４における定電流源回路４１は、前述の式Ｉ＝ＶBE12／(R3+R4)より分かるように、生成される定電流が入力電圧Ｖinの変動を受けにくい回路構成であるとともに、ディスチャージ用のトランジスタＱ１に流す電流も電源電圧の変動の影響を受けにくいカレントミラー回路で生成しているため、入力電圧Ｖinの変動に伴うディスチャージ電流の変動ひいては出力電圧の立ち下がり所要時間の変動も抑制することができる。
さらに、上記実施形態のディスチャージ回路１４においては、定電流源回路４１に対して、定電流を生成する機能の他に、比較基準電圧を生成する機能を持たせているため、これらの機能を別々の回路として構成する場合に比べて、回路を構成する素子の数を減らし専有面積を低減することができる。その結果、レギュレータ用ＩＣ１０のチップ面積の増大を抑制することができる。

図３および図４は、図１の実施例のシリーズレギュレータ用ＩＣの変形例を示す。
このうち図３の変形例は、電流増幅回路４３に設けられディスチャージ用のトランジスタＱ１と共にダーリントン回路を構成しているトランジスタＱ２を省略して、トランジスタＱ１のベース端子を直接ノードＮ３に接続するようにしたものである。かかる構成にすることで素子数を減らすことができる。なお、この変形例では、Ｑ３，Ｑ４によるカレントミラー比を充分に大きな値とすることで、図１の電流増幅回路４３と同様な電流増幅率を実現することも可能である。
また、図３に○印で示すような箇所（Ｑ３のエミッタ端子側）に抵抗素子を設けることで、Ｑ４のサイズを極端に大きくせずに増幅率を高くすることが可能である。同様に、図１の実施例の回路においては、Ｑ３のエミッタ端子側に抵抗素子を設けるようにしてもよい。
さらに、図４に示すように、電流増幅回路４３を構成するトランジスタＱ３の代わりに抵抗Ｒ５を設けるようにしても良い。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば前記実施形態では、誤差アンプ１１に供給される出力のフィードバック電圧を生成する分圧回路（抵抗Ｒ６，Ｒ７）をＩＣチップ内に設けているが、外付けの回路として構成してもよい。

本発明のシリーズレギュレータ用ＩＣを使用したレギュレータは、ノイズを低減するために出力コンデンサとして容量値の大きなコンデンサを使用することが多い、例えばＣＭＯＳイメージセンサを備えたカメラなどのシステムに適用すると、電源オフ時に出力コンデンサの電荷を速やかに引き抜いて出力電圧を急速に立ち下げることできるという望ましい効果が得られるが、本発明はそのようなシステムに限定されるものではなく、出力コンデンサに容量値の大きなコンデンサを使用するレギュレータに広く利用することができる。

１０ シリーズレギュレータ用ＩＣ
１１ 誤差アンプ（制御回路）
１２ 基準電圧回路
１３ バイアス回路
１４ ディスチャージ回路（放電回路）
４１ 定電流源回路
４２ 電圧比較回路
４３ 電流増幅回路
Ｑ０ 出力電圧制御用トランジスタ
Ｑ１ ディスチャージ用トランジスタ（放電用トランジスタ）

Claims (5)

1. 直流電圧が印加される入力端子と出力端子との間に接続された制御用トランジスタと、
   出力電圧に応じたフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、
   前記出力端子と回路の基準電位点との間に接続された放電用トランジスタを有し、外部からの制御信号に応じて前記放電用トランジスタがオン、オフ動作して、前記出力端子に接続されているコンデンサの電荷を引き抜き可能な放電回路と、
   を備えたレギュレータ用半導体集積回路であって、
   前記放電回路は、
   前記入力端子に印加される直流電圧を電源電圧として動作し前記制御信号に応じて定電流を生成または遮断する定電流源回路と、
   前記定電流源回路からの定電流に基づいて比較動作の基準となる電圧を生成する基準電圧生成回路と、
   前記出力電圧と前記基準となる電圧とを比較して大小を判定する電圧比較回路と、
   前記出力電圧が前記基準となる電圧よりも高い場合に前記定電流を増幅した電流を出力する電流増幅回路と、
   を備え、前記制御回路においては前記制御信号に応じて前記制御用トランジスタを制御し、前記放電回路においては前記電流増幅回路により増幅された電流により前記放電用トランジスタが動作するように構成されていることを特徴とするレギュレータ用半導体集積回路。
2. 前記定電流源回路により生成された定電流に応じた電流を流す電流回路を備え、
   前記電圧比較回路は、前記電流回路からの電流を動作電流として比較動作する差動増幅回路であることを特徴とする請求項１に記載のレギュレータ用半導体集積回路。
3. 前記電流増幅回路は、前記電圧比較回路の出力電流を転写するカレントミラー回路により構成されていることを特徴とする請求項２に記載のレギュレータ用半導体集積回路。
4. 前記カレントミラー回路により転写された電流を電圧に変換する電流−電圧変換手段と、
   該電流−電圧変換手段により変換された電圧をベース端子に受ける第２トランジスタと、
   を備え、前記放電用トランジスタは、前記第２トランジスタのエミッタ端子にベース端子が接続されてダーリントン回路を構成していることを特徴とする請求項３に記載のレギュレータ用半導体集積回路。
5. 前記入力端子と基準電位点との間に直列に接続された第１抵抗素子および第３トランジスタと、前記第１抵抗素子と第３トランジスタとの接続ノードにベース端子が接続された第４トランジスタと、該第４トランジスタのエミッタ端子と基準電位点との間に直列に接続された第２抵抗素子および第３抵抗素子と、前記第１抵抗素子と第３トランジスタとの接続ノードと基準電位点との間に接続された第５トランジスタとを有し、前記第４トランジスタのエミッタ端子に前記第３トランジスタのベース端子に接続されることで前記第４トランジスタのコレクタ電流を出力電流として出力するとともに前記第２抵抗素子と第３抵抗素子との接続ノードの電位を前記基準となる電圧として出力可能であり、前記第５トランジスタが前記制御信号によりオン、オフ可能に構成された回路を備え、該回路が前記定電流源回路と前記基準電圧生成回路を兼用するように構成されていることを特徴とする請求項１〜４のいずれかに記載のレギュレータ用半導体集積回路。

Images