CN105676929B - 一种防输出过冲ldo启动电路 - Google Patents

Abstract

本发明公开了一种防输出过冲LDO启动电路，该电路包括：第一NMOS管、第二NMOS管、第一反相器、第一三极管、第二三极管、开关电路、误差放大器、第一PMOS管、第一电阻、第二电阻、第三电阻和第四电阻。该防输出过冲LDO启动电路，可以有效防止当LDO上电过快时输出电压过冲现象；同时，当启动过程结束之后，防输出过冲电路被关闭，即使LDO启动电路的电源电压发生剧烈变化，也不会对LDO电路正常工作造成影响。

Description

一种防输出过冲LDO启动电路

技术领域

本发明涉及启动电路技术领域中低压差线性稳压器启动电路的技术领域，具体地，涉及一种防输出过冲LDO启动电路。

背景技术

LDO(Low Dropout regulator，意为低压差线性稳压器)是相对于传统的线性稳压器来说的。传统的线性稳压器，如78xx系列的芯片都要求输入电压要比输出电压高出2v～3V以上，否则就不能正常工作。但是在一些情况下，这样的条件显然是太苛刻了，如5v转3.3v,输入与输出的压差只有1.7v，显然是不满足条件的。针对这种情况，才有了LDO类的电源转换芯片。LDO是一种线性稳压器，使用在其线性区域内运行的晶体管或FET，从应用的输入电压中减去超额的电压，产生经过调节的输出电压。

LDO上电时的瞬间过冲，会对工作在LDO输出电压下的核心电路的寿命造成影响，输出电压过高会造成核心电路的击穿，所以，防止LDO上电瞬间的过冲是非常重要的。

在现有的技术中，实现的方式如图1所示。将电源电压经过一个RC低通滤波器(由两个MOS管M1和M2构成，M1相当于电阻，M2相当于电容)之后，对连接在电源和功率管MO栅端Vgate之间的PMOS管(M3)进行控制，这样可以实现，在电源电压快速上升时，该PMOS管M3形成短暂的Vgs电压(栅源电压)差，PMOS管M3短暂导通，使得功率管MO的栅端Vgate瞬间与电源短接，进而关断功率管MO，从而达到限制上电过冲的目的。

现有技术虽然解决了上电瞬间输出电压过冲的问题，但是在某些工作环境下会导致电路不能正常工作。例如，在正常工作时，电源电压在正常范围内发生剧烈的变化，会导致功率管的短时间关闭，直到LDO的反馈环路将功率管MO栅端Vgate电压调节到正常值，功率管才会重新打开。而一般的，LDO的环路带宽比较小，反应比较慢，这个调节需要的时间很长。功率管关闭期间，在输出负载电流作用下，LDO输出电压会一直下降，严重时会下降到需求值范围以下。

发明内容

本发明是为了克服现有LDO启动电路在电源电压发生变化时可能导致LDO不能正常工作的缺陷，根据本发明的一个方面，提出一种防输出过冲LDO启动电路。

本发明实施例提供的一种防输出过冲LDO启动电路，包括：第一NMOS管、第二NMOS管、第一反相器、第一三极管、第二三极管、开关电路、误差放大器、第一PMOS管、第一电阻、第二电阻、第三电阻和第四电阻；第一电阻的一端接电源，另一端与第二NMOS管的漏极相连；第二NMOS管的漏极还与第一反相器的输入端相连，第二NMOS管的源极与第一NMOS管的漏极相连，第二NMOS管的栅极与启动电路的输出端相连；第一NMOS管的栅极与反馈端相连，栅极还与误差放大器的反相输入端相连，第一NMOS管的源极接地；开关电路的控制端与第一反相器的输入端相连，开关电路还分别与第二电阻的一端、第一三极管的发射极相连，用于控制第二电阻与第一三极管之间的通断；第二电阻的另一端接电源；第一反相器的输出端与第二三极管的基极相连，第二三极管的发射极与第一三极管的基极相连；第一三极管的发射极还与启动电路的输出端相连，第一三极管的集电极和第二三极管的集电极均接地；第一PMOS管的源极接电源，漏极与启动电路的输出端相连，栅极与误差放大器的输出端相连，第一PMOS管的漏极还依次通过第三电阻和第四电阻后接地；误差放大器的正向输入端与第三电阻与第四电阻之间的连接节点相连。

在上述技术方案中，还包括：整波电路；第二NMOS管的漏极与第一反相器的输入端相连，具体包括：第二NMOS管的漏极通过整波电路与第一反相器的输入端相连。

在上述技术方案中，整波电路包括偶数组串联相连的反相器；第二NMOS管的漏极通过偶数组串联相连的反相器与第一反相器的输入端相连。

在上述技术方案中，开关电路包括第二反相器和第二PMOS管，第二反相器的输出端与第二PMOS管的栅极相连；第二反相器的输入端与第一反相器的输入端相连；第二PMOS管的源极与第二电阻的一端相连，第二PMOS管的漏极与第一三极管的发射极相连。

在上述技术方案中，第一三极管和第二三极管均为PNP型三极管。

本发明实施例提供的一种防输出过冲LDO启动电路，可以有效防止当LDO上电过快时输出电压过冲现象；同时，当启动过程结束之后，防输出过冲电路被关闭，即使LDO启动电路的电源电压发生剧烈变化，也不会对LDO电路正常工作造成影响。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：

图1为现有技术中的LDO启动电路的电路图；

图2为本发明实施例中防输出过冲LDO启动电路的第一电路图；

图3为本发明实施例中防输出过冲LDO启动电路的第二电路图。

具体实施方式

下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。

根据本发明实施例，提供了一种防输出过冲LDO启动电路，图2为该LDO启动电路的电路图，包括：第一NMOS管M1、第二NMOS管M2、第一反相器INV1、第一三极管Q1、第二三极管Q2、开关电路10、误差放大器20、第一PMOS管MP、第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4。其中，第一三极管Q1和第二三极管Q2均为PNP型三极管。

本发明实施例中，如图2所示，Vin端为外部的电源，用于为电路提供直流电压；VOUT端是该防输出过冲LDO启动电路的输出端，为后续的BandGap电路(带隙基准电路)提供电压；Vref端是上述BandGap电路的输出基准电压端，为该LDO启动电路提供基准电压。

其中，第一电阻R1的一端接电源(即Vin端)，另一端与第二NMOS管M2的漏极相连；第二NMOS管M2的漏极还与第一反相器INV1的输入端相连，第二NMOS管M2的源极与第一NMOS管M1的漏极相连，第二NMOS管的栅极与启动电路的输出端VOUT相连。

第一NMOS管M1的栅极与反馈端相连，栅极还与误差放大器20的反相输入端相连，第一NMOS管M1的源极接地。

开关电路10的控制端与第一反相器INV1的输入端相连，开关电路10还分别与第二电阻R2的一端、第一三极管Q1的发射极相连，用于控制第二电阻R2与第一三极管Q1之间的通断；第二电阻R2的另一端接电源。

第一反相器INV1的输出端与第二三极管Q2的基极相连，第二三极管Q2的发射极与第一三极管Q1的基极相连；第一三极管Q1的发射极还与启动电路的输出端相连，第一三极管Q1的集电极和第二三极管Q2的集电极均接地；

第一PMOS管MP的源极接电源，漏极与启动电路的输出端相连，栅极与误差放大器20的输出端相连，第一PMOS管MP的漏极还依次通过第三电阻R3和第四电阻R4后接地；误差放大器20的正向输入端与第三电阻R3与第四电阻R4之间的连接节点相连。

本发明实施例中，两个NMOS管M1和M2、以及第一电阻R1组成输入输出电压判断电路。其中第一电阻R1用于限制该支路的电流，进而控制功耗；M1和M2作为开关管，M1由输入基准电压Vref控制(由BandGap电路提供)，M2由LDO启动电路的输出电压VOUT控制。在上电时刻，由于LDO尚未启动，BandGap电路也没有启动，所以，VOUT为低，Vref也为低，这时M1和M2均关断，图2中的A点通过第一电阻R1连接至电源电压；在上电过程中，A点随着电源电压一起升高。

第一三极管Q1、第二三极管Q2、第二电阻R2以及开关电路10组成受开关控制的泄放电路。三极管Q1和Q2组成泄放电路，Q2的基极受第一反相器INV1的输出控制，发射极连接到Q1的基极。Q1的基极连接至Q2的发射极，发射极连接至B点。三极管Q1与Q2的这种连接方式，能够将B点电压钳位在2*Vbe(Vbe即为三极管的基极-发射极电压)电压。第二电阻R2的作用是为该泄放通路提供一个静态电流。开关电路10用于根据第一反相器INV1的输入电压，控制第二电阻R2与第一三极管Q1之间的通断，即控制泄放电路的通断。

该防输出过冲LDO启动电路的工作过程具体如下：在快速上电过程中，电源电压Vin由0快速上升，第一PMOS管MP的栅极电位不能及时跟上电源电压的变化，导致了上电瞬间第一PMOS管MP流过大电流，VOUT快速上升。此时，由于VOUT连接至B点，通过三极管Q1和Q2的钳位作用，将VOUT电压限制在2*Vbe电压，使之不会过高。当启动过程完成后，该启动电路后接的BandGap电路输出基准电压至Vref，且该Vref>Vth(Vth为MOS管的阈值电压)，从而第一NMOS管M1导通；同时，误差放大器20和电阻R3、R4组成电压倍乘电路，Vref与误差放大器的反向输出端相连，从而VOUT＞Vth，，即M2管也导通。此时，A点由高电平变为低电平，经过第一反相器INV1之后，使得第二三极管Q2基极变为高电平；同时，开关电路10在启动电路不工作时处于导通状态，当第一反相器INV1的输入端电压由高电平变为低电平时，该开关电路10变为关断状态，从而使泄放通路被关断，使泄放电路不再对LDO启动电路的正常工作产生影响。因此，本发明实施例提供的一种防输出过冲LDO启动电路，当启动过程结束之后，防输出过冲电路被关闭，即使LDO启动电路的电源电压发生剧烈变化，也不会对LDO电路正常工作造成影响。

优选的，本发明实施例提供的LDO启动电路还包括：整波电路。参见图3所示，第二NMOS管M2的漏极与第一反相器INV1的输入端相连，具体为：第二NMOS管M2的漏极通过整波电路与第一反相器INV1的输入端相连。

优选的，整波电路具体包括偶数组串联相连的反相器；第二NMOS管M2的漏极通过偶数组串联相连的反相器与第一反相器INV1的输入端相连。本发明实施例中以整波电路具体包括两组反相器为例(即图3中的INV3和INV4)。通过两组串联级联的反相器，可以对A点信号进行整波，从而输出一个很好的高低电平，进而更加有效地控制三极管和开关电路。

优选的，本发明实施例汇总，开关电路10包括第二反相器INV2和第二PMOS管M3。具体的，第二反相器INV2的输出端与第二PMOS管M3的栅极相连；第二反相器INV2的输入端与第一反相器INV1的输入端相连；第二PMOS管M3的源极与第二电阻R2的一端相连，第二PMOS管M3的漏极与第一三极管Q1的发射极相连。

在LDO启动电路不工作时，A点为高电平，从而第二PMOS管M3的栅极为低电平，M3导通；当第一反相器INV1的输入端电压由高电平变为低电平时，M3管的栅极变为高电平，从而使泄放通路关断，使泄放电路不再对LDO启动电路的正常工作产生影响。

本发明能有多种不同形式的具体实施方式，上面以图2-图3为例结合附图对本发明的技术方案作举例说明，这并不意味着本发明所应用的具体实例只能局限在特定的流程或实施例结构中，本领域的普通技术人员应当了解，上文所提供的具体实施方案只是多种优选用法中的一些示例，任何体现本发明权利要求的实施方式均应在本发明技术方案所要求保护的范围之内。

最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种防输出过冲LDO启动电路，其特征在于，包括：第一NMOS管、第二NMOS管、第一反相器、第一三极管、第二三极管、开关电路、误差放大器、第一PMOS管、第一电阻、第二电阻、第三电阻和第四电阻；

所述第一电阻的一端接电源，另一端与所述第二NMOS管的漏极相连；所述第二NMOS管的漏极还与所述第一反相器的输入端相连，所述第二NMOS管的源极与所述第一NMOS管的漏极相连，所述第二NMOS管的栅极与启动电路的输出端相连；

所述第一NMOS管的栅极与带隙基准电路的输出基准电压端相连，栅极还与所述误差放大器的反相输入端相连，所述第一NMOS管的源极接地；

所述开关电路的控制端与所述第一反相器的输入端相连，所述开关电路还分别与所述第二电阻的一端、所述第一三极管的发射极相连，用于控制所述第二电阻与所述第一三极管之间的通断；所述第二电阻的另一端接电源；

所述第一反相器的输出端与所述第二三极管的基极相连，所述第二三极管的发射极与所述第一三极管的基极相连；所述第一三极管的发射极还与启动电路的输出端相连，所述第一三极管的集电极和所述第二三极管的集电极均接地；

所述第一PMOS管的源极接电源，漏极与启动电路的输出端相连，栅极与所述误差放大器的输出端相连，所述第一PMOS管的漏极还依次通过所述第三电阻和所述第四电阻后接地；所述误差放大器的正向输入端与所述第三电阻和所述第四电阻之间的连接节点相连。

2.根据权利要求1所述的LDO启动电路，其特征在于，还包括：整波电路；

所述第二NMOS管的漏极与所述第一反相器的输入端相连，具体包括：

所述第二NMOS管的漏极通过所述整波电路与所述第一反相器的输入端相连。

3.根据权利要求2所述的LDO启动电路，其特征在于，所述整波电路包括偶数组串联相连的反相器；

所述第二NMOS管的漏极通过偶数组串联相连的反相器与所述第一反相器的输入端相连。

4.根据权利要求1-3任一所述的LDO启动电路，其特征在于，所述开关电路包括第二反相器和第二PMOS管，所述第二反相器的输出端与所述第二PMOS管的栅极相连；

所述第二反相器的输入端与所述第一反相器的输入端相连；所述第二PMOS管的源极与所述第二电阻的一端相连，所述第二PMOS管的漏极与所述第一三极管的发射极相连。

5.根据权利要求1-3任一所述的LDO启动电路，其特征在于，所述第一三极管和所述第二三极管均为PNP型三极管。

6.根据权利要求4所述的LDO启动电路，其特征在于，所述第一三极管和所述第二三极管均为PNP型三极管。