JP2018073288A - ボルテージレギュレータ - Google Patents

Abstract

【課題】出力端子に接続される負荷に供給される電圧が寄生抵抗による電圧降下により低下した場合に、該電圧を所望の電圧まで上昇させられるボルテージレギュレータを提供する。【解決手段】誤差増幅器の出力により制御される出力トランジスタと、出力トランジスタのドレインに接続された出力端子と接地端子との間に第１のノードを介して直列接続された第１、第２の抵抗と、負荷電圧モニタ端子と接地端子との間に第２のノードを介して直列接続された第３、第４の抵抗と、第２のノードと接地端子との間に直列接続された第５の抵抗及びスイッチトランジスタとを備え、第２のノードの電圧が第１のノードの電圧より低くなると、スイッチトランジスタをオンさせて、第２の抵抗に第５の抵抗が並列接続された状態にして第１のノードの電圧を低下させ、この電圧を誤差増幅器に帰還させることにより、出力端子の電圧を上昇させる。【選択図】図１

Description

本発明は、ボルテージレギュレータに関する。

従来の一般的なボルテージレギュレータは、ドレインが出力端子に接続された出力トランジスタと、出力端子の電圧を分圧して帰還電圧を生成する抵抗分圧回路と、帰還電圧と基準電圧との差を増幅した信号を出力する誤差増幅器とを備え、誤差増幅器の出力信号を出力トランジスタのゲートに供給するよう構成することにより、出力端子に一定の出力電圧を生成する。

このようなボルテージレギュレータの出力端子には、例えばＣＰＵ等、外部負荷の電源入力端子が接続され、当該外部負荷は、ボルテージレギュレータの出力電圧によって動作する。

しかし、ボルテージレギュレータの出力端子と外部負荷の電源入力端子との接続経路には寄生抵抗が存在しており、ボルテージレギュレータの電源端子から、出力トランジスタ、出力端子、及び寄生抵抗を介して外部負荷へ電流が流れることになるため、寄生抵抗による電圧降下が生じる。したがって、実際に外部負荷へ電源電圧として供給される電圧は、ボルテージレギュレータの出力端子の電圧よりも、寄生抵抗による電圧降下分低い電圧となってしまう。

かかる問題に対し、特許文献１では、同文献の図１に示されるように、出力電圧ＶＯＵＴが出力される端子Ｔ１とは別に、外部負荷１０の電源入力端子に接続され、外部負荷１０の電圧ＶＰをモニタする端子Ｔ２を設け、端子Ｔ２に抵抗分圧回路（Ｒｆ３、Ｒｆ４）を接続する構成とすることにより、出力電圧ＶＯＵＴではなく、実際に外部負荷１０へ供給されている電圧ＶＰが所望の電圧となるように制御することを可能としている。

特開２０１２−１６００４８号公報

しかしながら、特許文献１に示された負荷１０の電圧ＶＰをモニタする端子Ｔ２は、ハイインピーダンスであるため、外部からのノイズの影響によって抵抗分圧回路（Ｒｆ３、Ｒｆ４）の分圧点から誤差増幅器ＯＰ１へフィードバックされる電圧Ｖｆが揺れ易くなり、出力電圧ＶＯＵＴが不安定になってしまうという課題がある。

本発明は、上記課題に鑑みてなされたものであり、出力端子の電圧に対し、該出力端子に接続される外部負荷に供給される電圧が寄生抵抗による電圧降下によって低くなった場合に、外部負荷に供給される電圧を所望の電圧まで上げることができ、且つ、外部からのノイズの影響を防止して安定した出力電圧を生成することが可能なボルテージレギュレータを提供することを目的としている。

本発明のボルテージレギュレータは、第１の電源端子にソースが接続された出力トランジスタと、外部負荷の電源入力端子に接続され、前記出力トランジスタのドレインの電圧が出力される出力端子と、前記出力トランジスタのドレインと第２の電源端子との間に第１のノードを介して直列に接続された第１及び第２の抵抗を有する第１の抵抗分圧回路と、前記外部負荷の電源入力端子の電圧が入力される負荷電圧モニタ端子と、前記負荷電圧モニタ端子と前記第２の電源端子との間に第２のノードを介して直列に接続された第３及び第４の抵抗を有する第２の抵抗分圧回路と、前記第１のノードと前記第２の電源端子との間に直列に接続された第５の抵抗及びスイッチトランジスタと、前記第１の電源端子と前記第２の電源端子との間に接続され、前記第１のノードの電圧と前記第２のノードの電圧とを比較し、前記第２のノードの電圧が前記第１のノードの電圧より所定電圧分以上低くなったとき、前記スイッチトランジスタをオンさせる信号を出力するコンパレータとを備え、前記第１の抵抗と前記第２の抵抗の抵抗値の比が前記第３の抵抗と前記第４の抵抗の抵抗値の比と同一であり、前記第１のノードの電圧が基準電圧より低くなると、前記出力トランジスタのゲートの電圧を低下させて前記出力端子の電圧を上昇させることを特徴とすることを特徴とする。

本発明のボルテージレギュレータによれば、第１の抵抗分圧回路の第１のノードの電圧と第２の抵抗分圧回路の第２のノードの電圧とが比較され、第２のノードの電圧が第１のノードの電圧より所定の電圧分以上低くなったとき、スイッチトランジスタがオンとなる。これにより、第１の抵抗分圧回路の第２の抵抗に第５の抵抗が並列接続された状態となり、第１のノードの電圧が低下して基準電圧よりも低くなると、出力端子の電圧が上昇するため、外部負荷の電源入力端子に供給される電圧を所望の電圧に上昇させることができる。

また、負荷電圧モニタ端子は、ハイインピーダンスであるため、外部からのノイズの影響によって第２の抵抗分圧回路の第２のノードの電圧は揺れ易くなるが、コンパレータが第２のノードの電圧が第１のノードの電圧より所定の電圧分以上低くなったときにスイッチトランジスタをオンさせる信号を出力するよう構成されているため、外部からのノイズによって第２のノードの電圧が変動（低下）しても、上記所定の電圧分未満の低下に対してはスイッチトランジスタをオンさせる信号を出力しない。したがって、ノイズが出力電圧に影響することを防止でき、安定した出力電圧を生成することが可能となる。

本発明の第１の実施形態のボルテージレギュレータを示す回路図である。 本発明の第２の実施形態のボルテージレギュレータを示す回路図である。 本発明の第３の実施形態のボルテージレギュレータを示す回路図である。 本発明の第４の実施形態のボルテージレギュレータを示す回路図である。 本発明の第５の実施形態のボルテージレギュレータを示す回路図である。

以下、本発明の実施形態について、図面を参照して説明する。

［第１の実施形態］
図１は、本発明の第１の実施形態のボルテージレギュレータ１００の回路図である。
ボルテージレギュレータ１００は、誤差増幅器１１と、出力トランジスタ１２と、コンパレータ１３と、出力端子１４と、負荷電圧モニタ端子１５と、スイッチトランジスタ１６と、抵抗分圧回路ＶＤ１及びＶＤ２と、抵抗Ｒ５とを備えている。

出力トランジスタ１２と抵抗分圧回路ＶＤ１は、電源端子ＶＤＤ（「第１の電源端子」ともいう）と接地端子ＶＳＳ（「第２の電源端子」ともいう）との間に直列に接続されている。抵抗分圧回路ＶＤ１は、出力トランジスタ１２のドレインと接地端子ＶＳＳとの間にノードＮ１を介して直列に接続された抵抗Ｒ１及びＲ２を有している。

抵抗分圧回路ＶＤ２は、負荷電圧モニタ端子１５と接地端子ＶＳＳとの間に接続され、ノードＮ２を介して直列に接続された抵抗Ｒ３及びＲ４を有している。
抵抗Ｒ１と抵抗Ｒ２の抵抗値の比と抵抗Ｒ３と抵抗Ｒ４の抵抗値の比は、同一に設定されている。

コンパレータ１３は、非反転入力端子がノードＮ１に接続され、反転入力端子がノードＮ２に接続されており、ノードＮ２の電圧がノードＮ１の電圧より所定電圧分以上低くなったときにハイレベルの信号を出力するよう構成されている。すなわち、コンパレータ１３の反転入力端子には、所定電圧分のオフセットが付加されている。

抵抗Ｒ５とスイッチトランジスタ１６は、ノードＮ１と接地端子ＶＳＳとの間に直列に接続されている。スイッチトランジスタ１６のゲートは、コンパレータ１３の出力に接続されている。

誤差増幅器１１は、反転入力端子が基準電圧ＶＲＥＦを生成する基準電圧回路１に接続され、非反転入力端子がノードＮ１に接続されている。誤差増幅器１１の出力は、出力トランジスタ１２のゲートに接続されている。出力トランジスタのドレインは、出力端子１４に接続されている。

出力端子１４には、ボルテージレギュレータ１００の出力電圧ＶＯＵＴが出力され、出力端子１４は、外部負荷２の電源入力端子２ｉｎに接続されている。出力端子１４−電源入力端子２ｉｎ間の経路には、寄生抵抗Ｒｐが存在している。

外部負荷２の電源入力端子２ｉｎは、負荷電圧モニタ端子１５に接続され、これにより、電源入力端子２ｉｎの電圧が電圧ＶＬＯＡＤとして負荷電圧モニタ端子１５に入力される。

このように構成されたボルテージレギュレータ１００において、外部負荷２に電流が流れると、寄生抵抗Ｒｐに電流が流れることとなるため、寄生抵抗Ｒｐ×電流分の電圧降下が生じる。したがって、外部負荷２の電源入力端子２ｉｎの電圧は、出力電圧ＶＯＵＴよりも電圧降下分低い電圧となる。

このとき、外部負荷２に流れる電流が小さい場合には、寄生抵抗Ｒｐによる電圧降下も小さいことから、外部負荷２の電源入力端子２ｉｎには、出力電圧ＶＯＵＴとほぼ同レベルの電圧が入力されるため、外部負荷２は、その電圧で動作可能である。

一方、外部負荷２に大電流が流れる場合、寄生抵抗Ｒｐによる電圧降下が非常に大きくなる。したがって、出力電圧ＶＯＵＴの電圧を外部負荷２の動作に必要な所望の電圧となるようにすると、実際に電源入力端子２ｉｎに入力される電圧は所望の電圧よりも大幅に低くなってしまい、外部負荷２が誤動作する等、その動作に影響が生じてしまうこととなる。

したがって、外部負荷２に大電流が流れた場合に、外部負荷２の電源入力端子２ｉｎの電圧が外部負荷２の動作に必要な所望の電圧となるように制御する必要がある。
そこで、本実施形態のボルテージレギュレータ１００は、以下のように動作する。

外部負荷２に大電流が流れると、電源入力端子２ｉｎの電圧ＶＬＯＡＤは、寄生抵抗Ｒｐによる電圧降下により出力端子１４の電圧ＶＯＵＴよりも大幅に低くなる。これにより、抵抗分圧回路ＶＤ２によって電圧ＶＬＯＡＤが分圧されたノードＮ２の電圧が、抵抗分圧回路ＶＤ１によってＶＯＵＴが分圧されたノードＮ１の電圧よりも所定電圧分以上低くなると、コンパレータ１３はハイレベルの信号を出力する。よって、ＮＭＯＳトランジスタで構成されるスイッチトランジスタ１６がオンする。

スイッチトランジスタ１６がオンすると、抵抗分圧回路ＶＤ１の抵抗Ｒ２に抵抗Ｒ５が並列接続された状態となる。これにより、ノードＮ１の電圧が低下する。したがって、誤差増幅器１１の出力電圧が低下し、出力トランジスタ１２に流れる電流が多くなるため、出力端子１４の電圧ＶＯＵＴが上昇する。
このようにして、外部負荷２の電源入力端子２ｉｎに供給される電圧を所望の電圧に上昇させることができる。

これに対し、外部負荷２に流れる電流が小さく、寄生抵抗Ｒｐによる電圧降下が無視してよい程度に小さい場合、その電圧降下が所定電圧を超えなければ、上述のとおり、コンパレータ１３の反転入力端子に当該所定電圧分のオフセットが付加されていることにより、コンパレータ１３の出力はロウレベルを維持する。このため、コンパレータ１３の出力によって制御されるスイッチトランジスタ１６は、オフのままとなる。したがって、ノードＮ１の電圧は下がらず、出力端子１４の電圧ＶＯＵＴは変化しない。

また、負荷電圧モニタ端子１５は、ハイインピーダンスであるため、外部からのノイズの影響によって抵抗分圧回路ＶＤ２のノードＮ２の電圧は揺れ易くなる。しかし、本実施形態によれば、ノイズの影響によりノードＮ２の電圧が揺れて多少低下した場合でも、その低下が上記所定電圧を超えなければ、上述の寄生抵抗Ｒｐによる電圧降下が所定電圧よりも小さい場合と同様に、コンパレータ１３の出力はロウレベルを維持する。このため、スイッチトランジスタ１６は、オフのままとなり、ノードＮ１の電圧は下がらない。したがって、外部からのノイズが出力端子１４の電圧ＶＯＵＴに影響することを抑制することができ、安定した出力電圧を生成することが可能となる。

ここで、負荷電圧モニタ端子１５−電源入力端子２ｉｎ間の経路にも、寄生抵抗（図示せず）が存在するが、電源入力端子２ｉｎから、負荷電圧モニタ端子１５及び抵抗Ｒ３、Ｒ４を通って接地端子ＶＳＳへ流れる電流は極僅かであるため、電源入力端子２ｉｎの電圧は、常に負荷電圧モニタ端子１５の電圧ＶＬＯＡＤと実質的に同レベルとなる。このため、上記説明では、「電源入力端子２ｉｎの電圧ＶＬＯＡＤ」等と、両者が等しいものとして記載している。

なお、上述のとおり、抵抗Ｒ１と抵抗Ｒ２の抵抗値の比と抵抗Ｒ３と抵抗Ｒ４の抵抗値の比が同一に設定されおり、これにより所期の効果が得られるが、さらに、抵抗分圧回路ＶＤ１と抵抗分圧回路ＶＤ２とを同一の構造とすることがより好ましい。このようにすることにより、外部負荷２に大電流が流れたときに電源入力端子２ｉｎに供給される電圧をより精度良く所望の電圧にすることができる。

次に、その他の実施形態につき、図２〜６を用いて説明する。なお、図２〜６に示すボルテージレギュレータにおいて、図１に示すボルテージレギュレータ１００と同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。

［第２の実施形態］
図２は、本発明の第２の実施形態のボルテージレギュレータ２００の回路図である。
ボルテージレギュレータ２００は、ボルテージレギュレータ１００に対し、スイッチトランジスタ１６のゲートと接地端子ＶＳＳとの間に接続されたスイッチ２１をさらに備えている。

スイッチ２１は、信号ＳＰＲＴによってオン・オフ制御される。この信号ＳＰＲＴは、ボルテージレギュレータ２００内に別途設けられている過電流保護回路等の保護回路（図示せず）が動作（機能）したときに当該保護回路から出力される信号である。

かかる構成のボルテージレギュレータ２００では、保護回路が機能しているときには、保護回路から出力される信号ＳＰＲＴによってスイッチ２１がオンとなる。これにより、ノードＮ２の電圧がノードＮ１の電圧よりも所定電圧分以上低くなって、コンパレータ１３がハイレベルの信号を出力した場合でも、スイッチトランジスタ１６のゲートの電圧は、スイッチ２１によって接地端子ＶＳＳの電圧となる。

保護回路は、動作しているとき、出力端子１４の電圧ＶＯＵＴを低下させるように働くことから、出力端子１４の電圧ＶＯＵＴが上昇してしまうと保護回路の誤動作につながってしまう。しかし、本実施形態によれば、スイッチ２１をオンさせて、強制的にスイッチトランジスタ１６のゲートをロウレベルに下げることにより、出力端子１４の電圧ＶＯＵＴが上昇することを抑制し、これにより、保護回路が誤動作することを防止することができる。

［第３の実施形態］
図３は、本発明の第３の実施形態のボルテージレギュレータ３００の回路図である。
ボルテージレギュレータ３００は、ボルテージレギュレータ１００に対し、負荷電圧モニタ端子１５と抵抗Ｒ３との間に接続されたフィルタ回路３１をさらに備えている。

かかる構成のボルテージレギュレータ３００によれば、フィルタ回路３１によって外部ノイズを確実に除去することができる。したがって、より安定した動作が可能となる。

［第４の実施形態］
図４は、本発明の第４の実施形態のボルテージレギュレータ４００の回路図である。
ボルテージレギュレータ４００は、ボルテージレギュレータ１００に対し、電源端子ＶＤＤと接地端子ＶＳＳとの間に接続されたコンパレータ４１と、ノードＮ１と接地端子ＶＳＳとの間に直列に接続された抵抗Ｒ６及びスイッチトランジスタ４２とをさらに備えている。

また、ボルテージレギュレータ１００における抵抗Ｒ４が抵抗Ｒ４ａとＲ４ｂに分割されている。すなわち、抵抗Ｒ４ａとＲ４ｂは、ノードＮ２と接地端子ＶＳＳとの間にノードＮ３を介して直列に接続され、その合成抵抗の抵抗値が抵抗Ｒ４の抵抗値となっている。

コンパレータ４１は、ノードＮ１の電圧とノードＮ３の電圧とを比較し、ノードＮ３の電圧がノードＮ１の電圧より所定電圧分以上低くなったとき、スイッチトランジスタ４２をオンさせる信号を出力する。すなわち、コンパレータ４１の反転入力端子にも、コンパレータ１３と同様に、所定電圧分のオフセットが付加されている。

かかる構成のボルテージレギュレータ４００では、外部負荷２に大電流が流れ、負荷電圧モニタ端子１５の電圧が低下してくると、まず、ノードＮ１の電圧とノードＮ３の電圧を比較するコンパレータ４１の出力がハイレベルとなり、スイッチトランジスタ４２がオンする。

スイッチトランジスタ４２がオンすると、抵抗分圧回路ＶＤ１の抵抗Ｒ２に抵抗Ｒ６が並列接続された状態となり、ノードＮ１の電圧が低下する。したがって、誤差増幅器１１の出力電圧が低下し、出力トランジスタ１２に流れる電流が多くなって、出力端子１４の電圧ＶＯＵＴが上昇しようとする。

しかしながら、このとき、外部負荷２にさらに大きな電流が流れていると、負荷電圧モニタ端子１５の電圧はさらに低下していく。すると今度は、ノードＮ１の電圧とノードＮ２の電圧を比較するコンパレータ１３の出力がハイレベルとなり、スイッチトランジスタ１６がオンする。

これにより、抵抗分圧回路ＶＤ１の抵抗Ｒ２に、抵抗Ｒ６に加えて抵抗Ｒ５が並列接続された状態となり、ノードＮ１の電圧がさらに低下する。したがって、誤差増幅器１１の出力電圧がより低下し、出力トランジスタ１２に流れる電流がさらに多くなる。こうして、出力端子１４の電圧ＶＯＵＴを上昇させることができる。

したがって、本実施形態によれば、外部負荷２に流れる電流が特に大きくなった場合でも、外部負荷２の電源入力端子２ｉｎに供給される電圧を所望の電圧に上昇させることができる。

［第５の実施形態］
図５は、本発明の第５の実施形態のボルテージレギュレータ５００の回路図である。
ボルテージレギュレータ５００は、ボルテージレギュレータ１００に対し、電源端子ＶＤＤとコンパレータ１３の動作電流入力端子１３ｉｎとの間に接続され、ゲートが出力トランジスタ１２のゲートに接続され、電流源として機能するＰＭＯＳトランジスタ５１をさらに備えている。

かかる構成のボルテージレギュレータ５００では、外部負荷２に流れる電流が小さく、寄生抵抗Ｒｐによる電圧降下がコンパレータ１３のオフセット電圧を超えない範囲のとき、すなわちコンパレータ１３がハイレベルを出力していないときには、ＰＭＯＳトランジスタ５１の電流が絞られる。一方、外部負荷２に大電流が流れて、寄生抵抗Ｒｐによる電圧降下がコンパレータ１３のオフセット電圧を超えているとき、すなわちコンパレータ１３がハイレベルを出力しているときには、ＰＭＯＳトランジスタ５１に流れる電流が多くなる。
したがって、本実施形態によれば、コンパレータ１３に常に一定の動作電流が流れることを防止し、消費電流を低減することが可能となる。

なお、図４に示す第４の実施形態のボルテージレギュレータ４００に、本実施形態の構成を適用する場合には、電源端子ＶＤＤとコンパレータ１３の動作電流入力端子との間だけでなく、電源端子ＶＤＤとコンパレータ４１の動作電流入力端子の間にも、ゲートが出力トランジスタ１２のゲートに接続され、電流源として機能するＰＭＯＳトランジスタを設けるのが好ましい。

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、上記各実施形態のボルテージレギュレータにおいて、必要に応じて、コンパレータの反転入力端子にヒステリシスを持たせるよう構成してもよい。

１００、２００、３００、４００、５００ ボルテージレギュレータ
１ 基準電圧源
２ 負荷回路
１１ 誤差増幅器
１２ 出力トランジスタ
１３、４１ コンパレータ
１４ 出力端子
１５ 負荷電圧モニタ端子
１６、４２ スイッチトランジスタ
２１ スイッチ回路
３１ フィルター
５１ ＰＭＯＳトランジスタ
ＶＤ１、ＶＤ２ 抵抗分圧回路
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６ 抵抗
Ｒｐ 寄生抵抗

Claims (6)

1. 第１の電源端子にソースが接続された出力トランジスタと、
   外部負荷の電源入力端子に接続され、前記出力トランジスタのドレインの電圧が出力される出力端子と、
   前記出力トランジスタのドレインと第２の電源端子との間に第１のノードを介して直列に接続された第１及び第２の抵抗を有する第１の抵抗分圧回路と、
   前記外部負荷の電源入力端子の電圧が入力される負荷電圧モニタ端子と、
   前記負荷電圧モニタ端子と前記第２の電源端子との間に第２のノードを介して直列に接続された第３及び第４の抵抗を有する第２の抵抗分圧回路と、
   前記第１のノードと前記第２の電源端子との間に直列に接続された第５の抵抗及び第１のスイッチトランジスタと、
   前記第１の電源端子と前記第２の電源端子との間に接続され、前記第１のノードの電圧と前記第２のノードの電圧とを比較し、前記第２のノードの電圧が前記第１のノードの電圧より第１の所定電圧分以上低くなったとき、前記第１のスイッチトランジスタをオンさせる信号を出力する第１のコンパレータとを備え、
   前記第１の抵抗と前記第２の抵抗の抵抗値の比が前記第３の抵抗と前記第４の抵抗の抵抗値の比と同一であり、
   前記第１のノードの電圧が基準電圧より低くなると、前記出力トランジスタのゲートの電圧を低下させて前記出力端子の電圧を上昇させることを特徴とするボルテージレギュレータ。
2. 前記第１のスイッチトランジスタのゲートと前記第２の電源端子との間に接続されたスイッチ回路をさらに備え、
   前記スイッチ回路は、過熱保護機能及び過電流保護機能の少なくとも一方が働いているとき、オンすることを特徴とする請求項１に記載のボルテージレギュレータ。
3. 前記負荷電圧モニタ端子と前記第３の抵抗との間に接続されたフィルタ回路をさらに備えることを特徴とする請求項１又は２に記載のボルテージレギュレータ。
4. 前記第１の電源端子と前記第２の電源端子との間に接続された第２のコンパレータと、
   前記第１のノードと前記第２の電源端子との間に直列に接続された第６の抵抗及び第２のスイッチトランジスタとをさらに備え、
   前記第４の抵抗は、前記第２のノードと前記第２の電源端子との間に第３のノードを介して直列に接続され、その合成抵抗の抵抗値が前記第４の抵抗の抵抗値となる第１及び第２の分割抵抗からなり、
   前記第２のコンパレータは、前記第１のノードの電圧と前記第３のノードの電圧とを比較し、前記第３のノードの電圧が前記第１のノードの電圧より第２の所定電圧分以上低くなったとき、前記第２のスイッチトランジスタをオンさせる信号を出力することを特徴とする請求項１乃至３のいずれか一項に記載のボルテージレギュレータ。
5. 前記第１の電源端子と前記第１のコンパレータの動作電流入力端子との間に接続され、
   ゲートが前記出力トランジスタのゲートに接続されたＰＭＯＳトランジスタをさらに備えることを特徴とする請求項１乃至４のいずれか一項に記載のボルテージレギュレータ。
6. 前記第１の抵抗分圧回路と前記第２の抵抗分圧回路とは同一の構造を有していることを特徴とする請求項１乃至３のいずれか一項に記載のボルテージレギュレータ。

Images