JP6445878B2 - 定電流駆動回路 - Google Patents

Description

本発明は半導体集積回路で構成される定電流駆動回路に関し、特に外部電源端子に接続される半導体集積回路の内部電源端子がオープン状態になっている時に出力トランジスタに過電流が流れることを防止する過電流保護回路を備えた定電流駆動回路に関するものである。

図８に従来の定電流駆動回路を示す。この回路は、ＬＥＤ等の負荷に定電流を供給する駆動回路である。基準電圧源Ｖ１、オペアンプからなる電圧出力型のエラーアンプＡ１、ＮＭＯＳの出力トランジスタＭＮ０１、出力電流設定用の抵抗Ｒ１、およびＥＳＤ保護用のダイオードＤ１，Ｄ２により定電流駆動本体回路１０が構成される。Ｐ１は回路ＧＮＤ端子、Ｐ２はパワーＧＮＤ端子であり、外部の低電圧電源端子ＧＮＤに接続される。Ｐ３は出力端子であり、この出力端子Ｐ３と外部の高電圧電源端子（ＶＤＤ）との間に、定電流駆動されるＬＥＤ等の負荷が接続される。端子Ｐ１〜Ｐ３は半導体集積回路に設けられる。Ｎ１は電流設定用のノードである。

ダイオードＤ２は回路ＧＮＤ端子Ｐ１が正極となり電流設定用のノードＮ１が負極となるようなＥＳＤ（静電気放電：Electro-Static Discharge）が印加されたときオンし、ダイオードＤ１はオープンした回路ＧＮＤ端子Ｐ１が正極となりパワーＧＮＤ端子Ｐ２が負極となるようなＥＳＤが印加されたときオンし、いずれもＥＳＤから回路や素子を保護する。

また、基準電圧源Ｖ２、オペアンプからなる電圧出力型のエラーアンプＡ２、過電流検出用のＮＭＯＳトランジスタＭＮ０２、および過電流検出用の抵抗Ｒ３は、過電流保護用の保護回路４０Ｂを構成する。

エラーアンプＡ１，Ａ２の出力は乗算部４１に入力している。この乗算部４１は２個の入力電圧のうち、低い方の電圧を優先して取り出し、トランジスタＭＮ０１，ＭＮ０２のゲートに入力する。

定電流駆動本体回路１０では、エラーアンプＡ１の非反転入力端子に基準電圧源Ｖ１が接続され、エラーアンプＡ１により出力トランジスタＭＮ０１が駆動される。出力トランジスタＭＮ０１は、そのドレインが出力端子Ｐ３へ、ソースが電流設定用のノードＮ１へ接続され、出力端子Ｐ３から電流設定用のノードＮ１へ流れる電流を制御する。また、エラーアンプＡ１の反転入力端子には、出力トランジスタＭＮ０１のソース電圧、即ち電流設定用のノードＮ１の電圧が入力される。この結果、エラーアンプＡ１は出力トランジスタＭＮ０１を介して負帰還動作し、電流設定用のノードＮ１は基準電圧源Ｖ１と同等の電圧に制御される。

そして、電流設定用のノードＮ１とパワーＧＮＤ端子Ｐ２との間に接続された電流設定用の抵抗Ｒ１により、出力端子Ｐ３からは、一定電流（シンク電流）が出力される。このときの出力電流ＩＯＵＴは、基準電圧源Ｖ１の電圧をＶ１、抵抗Ｒ１の抵抗値をＲ１とすると、
ＩＯＵＴ＝Ｖ１／Ｒ１ （１）
で決まる値に設定される。

保護回路４０Ｂでは、トランジスタＭＮ０２がトランジスタＭＮ０１と同様にエラーアンプＡ１によって駆動される。トランジスタＭＮ０２には抵抗Ｒ３が接続され、そのトランジスタＭＮ０２と抵抗Ｒ３の直列回路は、出力トランジスタＭＮ０１と同様に、出力端子Ｐ３と電流設定用のノードＮ１との間に挿入されている。ここで、トランジスタＭＮ０２の素子サイズは、トランジスタＭＮ０１に対して極めて小さく設定される。このため、出力端子Ｐ３を流れる出力電流ＩＯＵＴは、その大部分がトランジスタＭＮ０１へ流れる。

しかし、トランジスタＭＮ０２はそのゲートが出力トランジスタＭＮ０１と共通に接続され、エラーアンプＡ１により駆動されているため、トランジスタＭＮ０２にはトランジスタＭＮ０１のドレイン電流、即ち出力電流ＩＯＵＴに応じた電流が流れ、その抵抗Ｒ３の両端には出力電流ＩＯＵＴに応じた電圧が発生する。

そして、エラーアンプＡ２には、電流設定用のノードＮ１を基準にして、基準電圧Ｖ２と抵抗Ｒ３の両端に発生した電圧の差電圧が入力され、その出力はエラーアンプＡ１と同様、トランジスタＭＮ０１とトランジスタＭＮ０２のゲートへ接続される。

これにより、トランジスタＭＮ０２の電流が増加し、抵抗Ｒ３の両端電圧が基準電圧源Ｖ２の電圧を超えると、エラーアンプＡ２の出力電圧が低下するので、乗算部４１によってそのエラーアンプＡ２の出力電圧が優先されて、トランジスタＭＮ０１，ＭＮ０２のゲート電圧が引き下げられ、トランジスタＭＮ０１，ＭＮ０２のドレイン電流、即ち出力電流ＩＯＵＴが減少する。以上のような動作により、出力端子Ｐ３からの出力電流ＩＯＵＴが一定値を超えないように制御される。

このように、出力電流ＩＯＵＴが一定値まで増加した場合に保護回路４０Ｂが働き、過電流による出力トランジスタＭＮ０１の破壊が防止される。出力電流ＩＯＵＴの増加は、電流設定用の抵抗Ｒ１を推奨値外の低抵抗値に設定した場合や、電流設定用のノードＮ１がＧＮＤと短絡した場合等に発生する。

ところで、上記した正常動作時、エラーアンプＡ１等の各回路の電流は、回路ＧＮＤ端子Ｐ１とパワーＧＮＤ端子Ｐ２を介して外部のＧＮＤへ流れる。ここで異常状態として、回路ＧＮＤ端子Ｐ１がＧＮＤへ接続されずオープンとなった場合、エラーアンプＡ１の動作電流等の回路電流により、回路ＧＮＤ端子Ｐ１の電圧は上昇する。

通常、半導体集積回路内で上記した定電流駆動本体回路１０を構成した場合には、回路ＧＮＤ端子Ｐ１に対し、電流設定用のノードＮ１やパワーＧＮＤ端子Ｐ２との間にＥＳＤ保護ダイオードＤ１，Ｄ２が接続される。このため、回路ＧＮＤ端子Ｐ１がオープンになると、これらのダイオードＤ１，Ｄ２が順方向へオンした時点で、回路ＧＮＤ端子Ｐ１の電圧上昇は停止する。このとき、回路ＧＮＤ端子Ｐ１の電圧は、正常動作時に比べてダイオードＤ１，Ｄ２の順方向電圧分だけ高い電圧に保持される。なお、ＥＳＤ保護ダイオードＤ１，Ｄ２が無い場合は更に回路ＧＮＤ端子Ｐ１の電圧が上昇する。

以上のような異常状態は、回路ＧＮＤ端子Ｐ１とパワーＧＮＤ端子Ｐ２が別々に設けられた場合において、回路ＧＮＤ端子Ｐ１の半田不良や基板パターン欠陥等によって起こり得る。なお、特許文献１には、半導体集積回路のＧＮＤ端子や電源端子がオープン状態であることを検出する検出回路について明示されている。

特開２０１０−２５６０６４号公報

ここで、回路ＧＮＤ端子Ｐ１がオープンとなった状態での定電流駆動本体回路１０の動作を考えると、エラーアンプＡ１の非反転入力端子へ入力される電圧は、基準電圧源Ｖ１の電圧Ｖ１に回路ＧＮＤ端子Ｐ１の電圧上昇分が加算された電圧となる。この結果、電流設定用のノードＮ１も正常動作時に比べて回路ＧＮＤ端子Ｐ１の電圧上昇分だけ増加した電圧となる。このため、出力電流ＩＯＵＴは基準電圧Ｖ１と電流設定用の抵抗Ｒ１によって設定した値（＝Ｖ１／Ｒ１）より増大する問題が生じる。

出力電流ＩＯＵＴの増加量は回路ＧＮＤ端子Ｐ１の電圧上昇量に比例するが、前述の保護回路４０Ｂが動作するまでの期間では出力電流ＩＯＵＴが増加する恐れがある。即ち電流設定用の抵抗Ｒ１が正常動作可能な範囲の値に設定されている状態であっても、出力電流ＩＯＵＴが予め設定した電流に比べ大きくなる状態となる。

本発明の目的は、回路ＧＮＤ端子等の端子がオープンとなる状態において出力トランジスタの過電流を防止する過電流保護回路を最小限の回路追加で構成することである。

上記目的を達成するために、請求項１にかかる発明は、第１の電源端子に接続される第１の端子と、前記第１の電源端子に接続される第２の端子と、前記第２の端子と第１のノードとの間に接続された電流設定用の第１の抵抗と、第２の電源端子との間に負荷が接続される出力端子と、該出力端子と前記第１のノードとの間に接続された出力トランジスタと、前記第１のノードの電圧が前記第１の端子を基準端子とする電圧源で設定される基準電圧と等しくなるように前記出力トランジスタを制御する第１のエラーアンプと、を備える定電流駆動本体回路を有し、前記第１の端子と前記第２の端子との間に第１のＥＳＤ保護素子が接続されるようにした定電流駆動回路において、前記第１の端子の電圧と前記第２の端子の電圧に所定の差分が生じたとき前記出力トランジスタの出力電流が減少するように前記出力トランジスタを制御する過電流保護回路を設けたことを特徴とする。

請求項２にかかる発明は、第１の電源端子に接続される第１の端子と、前記第１の電源端子と第１のノードとの間に接続された電流設定用の第１の抵抗と、第２の電源端子との間に負荷が接続される出力端子と、該出力端子と前記第１のノードとの間に接続された出力トランジスタと、前記第１のノードの電圧が前記第１の端子を基準端子とする電圧源で設定される基準電圧と等しくなるように前記出力トランジスタを制御する第１のエラーアンプと、を備える定電流駆動本体回路を有し、前記第１の端子と前記第１のノードとの間に第２のＥＳＤ保護素子が接続されるようにした定電流駆動回路において、前記第１の端子の電圧と前記第１のノードの電圧に所定の差分が生じたとき前記出力トランジスタの出力電流が減少するように前記出力トランジスタを制御する過電流保護回路を設けたことを特徴とする。

請求項３にかかる発明は、請求項１又は２に記載の定電流駆動回路において、前記過電流保護回路は、前記第１の端子が前記第１の電源端子からオープン状態になったとき該オープン状態を示す検出信号を出力する端子オープン検出回路と、該端子オープン検出回路が前記検出信号を出力するときに前記出力トランジスタの出力電流を低減する保護回路と、からなることを特徴とする。

請求項４にかかる発明は、請求項１に記載の定電流駆動回路において、前記過電流保護回路は、前記第１の端子が前記第１の電源端子からオープン状態になったとき該オープン状態を示す検出信号を出力する端子オープン検出回路と、該端子オープン検出回路が前記検出信号を出力するときに前記出力トランジスタの出力電流を低減する保護回路とからなり、前記端子オープン検出回路は、前記第１の端子の電圧を検出する第１のトランジスタと、前記第２の端子の電圧を検出する第２のトランジスタとを備え、前記第１の端子の電圧と前記第２の端子の電圧に所定の差分が生じているとき前記検出信号を出力することを特徴とする。

請求項５にかかる発明は、請求項３に記載の定電流駆動回路において、前記端子オープン検出回路は、前記第１の端子の電圧を検出する第１のトランジスタと、前記第１のノードの電圧を検出する第２のトランジスタとを備え、前記第１の端子の電圧と前記第１のノードの電圧に所定の差分が生じているとき前記検出信号を出力することを特徴とする。

請求項６にかかる発明は、請求項３、４又は５に記載の定電流駆動回路において、前記保護回路は、前記第１のノードと前記第１のエラーアンプの一方の入力端子との間に接続され、且つ前記端子オープン検出回路が前記検出信号を出力することにより電圧が発生する第２の抵抗からなり、該第２の抵抗に発生する該電圧により前記第１のエラーアンプが前記出力トランジスタを前記出力電流を低減するよう制御することを特徴とする。

請求項７にかかる発明は、請求項３、４又は５に記載の定電流駆動回路において、前記保護回路は、前記出力トランジスタとゲートおよびドレインが共通接続された保護用トランジスタと、該保護用トランジスタのソースと前記第１のノードとの間に接続された第３の抵抗と、前記第３の抵抗に生ずる電圧が所定の電圧となるように前記出力トランジスタおよび前記保護用トランジスタのゲートを制御する第２のエラーアンプとを備え、前記端子オープン検出回路が前記検出信号を出力することにより、前記第２のエラーアンプが前記出力トランジスタの前記出力電流および前記保護用トランジスタに流れる電流を減少させることを特徴とする。

請求項８にかかる発明は、請求項３、４又は５に記載の定電流駆動回路において、前記保護回路は、前記出力トランジスタのゲート・ソース間に接続され、且つ前記端子オープン検出回路が前記検出信号を出力することにより導通する第３のトランジスタからなることを特徴とする。

請求項９にかかる発明は、請求項３乃至８のいずれか１つに記載の定電流駆動回路において、前記出力端子の電圧が所定値を超えたとき検出信号を出力する電圧監視回路を備え、該電圧監視回路が前記検出信号を出力すると、前記端子オープン検出回路が前記出力信号を出すことを特徴とする。

本発明によれば、第１の端子が第１の電源端子に接続されないオープン状態になったとき、出力トランジスタへ過電流が流れることを防止することを、最小限の回路追加で実現することができる。

本発明の第１の実施例の定電流駆動回路の回路図である。 本発明の第２の実施例の定電流駆動回路の回路図である。 本発明の第３の実施例の定電流駆動回路の回路図である。 本発明の第４の実施例の定電流駆動回路の回路図である。 本発明の第５の実施例の定電流駆動回路の回路図である。 本発明の第６の実施例の定電流駆動回路の回路図である。 本発明の第７の実施例の定電流駆動回路の回路図である。 従来の定電流駆動回路の回路図である。

＜第１の実施例＞
図１に本発明の第１の実施例の定電流駆動回路を示す。本実施の定電流駆動回路は、定電流駆動本体回路１０と端子オープン検出回路２０と保護回路３０とで構成される。定電流駆動本体回路１０は、エラーアンプＡ１、出力トランジスタＭＮ０１、基準電圧源Ｖ１、電流設定用の抵抗Ｒ１、ＥＳＤ保護ダイオードＤ１，Ｄ２、回路ＧＮＤ端子Ｐ１、パワーＧＮＤ端子Ｐ２、出力端子Ｐ３を備える。端子オープン検出回路２０は、基準電流源Ｉ１、ＮＭＯＳトランジスタＭＮ１〜ＭＮ３、ＰＭＯＳトランジスタＭＰ１〜ＭＰ３を備える。保護回路３０は抵抗Ｒ２で構成される。

端子オープン検出回路２０において、トランジスタＭＮ１〜ＭＮ３は電流源Ｉ１の電流を折り返すカレントミラーを構成し、トランジスタＭＰ１，ＭＰ２はトランジスタＭＮ１のドレイン電流を折り返すカレントミラーを構成する。

トランジスタＭＮ１，ＭＮ２，ＭＮ３の素子サイズは同じに設定されている。トランジスタＭＰ１，ＭＰ２の素子サイズは、トランジスタＭＰ２がトランジスタＭＰ１に対して大きくなるように、例えば１：２に設定されている。トランジスタＭＰ３は、トランジスタＭＰ２とＭＮ２のドレイン電流の差分が所定値になることによりゲート電圧が低下して、ドレイン電流を検出信号として出力する。

ここでは、請求項に記載の「第１のトランジスタ」はトランジスタＭＮ１、ＭＮ３，ＭＰ１，ＭＰ２で構成され、「第２のトランジスタ」はトランジスタＭＮ２で構成されている。

保護回路３０としての抵抗Ｒ２は、電流設定用のノードＮ１とエラーアンプＡ１の反転入力端子との間に接続され、端子オープン検出回路２０からの検出信号がそこに流れると電圧が発生し、エラーアンプＡ１の反転入力端子の電圧を上昇させる。

さて、回路ＧＮＤ端子Ｐ１がＧＮＤに正常に接続されている状態では、トランジスタＭＮ１，ＭＮ２，ＭＮ３のドレイン電流は電流源Ｉ１の電流Ｉ１となる。トランジスタＭＰ１のドレイン電流はＩ１であるがトランジスタＭＰ２のドレイン電流は２Ｉ１となる。よって、トランジスタＭＰ２とＭＮ２の共通ドレイン電圧は、中点電圧であるＶＤＤ／２よりも大幅に高くなり、トランジスタＭＰ３はそのゲート電圧が高くなってオフしている。

このため、トランジスタＭＰ３にドレイン電流は流れず、即ち検出電流は発生せず、電流設定用のノードＮ１の電圧がそのままエラーアンプＡ１の反転入力端子に入力し、出力トランジスタＭＮ０１は出力電流ＩＯＵＴが前記した式（１）で示される定電流となるように、制御される。

一方、回路ＧＮＤ端子Ｐ１がオープンとなりその端子Ｐ１の電圧が上昇した場合、図８の従来回路で説明したのと同様に、エラーアンプＡ１の非反転入力端子の電圧が基準電圧源Ｖ１の電圧Ｖ１よりもＥＳＤ保護ダイオードＤ１，Ｄ２の順方向電圧分だけ上昇し、これによって出力トランジスタＭＮ０１の出力電流ＩＯＵＴが増大する。

しかし、この回路ＧＮＤ端子Ｐ１のオープン状態は、以下に述べるように、端子オープン検出回路２０によって検出され、出力トランジスタＭＮ０１の電流ＩＯＵＴの増大が抑制される。

端子オープン検出回路２０において、トランジスタＭＮ１，ＭＮ３のゲートおよびソースの電圧は、回路ＧＮＤ端子Ｐ１の電圧上昇と共に上昇するが、トランジスタＭＮ１，ＭＮ３へ流れる電流は基準電流源Ｉ１により制限されているため電流Ｉ１からの変化は無い。また、トランジスタＭＮ１のドレイン電流により駆動されているトランジスタＭＰ１，ＭＰ２の電流にも、変化は無い。

ところが、トランジスタＭＮ２は、そのソース電圧がパワーＧＮＤ端子Ｐ２を通じてＧＮＤ電位を保持しているのに対し、ゲート電圧が回路ＧＮＤ端子Ｐ１の電位上昇と共に上昇するので、ゲート・ソース間電圧が大きくなってドレイン電流が増加する。このため、トランジスタＭＰ２，ＭＮ２の共通ドレイン電圧、即ちトランジスタＭＰ３のゲート電圧が引き下げられ、そのトランジスタＭＰ３にドレイン電流が流れる。このようにして、回路ＧＮＤ端子Ｐ１がオープンしていることを示す検出信号（ドレイン電流）が出力する。

そして、トランジスタＭＰ３のドレイン電流は、抵抗Ｒ２および電流設定用の抵抗Ｒ１を流れ、さらにパワーＧＮＤ端子Ｐ２を通じてＧＮＤへ流れる。このため、エラーアンプＡ１の反転入力端子電圧が上昇する。

この結果、エラーアンプＡ１の出力電圧、即ち出力トランジスタＭＮ０１のゲート電圧が引き下げられ、ＭＯＳトランジスタＭＮ０１は、そのドレイン電流である出力電流ＩＯＵＴの増加を抑制する。

なお、上記実施例では、トランジスタＭＰ１，ＭＰ２の素子サイズを１：２に設定することで正常動作時にトランジスタＭＰ３がオフになるようにしたが、これに限られるものではない。例えば、トランジスタＭＰ１，ＭＰ２の素子サイズは１：１に設定し、トランジスタＭＮ１，ＭＮ３の素子サイズも１：１に設定する。そして、トランジスタＭＮ３，ＭＮ２の素子サイズを２：１に設定する。これによっても、正常動作時にトランジスタＭＰ２，ＭＮ２の共通ドレイン電圧を高くしてトランジスタＭＰ３をオフに制御し、回路ＧＮＤ端子Ｐ１がオープンになったときにトランジスタＭＰ３を導通させて、トランジスタＭＰ３に検出電流が流れるようにすることができる。

以上から第１の実施例の定電流駆動回路によれば、回路ＧＮＤ端子Ｐ１のオープン時に出力トランジスタＭＮ０１の出力電流ＩＯＵＴが過電流になることを防止することができる。

＜第２の実施例＞
図２に本発明の第２の実施例の定電流駆動回路を示す。定電流駆動本体回路１０と端子オープン検出回路２０は、前述の第１の実施例の定電流駆動回路と同じである。本実施例は、保護回路３０に代えて保護回路４０を新たに構成している。この保護回路４０は、図８の従来回路で説明した保護回路４０Ｂと類似であるが、トランジスタＭＮ０２と抵抗Ｒ３の共通接続点とエラーアンプＡ２の反転入力端子との間に新たに抵抗Ｒ４を接続し、その反転入力端子に端子オープン検出回路２０のトランジスタＭＰ３のドレインを接続して構成している点が異なっている。

さて、回路ＧＮＤ端子Ｐ１がＧＮＤに正常に接続されているときは、端子オープン検出回路２０のトランジスタＭＰ３からドレイン電流は流れず、電流設定用のノードＮ１の電圧がそのままエラーアンプＡ１の反転入力端子に入力する。このため、出力トランジスタＭＮ０１は出力電流ＩＯＵＴが前記した式（１）で示される定電流となるように、制御される。

また、保護回路４０では、図８の従来回路で説明した保護回路４０Ｂと同様に、出力電流ＩＯＵＴが増大したときに、抵抗Ｒ３に流れる電流が増大してトランジスタＭＮ０２のソース電圧が上昇し、その電圧が抵抗Ｒ４を経由してエラーアンプＡ２の反転入力端子に印加するので、その反転入力端子の電圧を上昇させる。これにより、出力トランジスタＭＮ０１のゲート電圧が低下し、その出力電流ＩＯＵＴが減少する。

一方、回路ＧＮＤ端子Ｐ１がオープンとなり端子Ｐ１の電圧が上昇した場合は、第１の実施例で説明したのと同様に、エラーアンプＡ１の非反転入力端子の電圧が電圧源Ｖ１の電圧よりもＥＳＤ保護ダイオードＤ１，Ｄ２の順方向電圧分だけ上昇し、これによって出力トランジスタＭＮ０１の出力電流ＩＯＵＴが増大する。

しかし、この回路ＧＮＤ端子Ｐ１のオープンは、以下に述べるように、端子オープン検出回路２０によって検出され、その検出結果に応じて保護回路４０により、出力トランジスタＭＮ０１の電流ＩＯＵＴの増大が抑制される。

即ち端子オープン検出回路２０によって端子Ｐ１のオープンが検出されると、端子オープン検出回路２０のトランジスタＭＰ３にドレイン電流が流れ、この電流が抵抗Ｒ４，Ｒ３、Ｒ１を経由してパワーＧＮＤ端子Ｐ２からＧＮＤに流れるので、エラーアンプＡ２の反転入力端子の電圧が上昇し、そのエラーアンプＡ２の出力電圧が低下する。これによって、トランジスタＭＮ０１，ＭＮ０２のゲート電圧が低下し、出力電流ＩＯＵＴの増大が抑制される。

本実施例の定電流駆動回路によれば、回路ＧＮＤ端子Ｐ１オープン時の端子Ｐ１の電圧上昇を検出し、出力トランジスタＭＮ０１に過電流が流れることを防止し、損失増加による破壊等を回避することができ、第１の実施例の定電流駆動回路と同様の効果が得られる。

ところで、第１の実施例の定電流駆動回路では、端子オープン検出回路２０の出力をエラーアンプＡ１の反転入力端子へ直接接続していたため、正常動作時の定電流駆動本体回路１０の出力電流設定値へ悪影響を及ぼす恐れがあった。そこで、上述のようにトランジスタＭＰ１，２の素子サイズ比あるいはトランジスタＭＮ２，ＭＮ３の素子サイズ比を適宜設定することで、正常動作時に定電流駆動本体回路１０に与える影響を低減していた。

しかし、端子オープン検出回路２０のトランジスタＭＰ３のオフ時リーク電流が増加した場合には、この問題に対処できない。

そこで第２の実施例の定電流駆動回路では、端子オープン検出回路２０の出力を正常動作に影響を与えないエラーアンプＡ２の反転入力端子へ接続する構成としている。これによれば、トランジスタＭＰ３のオフ時リーク電流が増加した場合、保護回路４０の動作に影響を与える恐れはあるものの、より高精度が求められる正常動作時の定電流駆動本体回路１０の出力電流ＩＯＵＴの設定精度への影響は無くなる。

＜第３の実施例＞
図３に本発明の第３の実施例の定電流駆動回路を示す。１０Ａは定電流駆動本体回路であり、第１および第２の実施例の定電流駆動本体回路１０とは、定電流制御用のエラーアンプとして、電流出力型（Ｇｍアンプ形式）のエラーアンプＡ３を使用している点が異なっている。２０Ａは端子オープン検出回路であり、第１および第２の実施例で説明した端子オープン検出回路２０とは、トランジスタＭＰ２，ＭＮ２の共通ドレインから検出信号を取り出す点と、トランジスタＭＮ１のソースをパワーＧＮＤ端子Ｐ２に接続した点が異なっている。

なお、トランジスタＭＮ１，ＭＮ３は同じ素子サイズ、トランジスタＭＰ１，ＭＰ２も同じ素子サイズであるが、トランジスタＭＮ１，ＭＮ２の素子サイズは、１：２である。ここでは、請求項に記載の「第１のトランジスタ」はトランジスタＭＮ２、ＭＮ３で構成され、「第２のトランジスタ」はトランジスタＭＮ１，ＭＰ１，ＭＰ２で構成されている。

５０は端子オープン検出回路２０の出力で制御されるトランジスタＭＮ４からなる保護回路であり、出力トランジスタＭＮ０１のゲート・ソース間に接続されている。このトランジスタＭＮ４は請求項に記載の「第３のトランジスタ」を構成する。

さて、回路ＧＮＤ端子Ｐ１がＧＮＤに正常に接続されているときは、端子オープン検出回路２０Ａでは、トランジスタＭＰ２に電流Ｉ１が流れ、トランジスタＭＮ２にその２倍の電流２Ｉ１が流れるので、トランジスタＭＰ２，ＭＮ２の共通ドレインの電圧が低下し、保護回路５０のトランジスタＭＮ４はオフしている。このため、出力トランジスタＭＮ０１は出力電流ＩＯＵＴが前記した式（１）で示される定電流となるように、制御される。

一方、回路ＧＮＤ端子Ｐ１がオープンとなり端子Ｐ１の電圧が上昇した場合は、第１の実施例で説明したのと同様に、エラーアンプＡ３の非反転入力端子の電圧が基準電圧源Ｖ１の電圧Ｖ１よりもＥＳＤ保護ダイオードＤ１，Ｄ２の順方向電圧分だけ上昇し、これによって出力トランジスタＭＮ０１の出力電流ＩＯＵＴが増大する。

しかし、この回路ＧＮＤ端子Ｐ１のオープンは、以下に述べるように、端子オープン検出回路２０Ａによって検出され、その検出結果に応じて保護回路５０により、出力トランジスタＭＮ０１のゲート・ソース間が短絡され出力電流ＩＯＵＴが遮断される。

回路ＧＮＤ端子Ｐ１がオープンになると、トランジスタＭＮ１〜ＭＮ３のゲート電位が上昇する。このとき、トランジスタＭＮ２，ＭＮ３の動作は正常動作時から変化しない。一方、トランジスタＭＮ１は、そのソース電位がパワーＧＮＤ端子Ｐ２を介してＧＮＤ電位に固定されているため、ゲート・ソース間電圧が増大し、ドレイン電流が増加する。これにより、トランジスタＭＰ１，ＭＰ２のドレイン電流も増加し、トランジスタＭＰ２のドレイン電流がトランジスタＭＮ２のドレイン電流を上回ると、トランジスタＭＮ４はそのゲート電圧が上昇するためオン状態となる。この結果、出力トランジスタＭＮ０１のゲート・ソース間電圧がほぼ０Ｖとなり、出力トランジスタＭＮ０１はオフする。

このとき、エラーアンプＡ３としてＧｍアンプを使用しているので、トランジスタＭＮ４がオンとなっても、エラーアンプＡ３からそのトランジスタＭＮ４に流れる電流が規制される。このエラーアンプＡ３を使用せず、第１および第２の実施例のような電圧出力型のエラーアンプＡ１を使用する場合は、トランジスタＭＮ４に過大な電流が流れるが、これを防止できる。ただし、電圧出力型のエラーアンプＡ１の出力インピーダンスを大きくした場合には、トランジスタＭＮ４に流れる電流を規制できるので、そのエラーアンプＡ１をそのまま使用することができる。

ここで、第１および第２の実施例の定電流駆動回路では、ＧＮＤ端子Ｐ１オープン時の出力トランジスタＭＮ０１のゲート電圧をエラーアンプＡ１やエラーアンプＡ２が出力しており、回路構成上、各エラーアンプＡ１，Ａ２の出力電圧は電圧上昇した回路ＧＮＤ端子Ｐ１の電位より低い電圧にはならない。よって、第１および第２の実施例では、出力トランジスタＭＮ０１のゲート・ソース間電圧を０Ｖにすることができない動作条件が存在する。例えば、第１および第２の実施例において、回路ＧＮＤ端子Ｐ１の電位上昇の検出条件（オープンの検出条件）を１Ｖ上昇時とした場合、出力トランジスタＭＮ０１のゲート電圧を１Ｖ以下に下げることはできない。

これに対し第３の実施例の定電流駆動回路は、トランジスタＭＮ４によって出力トランジスタＭＮ０１のゲート・ソース間電圧を０Ｖにすることが可能であるので、回路ＧＮＤ端子Ｐ１の電位上昇時に出力トランジスタＭＮ０１を確実にオフ状態とすることができる。

以上のように第３の実施例の定電流駆動回路では、回路ＧＮＤ端子Ｐ１がオープンとなるような異常状態発生時に出力トランジスタＭＮ０１をオフにし、出力電流ＩＯＵＴをゼロにすることができる。また、端子オープン検出回路２０Ａの検出電圧そのものに依らず、出力トランジスタＭＮ０１をオフにすることが可能となるため、出力トランジスタＭＮ０１をより広いＧＮＤ電位検出条件で保護することができる。

なお、回路ＧＮＤ端子Ｐ１のオープン等異常状態発生時においては、出力トランジスタＭＮ０１に過電流が流れることを防止することを目的として、その出力電流ＩＯＵＴをゼロにすることが回路構成上理想であるが、出力電流ＩＯＵＴをゼロにすることが最善ではないアプリケーションも存在する。

例えば、定電流駆動回路の負荷としてＬＥＤを接続し、その光源を車載ヘッドライトや非常時誘導灯として使用した場合、回路上異常状態が発生しても負荷ＬＥＤに電流を流し続け、光源としての役割を維持することが求められる。このような場合、異常状態発生時に出力電流ＩＯＵＴをゼロにするのではなく、第３の実施例と異なって、回路が故障しない範囲で電流を出力し続ける動作の方が好適である。

＜第４の実施例＞
図４に第４の実施例の定電流駆動回路を示す。２０Ｂは端子オープン検出回路であり、トランジスタＭＮ１のソースが電流設定ノードＮ１に接続されている点が、図３の第３の実施例の端子オープン検出回路２０Ａと異なる。ここでは、請求項に記載の「第１のトランジスタ」はトランジスタＭＮ２，ＭＮ３で構成され、「第２のトランジスタ」はトランジスタＭＮ１，ＭＰ１，ＭＰ２で構成されている。

４０Ａは保護回路であり、エラーアンプＡ４として電流出力型（Ｇｍアンプ形式）を使用した点と、そのエラーアンプＡ４の反転入力端子をトランジスタＭＮ０２のソースに直接接続した点が、第２の実施例の過電流保護回路４０と異なる。

また、本実施例では、第３の実施例と同様に、出力トランジスタＭＮ０１のゲート・ソース間にトランジスタＭＮ４からなる保護回路５０を接続しているため、そのトランジスタＭＮ４がオンする時の電流を規制するために、エラーアンプＡ３，Ａ４に電流出力型を使用している。

本実施例では、端子オープン検出回路２０ＢのトランジスタＭＮ１のソースを電流設定ノードＮ１に接続しているので、出力トランジスタＭＮ０１、電流設定用の抵抗Ｒ１、パワーＧＮＤ端子等が半導体集積回路に外付けされる場合にも適用できる。

さて、回路ＧＮＤ端子Ｐ１がＧＮＤに正常に接続されているときは、端子オープン検出回路２０Ｂでは、トランジスタＭＮ２，ＭＮ３のソース電圧はＧＮＤであるので、それらのドレインは電流Ｉ１を引き込むが、トランジスタＭＮ１はソース電圧はＶ１と高くなるのでオフする。このため、トランジスタＭＰ１，ＭＰ２がオフして、トランジスタＭＰ２，ＭＮ２の共通ドレインの電圧は低下している。よって、トランジスタＭＮ４はオフしている。このため、出力トランジスタＭＮ０１は出力電流ＩＯＵＴが前記した式（１）で示される定電流となるように、制御される。また、過電流が発生したときは、それが抵抗Ｒ３により検出されてエラーアンプＡ４の出力電流が低下し、トランジスタＭＮ０１のゲート電圧を低下させて、出力電流ＩＯＵＴの増大を規制する。

一方、回路ＧＮＤ端子Ｐ１がオープンとなり端子Ｐ１の電圧が上昇した場合は、第３の実施例で説明したのと同様に、エラーアンプＡ３の非反転入力端子の電圧が基準電圧源Ｖ１の電圧Ｖ１よりもＥＳＤ保護ダイオードＤ２の順方向電圧分だけ上昇し、これによって出力トランジスタＭＮ０１の出力電流ＩＯＵＴが増大する。

しかし、この回路ＧＮＤ端子Ｐ１のオープンは、以下に述べるように、端子オープン検出回路２０Ｂによって検出され、その検出結果に応じて保護回路５０により、出力トランジスタＭＮ０１のゲート・ソース間が短絡され出力電流ＩＯＵＴが遮断される。また、保護回路４０Ａによっても、出力電流ＩＯＵＴの増大が規制される。

まず、回路ＧＮＤ端子Ｐ１がオープンとなり、エラーアンプＡ３の非反転入力端子の電圧が上昇すると、電流設定ノードＮ１の電圧を引き上げる方向へ負帰還動作が働く。このため、出力トランジスタＭＮ０１のドレイン電流が増加するため、保護回路４０Ａによる過電流保護がかかり、出力トランジスタＭＮ０１のドレイン電流は減少する。すると、電流設定ノードＮ１の電圧も同様に低下するため、端子オープン検出回路２０ＢのトランジスタＭＮ１のソース電位も低下する。

そして、電流設定ノードＮ１の電圧低下によりトランジスタＭＮ１はそのゲート・ソース間電圧が上昇し、ドレイン電流が増加する。同時にカレントミラーを構成しているトランジスタＭＰ１，ＭＰ２のドレイン電流が増加し、トランジスタＭＰ２のドレイン電流がトランジスタＭＮ２のドレイン電流を上回ると、トランジスタＭＮ４はそのゲート電圧が上昇するためオン状態となる。これにより、出力トランジスタＭＮ０１のゲート・ソース間電圧が減少し、出力電流は更に低減又はゼロとなる。

また、回路ＧＮＤ端子Ｐ１の電位が上昇したとき、出力トランジスタＭＮ０１のドレイン電流、即ち出力電流ＩＯＵＴが増加すると、出力端子Ｐ３に接続された負荷（抵抗やＬＥＤ等）の電圧降下により、出力端子Ｐ３の端子電圧が低下する。出力端子Ｐ３の電圧低下は、出力トランジスタＭＮ０１のドレイン・ソース間電圧低下となるため、出力トランジスタＭＮ０１の電流駆動能力が低下し、出力電流ＩＯＵＴの減少と共に電流設定ノードＮ１の電圧が低下する。

このように、保護回路４０Ａが無い場合においても、電流設定ノードＮ１の電圧が相対的に低下し、端子オープン検出回路２０Ｂが回路ＧＮＤ端子Ｐ１のオープンを検出する。

また前述のように、端子オープン検出回路２０Ｂの検出動作により出力電流ＩＯＵＴが低減されると、電流設定ノードＮ１の電位も同様に低下する。このとき、トランジスタＭＮ１は、回路ＧＮＤ端子Ｐ１のオープンによる端子Ｐ１の電位上昇と共にそのゲート電位が上昇し、電流設定ノードＮ１の電位低下によってソース電位が降下する状態となるので、回路ＧＮＤ端子Ｐ１のオープンをより検出しやすい動作状態となる。以上の動作は正帰還動作であるため、一度、端子オープン検出回路２０Ｂがオープンを検出すると、出力トランジスタＭＮ０１のオフ状態を確実に保持することができる。

以上のように、本実施例によれば、回路ＧＮＤ端子Ｐ１がオープンとなるような異常状態発生時に、出力電流ＩＯＵＴをゼロにし且つその状態を確実に保持することができる。また、本実施例においても、第１〜第３の実施例と同様に、トランジスタＭＰ１，ＭＰ２やトランジスタＭＮ１，ＭＮ２の素子サイズ比を変えることで、端子オープン検出回路２０Ｂの検出電圧を任意の値に設定可能である。また、本実施例は電流設定ノードＮ１を回路ＧＮＤ端子Ｐ１のオープンの検出ノードとすることで、出力トランジスタＭＮ０１、電流設定用の抵抗Ｒ１、パワーＧＮＤ端子Ｐ２が半導体集積回路に内蔵されない場合にも適用可能で、上記効果が得られる。

＜第５の実施例＞
図５に第５の実施例の定電流駆動回路を示す。本実施例は、第１の実施例において、ダイオードＤ１を削除し、ダイオードＤ２のカソードを電流設定用のノードＮ１に接続し、電流設定用の抵抗Ｒ１を電流設定用のノードＮ１とＧＮＤとの間に接続したものである。また、端子オープン検出回路２０Ｂは、第４の実施例の端子オープン検出回路２０Ｂを使用している。本実施例でも、端子オープン検出回路２０ＢのトランジスタＭＮ１のソースを電流設定用のノードＮ１に接続しているので、出力トランジスタＭＮ０１、電流設定用の抵抗Ｒ１、パワーＧＮＤ端子等が半導体集積回路に外付けされる場合にも適用できる。

本実施例では、端子オープン検出回路２０Ｂは第４の実施例と同様に動作し、保護回路３０は第１の実施例と同様に動作する。

なお、第２の実施例についても、本実施例と同様に、端子オープン検出回路２０Ｂを使用し、ダイオードＤ１を削除し、ダイオードＤ２のカソードを電流設定用のノードＮ１に接続し、電流設定用の抵抗Ｒ１を電流設定用のノードＮ１とＧＮＤとの間に接続するよう変形することで、同様に動作する。

＜第６の実施例＞
図６に第６の実施例の定電流駆動回路を示す。本実施例の定電流駆動回路は、第１の実施例で説明した定電流駆動本体回路１０と端子オープン検出回路２０を備えるが、さらに、出力端子Ｐ３の電圧を監視するための電圧監視回路６０を備える。

この電圧監視回路６０は、電圧源Ｖ３の電圧Ｖ３がゲートに入力するＰＭＯＳトランジスタＭＰ４とそのトランジスタＭＰ４のソースと出力端子Ｐ３の間に接続した抵抗Ｒ５とからなり、トランジスタＭＰ４のドレインは端子オープン検出回路２０のトランジスタＭＰ１，ＭＰ２のゲートに接続されている。

さて、回路ＧＮＤ端子Ｐ１がＧＮＤに正常に接続されていて、出力端子Ｐ３の電圧が正常電圧であるときは、出力トランジスタＭＮ０１は出力電流ＩＯＵＴが前記した式（１）で示される定電流となるように、制御される。

また、トランジスタＭＰ４は、ゲートへ電圧Ｖ３が印加されるので、そのソース電圧が「Ｖ３＋Ｖｇｓ４」にクランプされる。Ｖｇｓ４はトランジスタＭＰ４のゲート・ソース間電圧である。そして、出力端子Ｐ３とトランジスタＭＰ４のソースクランプ電圧との差電圧に応じて抵抗Ｒ５に流れる電流、即ちトランジスタＭＰ４のドレイン電流が変化し、出力端子Ｐ３の端子電圧が高い時ほどそのドレイン電流が増加する。トランジスタＭＰ４のドレイン電流は、端子オープン検出回路２０のトランジスタＭＰ１，ＭＰ２のゲートに入力する。

このため、出力端子Ｐ３の電圧が正常値より高い時は、トランジスタＭＰ１，ＭＰ２はそのゲート電圧が上昇し、それらのドレイン電流は減少する。そして、トランジスタＭＰ３はトランジスタＭＰ２のドレイン電流減少によってそのゲート電圧が低下するので、そのドレイン電流が増加する。この結果、エラーアンプＡ１の反転入力端子の電圧が上昇し、出力トランジスタＭＮ０１のゲート電圧が引き下げられ、出力電流ＩＯＵＴの増加が抑制される。

これにより、出力端子Ｐ３の電圧が正常値よりも高いときは、出力トランジスタＭＮ０１の損失が小さくなるように、出力電流ＩＯＵＴの増加が抑制される。また、トランジスタＭＰ４のゲート電圧Ｖ３や保護電圧設定用の抵抗Ｒ５の値を変えることで、出力端子Ｐ３の規制すべき電位上昇の検出電圧を任意の値へ設定できる。

一方、回路ＧＮＤ端子Ｐ１がオープンとなり端子Ｐ１の電圧が上昇した場合の動作は、第１の実施例の定電流駆動回路の動作と同じである。ただし、このときは、トランジスタＭＰ４のゲートに加わる電圧が電圧源Ｖ３の電圧Ｖ３にオンしたダイオードＤ１，Ｄ２の順方向電圧が加算された電圧となるので、トランジスタＭＰ４のソースのクランプ電圧がその順方向電圧分だけ大きくなるが、出力端子Ｐ３の電圧監視動作に大きな影響はない。

なお、この第６の実施例の定電流駆動回路は、電圧監視回路６０を第１の実施例の定電流駆動回路に付加したものであるが、第２、第３の実施例の定電流駆動回路にも同様に電圧監視回路６０を付加して第６の実施例の定電流駆動回路と同様な作用効果を得ることができる。

＜第７の実施例＞
図７に第７の実施例の定電流駆動回路を示す。本実施例は、第５の実施例の定電流駆動回路に、第６の定電流駆動回路の電圧監視回路６０を追加したものである。ここでは、電圧監視回路６０のトランジスタＭＰ４のドレインを端子オープン検出回路２０ＢのトランジスタＭＰ２，ＭＮ２の共通接続点に接続している。

本実施例においても、出力端子Ｐ３の電圧が正常値より高い時は、端子オープン検出回路２０Ｂの出力電圧が高くなり、エラーアンプＡ１の反転入力端子の電圧が上昇し、出力トランジスタＭＮ０１のゲート電圧が引き下げられ、出力電流ＩＯＵＴの増加が抑制される。

なお、この第７の実施例の定電流駆動回路は、電圧監視回路６０を第５の実施例の定電流駆動回路に付加したものであるが、第４の実施例の定電流駆動回路にも同様に電圧監視回路６０を付加して第７の実施例の定電流駆動回路と同様な作用効果を得ることができる。

１０，１０Ａ：定電流駆動本体回路
２０，２０Ａ，２０Ｂ：端子オープン検出回路
３０：保護回路
４０，４０Ａ，４０Ｂ：保護回路、４１：乗算部
５０：保護回路
６０：電圧監視回路

Claims (9)

1. 第１の電源端子に接続される第１の端子と、前記第１の電源端子に接続される第２の端子と、前記第２の端子と第１のノードとの間に接続された電流設定用の第１の抵抗と、第２の電源端子との間に負荷が接続される出力端子と、該出力端子と前記第１のノードとの間に接続された出力トランジスタと、前記第１のノードの電圧が前記第１の端子を基準端子とする電圧源で設定される基準電圧と等しくなるように前記出力トランジスタを制御する第１のエラーアンプと、を備える定電流駆動本体回路を有し、前記第１の端子と前記第２の端子との間に第１のＥＳＤ保護素子が接続されるようにした定電流駆動回路において、
   前記第１の端子の電圧と前記第２の端子の電圧に所定の差分が生じたとき前記出力トランジスタの出力電流が減少するように前記出力トランジスタを制御する過電流保護回路を設けたことを特徴とする定電流駆動回路。
2. 第１の電源端子に接続される第１の端子と、前記第１の電源端子と第１のノードとの間に接続された電流設定用の第１の抵抗と、第２の電源端子との間に負荷が接続される出力端子と、該出力端子と前記第１のノードとの間に接続された出力トランジスタと、前記第１のノードの電圧が前記第１の端子を基準端子とする電圧源で設定される基準電圧と等しくなるように前記出力トランジスタを制御する第１のエラーアンプと、を備える定電流駆動本体回路を有し、前記第１の端子と前記第１のノードとの間に第２のＥＳＤ保護素子が接続されるようにした定電流駆動回路において、
   前記第１の端子の電圧と前記第１のノードの電圧に所定の差分が生じたとき前記出力トランジスタの出力電流が減少するように前記出力トランジスタを制御する過電流保護回路を設けたことを特徴とする定電流駆動回路。
3. 請求項１又は２に記載の定電流駆動回路において、
   前記過電流保護回路は、前記第１の端子が前記第１の電源端子からオープン状態になったとき該オープン状態を示す検出信号を出力する端子オープン検出回路と、該端子オープン検出回路が前記検出信号を出力するときに前記出力トランジスタの出力電流を低減する保護回路と、からなることを特徴とする定電流駆動回路。
4. 請求項１に記載の定電流駆動回路において、
   前記過電流保護回路は、前記第１の端子が前記第１の電源端子からオープン状態になったとき該オープン状態を示す検出信号を出力する端子オープン検出回路と、該端子オープン検出回路が前記検出信号を出力するときに前記出力トランジスタの出力電流を低減する保護回路とからなり、
   前記端子オープン検出回路は、前記第１の端子の電圧を検出する第１のトランジスタと、前記第２の端子の電圧を検出する第２のトランジスタとを備え、前記第１の端子の電圧と前記第２の端子の電圧に所定の差分が生じているとき前記検出信号を出力することを特徴とする定電流駆動回路。
   
5. 請求項３に記載の定電流駆動回路において、
   前記端子オープン検出回路は、前記第１の端子の電圧を検出する第１のトランジスタと、前記第１のノードの電圧を検出する第２のトランジスタとを備え、前記第１の端子の電圧と前記第１のノードの電圧に所定の差分が生じているとき前記検出信号を出力することを特徴とする定電流駆動回路。
6. 請求項３、４又は５に記載の定電流駆動回路において、
   前記保護回路は、前記第１のノードと前記第１のエラーアンプの一方の入力端子との間に接続され、且つ前記端子オープン検出回路が前記検出信号を出力することにより電圧が発生する第２の抵抗からなり、該第２の抵抗に発生する該電圧により前記第１のエラーアンプが前記出力トランジスタを前記出力電流を低減するよう制御することを特徴とする定電流駆動回路。
7. 請求項３、４又は５に記載の定電流駆動回路において、
   前記保護回路は、前記出力トランジスタとゲートおよびドレインが共通接続された保護用トランジスタと、該保護用トランジスタのソースと前記第１のノードとの間に接続された第３の抵抗と、前記第３の抵抗に生ずる電圧が所定の電圧となるように前記出力トランジスタおよび前記保護用トランジスタのゲートを制御する第２のエラーアンプとを備え、
   前記端子オープン検出回路が前記検出信号を出力することにより、前記第２のエラーアンプが前記出力トランジスタの前記出力電流および前記保護用トランジスタに流れる電流を減少させることを特徴とする定電流駆動回路。
8. 請求項３、４又は５に記載の定電流駆動回路において、
   前記保護回路は、前記出力トランジスタのゲート・ソース間に接続され、且つ前記端子オープン検出回路が前記検出信号を出力することにより導通する第３のトランジスタからなることを特徴とする定電流駆動回路。
9. 請求項３乃至８のいずれか１つに記載の定電流駆動回路において、
   前記出力端子の電圧が所定値を超えたとき検出信号を出力する電圧監視回路を備え、
   該電圧監視回路が前記検出信号を出力すると、前記端子オープン検出回路が前記出力信号を出すことを特徴とする定電流駆動回路。
   

Images