CN106774584B

CN106774584B - 一种电流模电流最小值电路

Info

Publication number: CN106774584B
Application number: CN201710079376.XA
Authority: CN
Inventors: 秦义寿
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2017-02-14
Filing date: 2017-02-14
Publication date: 2018-07-20
Anticipated expiration: 2037-02-14
Also published as: CN106774584A

Abstract

本发明公开了一种电流模电流最小值电路，包括：第一电流镜，用于将第一输入电流转换为第一电流宿；第二电流镜，用于将第二输入电流转换为第二电流宿；运算单元，用于根据该第一电流宿与该第二电流宿的大小产生一运算结果并以电流宿形式输出；输出单元，用于将该运算单元产生的运算结果以电流源的形式输出，通过本发明，实现了一种结构简单，功耗低且占用较小芯片面积的电流模电流最小值电路。

Description

一种电流模电流最小值电路

技术领域

本发明涉及一种电路，特别是涉及一种电流模电流最小值电路。

背景技术

目前，电流模电流最小值电路在测量和控制领域有广泛应用。图1为传统的电流最小值电路的电路示意图。其中NMOS管MN1和MN2、PMOS管MP1、MP2和MP3分别构成电流宿电流镜和电流源电流镜，NMOS管MN3、PMOS管MP4和MP5均用作开关，电阻R1的功能是将流过其中的电流转换为电压。

NMOS管MN4～MN6、PMOS管MP6～MP10以及电阻R2构成与上述完全相同的电路对输入电流I2进行处理。

NMOS管MN7和MN8构成电流宿电流镜，PMOS管MP11和MP12构成电流源电流镜。

比较器CMP完成对两个输入电压进行比较并输出相应逻辑值的功能。

反相器INV对其输入的逻辑电压进行取反。

该电路的原理如下：

输入电流I1通过两组电流镜MN1和MN2、MP1～MP3镜像之后分别从PMOS管MP2和MP3的漏极输出两路等值电流，其中通过PMOS管MP2漏极输出的一路电流流过电阻R1后在其上产生压降I1*R1，该电压输入比较器CMP的同相输入端与输入电流I2经同样处理后产生的电压进行比较。另一路通过PMOS管MP3漏极输出的电流与输入电流I2经同样处理后产生的镜像电流进行求和。当I1>I2时，比较器CMP的两个输入值I1*R1>I2*R2，比较器CMP输出逻辑1，反相器INV输出逻辑0，因此NMOS开关管MN3和PMOS开关管MP4导通，而PMOS开关管MP5关断，使得NMOS管电流镜MN1、MN2关闭，输入电流I1被阻断，PMOS管电流镜MP1、MP2、MP3也关闭，所以MP3中流过的电流为0。与此同时，NMOS开关管MN6和PMOS开关管MP9关断，而PMOS开关管MP10导通，使得PMOS管电流镜MP6、MP7、MP8打开，输入电流I2正常输入，NMOS管电流镜的MN4、MN5也打开，MP8中流过的电流为I2。MP3和MP8中流过的电流在其漏极公共节点处求和，总电流即为I2。经过两组电流镜MN7、MN8和MP11、MP12后，输出电流Iout的值为I2，即I1和I2中的最小值；当I1<I2时，显而易见，电路的两个对称部分工作状态互易，输出电流Iout的值为I1，也是I1和I2中的最小值。

然而，上述电流模电流最小值电路具有如下缺点：

1.结构复杂。

2.功耗大。

3.占用芯片面积大。

发明内容

为克服上述现有技术存在的不足，本发明之目的在于提供一种电流模电流最小值电路，其结构简单，功耗低且占用较小的芯片面积。

为达上述及其它目的，本发明提出一种电流模电流最小值电路，包括：

第一电流镜，用于将第一输入电流转换为第一电流宿；

第二电流镜，用于将第二输入电流转换为第二电流宿；

运算单元，用于根据该第一电流宿与该第二电流宿的大小产生一运算结果并以电流宿形式输出；

输出单元，用于将该运算单元产生的运算结果以电流源的形式输出。

进一步地，所述输出单元输出的电流大小为所述第一输入电流与第二输入电流中的较小者。

进一步地，该第一电流镜包括第一NMOS管、第三NMOS管，该第一NMOS管、第三NMOS管源极接地，该第一NMOS管的栅漏相连后接该第一输入电流，并连接至该第三NMOS管的栅极，该第三NMOS管漏极接该运算单元。

进一步地，该第二电流镜包括第二NMOS管、第四NMOS管，该第二NMOS管、第四NMOS管源极接地，该第二NMOS管的栅漏相连后接该第二输入电流，并连接至该第四NMOS管的栅极，该第四NMOS管漏极接该运算单元。

进一步地，该运算单元包括第一PMOS管、第二PMOS管、第三PMOS管、第五NMOS管、第六NMOS管，该第一PMOS管的栅漏相连连接至第二PMOS管、第三PMOS管的栅极，该第一PMOS管的漏极接该第二NMOS管的漏极，该第二PMOS管的漏极接该第四NMOS管的漏极，该第五NMOS管栅漏相连后与该第六NMOS管栅极连接，并连接至该第四NMOS管与该第二PMOS管的漏极，该第三PMOS管的漏极与该第六NMOS管漏极相连，并连接至该输出单元。

进一步地，该第一PMOS管、第二PMOS管、第三PMOS管源极接电源，该第五NMOS管、第六NMOS管源极接地。

进一步地，该输出单元包括第四PMOS管、第五PMOS管、第七NMOS管、第八NMOS管，该第四PMOS管栅漏互连后连接该第五PMOS管的栅极，该第七NMOS管栅漏互连后连接该第八NMOS管的栅极，并连接至该第六NMOS管漏极，该第四PMOS管的漏极与该第八NMOS漏极相连，该第五PMOS管的漏极为该输出单元的输出端。

进一步地，所有PMOS管的宽长比相等或大致相等。

进一步地，所有NMOS管的宽长比相等或大致相等。

进一步地，源极接地的NMOS管的衬底均接地，源极接电源的PMOS管的衬底均接电源。

与现有技术相比，本发明一种电流模电流最小值电路通过利用第一电流镜将第一输入电流转换为第一电流宿、第二电流镜将第二输入电流转换为第二电流宿、利用运算单元根据第一电流宿与第二电流宿的大小产生一运算结果，利用输出单元将运算结果以电流源的形式输出，实现了一种电流最小值的电流模电路，具有结构简单,功耗小，没有电流浪费且占用芯片面积很小的优点。

附图说明

图1为传统的电流最小值电路的电路示意图；

图2为本发明一种电流模电流最小值电路的电路示意图；

图3为本发明的仿真原理图；

图4为本发明的仿真结果图。

具体实施方式

以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

图2为本发明一种电流模电流最小值电路的电路示意图。如图2所示，本发明一种电流模电流最小值电路，包括：第一电流镜10、第二电流镜20、运算单元30、输出单元40以及第一输入电流I1和第二输入电流I2。

其中第一电流镜10由NMOS管MN1和MN2组成，用于将第一输入电流I1转换为第一电流宿I3；第二电流镜20由NMOS管MN3和MN4组成，用于将第二输入电流I2转换为第二电流宿I5；运算单元30由PMOS管MP1～MP3和NMOS管MN5、MN6组成，根据第一输入电流I1与第二输入电流I2的大小对相应的第一电流宿I3与第二电流宿I5进行运算并产生一运算结果；输出单元40由PMOS管MP4、MP5和NMOS管MN7、MN8组成，用于将运算单元30产生的运算结果以电流源的形式输出。

NMOS管MN1-MN8源极接地，PMOS管MP1-MP5源极接电源VDD，输入电流源I1和I2之一端连接电源VDD，其另一端分别连接NMOS管MN1、MN3的漏极，NMOS管MN1的栅漏相连再连接至NMOS管MN2的栅极组成典型电流镜电路(第一电流镜10)，NMOS管MN3的栅漏相连再连接至NMOS管MN4的栅极组成典型电流镜电路(第二电流镜20)，运算单元30的PMOS管MP1的栅漏相连再连接至PMOS管MP2、MP3的栅极，PMOS管MP1的漏极接NMOS管MN2的漏极，PMOS管MP2的漏极接NMOS管MN4的漏极，NMOS管MN5栅漏相连后与NMOS管MN6连接，并连接至NMOS管MN4与PMOS管MP2的漏极，PMOS管MP3的漏极与NMOS管MN6漏极相连，并连接至输出单元40的NMOS管MN7的漏极和栅极，输出单元40的PMOS管MP4栅漏互连后连接PMOS管MP5的栅极，NMOS管MN7栅漏互连后连接NMOS管MN8的栅极，PMOS管MP4的漏极与NMOS管MN8漏极相连，PMOS管MP5的漏极为最小值电流的输出端，I3、I4、I5、I6、I7、I8、I9、I10分别为流过MP1、MP2、MN4、MN5、MP3、MN6、MN7和MN8的电流，Iout为输出电流。

本发明之电流模电流最小值电路的原理如下：

令所有PMOS管的宽长比(W/L)相等，所有NMOS管的宽长比(W/L)相等，即(W/L)MP1＝(W/L)MP2＝(W/L)MP3＝(W/L)MP4＝(W/L)MP5＝(W/L)MP，即PMOS管MP1～MP5的宽长比均为(W/L)MP；

(W/L)MN1＝(W/L)MN2＝(W/L)MN3＝(W/L)MN4＝(W/L)MN5＝(W/L)MN6＝(W/L)MN7＝(W/L)MN8＝(W/L)MN，即NMOS管MN1～MN8的宽长比均为(W/L)MN；

当I1>I2时,所有MOS管都工作在饱和区，由于MP1～MP3为镜像恒流源接法，故流过PMOS管MP3的电流I7、流过PMOS管MP2的电流I4、流过PMOS管MP1的电流I3相等，即I7＝I4＝I3，而MN1、MN2为镜像恒流源，故流过NMOS管MN1的电流I1(第一输入电流)与流过NMOS管MN2的电流I3相等，即I3＝I1，所以I7＝I4＝I3＝I1；MN3、MN4为恒流源，故流过NMOS管MN3的电流I2(第二输入电流)、流过NMOS管MN4的电流I5相等，即I5＝I2；NMOS管MN5、MN6也为镜像恒流源接法，故流过NMOS管MN6的电流I8与流过NMOS管MN5的电流I6相等，即I8＝I6，由于MOS管栅极电流为0，根据基尔霍夫电流定理不难得到流过NMOS管MN5的电流I6为流过PMOS管MP2的电流I4与流过NMOS管MN4的电流I5的差，即I6＝I4-I5；联系上述四式得到I8＝I6＝I4-I5＝I1-I2；

再次应用基尔霍夫电流定理，不难得到流过NMOS管MN7的电流I9为流过PMOS管MP3的电流I7与流过NMOS管MN6的电流I8的差，即I9＝I7-I8；而NMOS管MN7、MN8为镜像恒流源，故流过NMOS管MN8的电流I10与流过NMOS管MN7的电流I9相等，即I10＝I9，PMOS管MP4、MP5也为镜像恒流源接法，故流过PMOS管MP5的电流Iout与流过PMOS管MP4的电流I10相等，即Iout＝I10；所以输出电流为：

Iout＝I10＝I9＝I7-I8＝I1-(I1-I2)＝I2。

可见其值为I1和I2中的最小值。

当I1<I2时，I7＝I4＝I3＝I1仍然成立，但由于I1<I2，则I4<I2，即PMOS管MP2流出的电流I4小于与之串连的NMOS管MN4的镜像NMOS管MN3的电流，故原本在饱和区时成立的结论I5＝I2此时不能成立，电路会强制NMOS管MN4的漏极电压大幅降低，导致MN4工作在深度线性区，只能流过其值为I4＝I1的较小电流，而且使NMOS管MN5和MN6处于截止状态，从而I8＝I6＝0。而可以工作在饱和区的MP3中流过的电流仍然为I7＝I4＝I3＝I1。

所以输出电流为：

Iout＝I10＝I9＝I7-I8＝I1-0＝I1。

可见其值也为I1和I2中的最小值。

图3为本发明的仿真电路图，其与图2一致，不同的是在图2的原理图中所有接GND的NMOS衬底和所有接VDD的PMOS衬底没有示出。

图4为本发明的仿真结果图。仿真时设置I1为一偏置5uA、振幅5uA的正弦电流，I2为一偏置5uA、振幅2.5uA的正弦电流，经过电路处理后，输出Iout为每个时刻电流值较小的电流，即输出了每个时刻两个输入电流I1、I2的较小者。

可见，本发明一种电流模电流最小值电路通过利用第一电流镜将第一输入电流转换为第一电流宿、第二电流镜将第二输入电流转换为第二电流宿、利用运算单元根据第一电流宿与第二电流宿的大小产生一运算结果，利用输出单元将运算结果以电流源的形式输出，实现了一种电流最小值的电流模电路，具有结构简单,功耗小，没有电流浪费且占用芯片面积很小的优点。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims

1.一种电流模电流最小值电路，包括：

第一电流镜，用于将第一输入电流转换为第一电流宿；

第二电流镜，用于将第二输入电流转换为第二电流宿；

输出单元，用于将该运算单元产生的运算结果以电流源的形式输出；

所述输出单元输出的电流大小为所述第一输入电流与第二输入电流中的较小者；

该第一电流镜包括第一NMOS管、第二NMOS管，该第一NMOS管、第二NMOS管源极接地，该第一NMOS管的栅漏相连后接该第一输入电流，并连接至该第二NMOS管的栅极，该第二NMOS管漏极接该运算单元；

该第二电流镜包括第三NMOS管、第四NMOS管，该第三NMOS管、第四NMOS管源极接地，该第三NMOS管的栅漏相连后接该第二输入电流，并连接至该第四NMOS管的栅极，该第四NMOS管漏极接该运算单元；

该运算单元包括第一PMOS管、第二PMOS管、第三PMOS管、第五NMOS管、第六NMOS管，该第一PMOS管的栅漏相连连接至第二PMOS管、第三PMOS管的栅极，该第一PMOS管的漏极接该第二NMOS管的漏极，该第二PMOS管的漏极接该第四NMOS管的漏极，该第五NMOS管栅漏相连后与该第六NMOS管栅极连接，并连接至该第四NMOS管与该第二PMOS管的漏极，该第三PMOS管的漏极与该第六NMOS管漏极相连，并连接至该输出单元。

2.如权利要求1所述的一种电流模电流最小值电路，其特征在于：该第一PMOS管、第二PMOS管、第三PMOS管源极接电源，该第五NMOS管、第六NMOS管源极接地。

3.如权利要求1所述的一种电流模电流最小值电路，其特征在于：该输出单元包括第四PMOS管、第五PMOS管、第七NMOS管、第八NMOS管，该第四PMOS管栅漏互连后连接该第五PMOS管的栅极，该第七NMOS管栅漏互连后连接该第八NMOS管的栅极，并连接至该第六NMOS管漏极，该第四PMOS管的漏极与该第八NMOS漏极相连，该第五PMOS管的漏极为该输出单元的输出端。

4.如权利要求3所述的一种电流模电流最小值电路，其特征在于：所有PMOS管的宽长比相等或大致相等。

5.如权利要求4所述的一种电流模电流最小值电路，其特征在于：所有NMOS管的宽长比相等或大致相等。

6.如权利要求5所述的一种电流模电流最小值电路，其特征在于：源极接地的NMOS管的衬底均接地，源极接电源的PMOS管的衬底均接电源。