CN106026975B - 自偏置电路 - Google Patents

自偏置电路 Download PDF

Info

Publication number
CN106026975B
CN106026975B CN201610316909.7A CN201610316909A CN106026975B CN 106026975 B CN106026975 B CN 106026975B CN 201610316909 A CN201610316909 A CN 201610316909A CN 106026975 B CN106026975 B CN 106026975B
Authority
CN
China
Prior art keywords
voltage
grid
tube
drain electrode
nmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610316909.7A
Other languages
English (en)
Other versions
CN106026975A (zh
Inventor
季瑾月
张瑞涛
蒲杰
丁
丁一
陈刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 24 Research Institute
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN201610316909.7A priority Critical patent/CN106026975B/zh
Publication of CN106026975A publication Critical patent/CN106026975A/zh
Application granted granted Critical
Publication of CN106026975B publication Critical patent/CN106026975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Abstract

本发明提供一种自偏置电路，包括：偏置单元，适于产生偏置电压输入至差分放大器电路，以维持所述差分放大器电路输入恒定的电流源；复制单元电路，适于复制与延迟单元中尾电流管中相同的偏置电流源，产生输出至差分放大器电路的激励信号；差分放大器电路，适于在恒定的电流源下，根据环形压控振荡器的控制电压和激励信号，输出可调节延迟单元尾电流管的栅极电压。通过偏置电路确保延迟单元输出摆幅随着控制电压的变化而变化，以维持延迟单元中对称负载的电流‑电压特性，利于消除动态噪声的一介分量。同时，通过不断调节延时单元中尾电流管的偏置电压，不仅可避免采用共源共栅结构来音质静态噪声，还可抵消有限输出阻抗的影响。

Description

自偏置电路
技术领域
本发明涉及一种偏置电路，特别是涉及一种用于环形压控振荡器的自偏置电路。
背景技术
压控振荡器的电源噪声敏感度包含静态部分与动态部分，该电源既包括高电平的电源和地电源电压。静态部分的电源噪声由电流源的输出阻抗决定，输出阻抗越大，对静态电源噪声的抑制就越好，但高输出阻抗往往要求共源共栅结构，这与现在的地电源电压的设计趋势相矛盾。而动态部分由振荡器的延迟单元的负载结构以及输出处的耦合电容决定，负载阻抗的线性度越高，对动态噪声的抑制就更好。但采用单个MOS管作为负载时，它们构成的可调电阻无法保持线性度。而采用对称负载可以消除耦合噪声的一阶分量，提供抑制动态电源噪声的能力。
如图1为采用对称负载结构的四级环形压控振荡器，该对称负载结构由一个二极管连接的PMOS管与一个相同大小的PMOS管并联而成，即图1中的M1与M2或者M3与M4，其中，M2与M3的栅极电压为压控振荡器的控制电压Vctrl。通过查看该对称负载结构的电压-电流(V-I)特性，扫描二极管连接的PMOS管的栅源电压Vres，记录流过此对称负载结构的总电流Ires，图2(a)为对称负载的电路结构图，图2中(b)、(c)分别为对称负载结构的特性曲线、特性曲线仿真图。栅源电压Vres为延迟单元的输出摆幅大小，它的最大值等于电源电压与控制电压之差(Vctrl＝400mV时，Vres,max＝800mV；Vctrl＝600mV时，Vres,max＝600mV，电源电压为1.2V)，且曲线本身关于Vres的最大值的一半呈中心对称，通过对称的特征曲线使它消除耦合噪声的一阶分量。即维持对称的特征曲线，必须使输出摆幅随控制电压的变化而变化，一直趋近于电源电压与控制电压之差。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种自偏置电路，用于解决现有技术中采用对称负载机构的环形轧空振荡器无法消除耦合噪声的一阶分量的问题。
为实现上述目的及其他相关目的，本发明提供一种自偏置电路，用于控制环形压控振荡器中延迟单元的电压，所述延迟单元的电压至少为压控振荡器延迟单元中尾电流管的栅极电压，所述自偏置电路至少包括：
偏置单元，适于产生偏置电压输入至差分放大器电路，以维持所述差分放大器电路输入恒定的电流源；
复制单元电路，适于复制与延迟单元中尾电流管中相同的偏置电流源，产生输出至差分放大器电路的激励信号；
差分放大器电路，适于在恒定的电流源下，根据环形压控振荡器的控制电压和激励信号，输出可调节延迟单元尾电流管的栅极电压。
优选地，所述偏置单元包括一个PMOS管M1和三个NMOS管M2、M3、M4，所述PMOS管M1的源极连接电源，PMOS管M1的漏极与所述NMOS管M2的漏极相连；NMOS管M2的栅极连接电源，NMOS管M3与M4的漏极相连，且与NMOS管M2的源极相连；NMOS管M3与M4的源极均连接地电压，NMOS管M3与M4的栅极均连接所述延迟单元内尾电流管的栅极偏置电压，PMOS管M1的栅极连接其漏极作为输出连接至差分放大器电路。
优选地，所述差分放大器电路包括三个PMOS管M5、M6、M7和两个NMOS管M8、M9，所述PMOS管M5的源极连接电源，PMOS管M5的栅极连接所述偏置单元的输出；所述PMOS管M5的漏极分别连接PMOS管M6、M7的源极，PMOS管M6的栅极连接压控振荡器的控制电压；PMOS管M6的漏极连接NMOS管M8的漏极，PMOS管M7的漏极连接NMOS管M9的漏极；NMOS管M8、M9之间的栅极互连，NMOS管M8、M9之间的源极均连接地电压，且NMOS管M9的漏极与其栅极相连，NMOS管M8的漏极作为输出连接至延迟单元中尾电流管的栅极偏置电压。
优选地，所述复制单元电路包括两个PMOS管M10、M11和两个NMOS管M12、M13，PMOS管M10、M11的源极均连接电源，且PMOS管M10的栅极连接压控振荡器的控制电压，PMOS管M11的栅极与其漏极相连，PMOS管M10、M11之间的漏极互连，PMOS管M10的漏极作为输出连接至差分放大器电路，NMOS管M12的栅极连接电源，NMOS管M12的漏极连接PMOS管M10的漏极，NMOS管的M12的源极连接NMOS管的M13的漏极，NMOS管M13的栅极连接尾电流管的栅极偏置电压，NMOS管的M13的源极连接地电压。
优选地，还包括自启动电路，其适用于当自偏置电路中无电流时，产生电流输入至自偏置电路从而使其正常工作。
优选地，所述自启动电路包括PMOS管M14和NMOS管M15、M16，所述PMOS管M14的源极连接电源电压，PMOS管M14的漏极与其栅极相连，所述PMOS管M14的栅极与NMOS管M15的栅极相连，NMOS管M15的漏极连接压控振荡器的控制电压，所述NMOS管M16的栅极连接PMOS管M14的漏极，且NMOS管M16的源极连接地电压，所述NMOS管M15的源极连接NMOS管M16的栅极作为输出连接至差分放大器电路。
如上所述，本发明的自偏置电路，具有以下有益效果：
本发明通过偏置单元产生偏置电压输入至差分放大器电路，使得通过电源电压流入差分放大器电路的电流源趋于恒定，复制单元产生与延迟单元中尾电流管(即偏置电流源)大小相同的偏置电流源，所述差分放大器电路在压控振荡器的控制电压和复制单元的双向输入下，产生输出至压控振荡器延迟单元中尾电流管的栅极偏置电压，通过差分调节该尾电流管的栅极偏置电压，从而促使该尾电流管输出的电流趋于恒定。通过偏置电路确保延迟单元输出摆幅随着控制电压的变化而变化，以维持延迟单元中对称负载的电流-电压特性，有利于消除动态噪声的一介分量。同时，通过不断调节延时单元尾电流管的偏置电压，不仅可避免采用共源共栅结构来音质静态噪声，当尾电流管的漏极电压随着地电压变化时，偏置电路差分运放调节该尾电流管的栅极电压，使得输出趋于恒定的电流值，以抵消有限输出阻抗的影响。
附图说明
图1显示为本发明的采用对称负载四级环形压控整荡器的电路原理图；
图2中(a)、(b)、(c)分别对应显示为本发明图1中的对称负载的电路结构图、电流-电压特性曲线图、电流-电压特性的仿真曲线图；
图3显示为本发明的采用对称负载的环形压控整荡器的自偏置电路的电路图；
图4显示为本发明的自偏置电路的自启动电路的电路图。
元件标号说明：
1延迟单元
2偏置单元
3差分放大器
4复制单元
5自启动电路
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，为本发明的采用对称负载四级环形压控整荡器的电路原理图，延迟单元1中PMOS管M17、M18、M19、M20的源极均连接电源电压，且PMOS管M18、M19的栅极连接环形压控整荡器的控制电压Vctrl，PMOS管M17的栅极与其漏极相连，且其还连接PMOS管M18的漏极与NMOS管M21的漏极，同时，一并输出电压Vo-，而PMOS管M20的栅极与其漏极相连，且其还连接PMOS管M19的漏极与NMOS管M22的漏极，同时，一并输出VO+，NMOS管M21的栅极连接输入电压VI+，NMOS管M22的栅极连接输入电压VI-，所述NMOS管M21、M22的源极均相连且同时连接NMOS管M23的漏极，所述NMOS管M23的源极连接地电压，所述NMOS管M23的栅极连接自偏置电路输出的偏置电压Vcs。
其中，每级延迟单元1的对称负载和输入差分对管和偏置电路中的尺寸大小相同，例如，在延迟单元中M17、M18、M19、M20和偏置电路中M10、M11的尺寸大小均相同，且构成延迟单元的偏置电流源的NMOS管与偏置电路中复制单元的偏置电流源的NMOS管尺寸大小相同，即NMOS管M22和M13也相同。
请参阅图3，本发明提供一种对称负载的环形压控整荡器的自偏置电路的电路图，自偏置电路用于控制环形压控振荡器中延迟单元的电压，所述延迟单元的电压至少为压控振荡器延迟单元中尾电流管的栅极电压，所述自偏置电路至少包括：
偏置单元3，适于产生偏置电压输入至差分放大器电路，以维持所述差分放大器电路输入恒定的电流源；
具体地，所述偏置单元包括一个PMOS管M1和三个NMOS管M2、M3、M4，所述PMOS管M1的源极连接电源，PMOS管M1的漏极与所述NMOS管M2的漏极相连；NMOS管M2的栅极连接电源，NMOS管M3与M4的漏极相连，且与NMOS管M2的源极相连；NMOS管M3与M4的源极均连接地电压，NMOS管M3与M4的栅极均连接所述延迟单元内尾电流管的栅极偏置电压，PMOS管M1的栅极连接其漏极作为输出连接至差分放大器电路。
复制单元电路4，适于复制与延迟单元中尾电流管中相同的偏置电流源，产生输出至差分放大器电路的激励信号；
具体地，所述复制单元电路包括两个PMOS管M10、M11和两个NMOS管M12、M13，PMOS管M10、M11的源极均连接电源，且PMOS管M10的栅极连接压控振荡器的控制电压，PMOS管M11的栅极与其漏极相连，PMOS管M10、M11之间的漏极互连，PMOS管M10的漏极作为输出连接至差分放大器电路，NMOS管M12的栅极连接电源，NMOS管M12的漏极连接PMOS管M10的漏极，NMOS管的M12的源极连接NMOS管的M13的漏极，NMOS管M13的栅极连接尾电流管的栅极偏置电压，NMOS管的M13的源极连接地电压。
其中，所述复制单元的结构为每级延迟单元结构的一半，而除了NMOS管构成的偏置电流源相同外，复制单元的输入差分管也为延迟单元输入差分管的一半，所述复制单元输出的激励信号为PMOS管M10、M11的漏极和PMOS管M12的漏极共同连接输出的电压。
差分放大器电路3，适于在恒定的电流源下，根据环形压控振荡器的控制电压和激励信号，输出可调节延迟单元尾电流管的栅极电压。
具体地，所述差分放大器电路包括三个PMOS管M5、M6、M7和两个NMOS管M8、M9，所述PMOS管M5的源极连接电源，PMOS管M5的栅极连接所述偏置单元的输出；所述PMOS管M5的漏极分别连接PMOS管M6、M7的源极，PMOS管M6的栅极连接压控振荡器的控制电压；PMOS管M6的漏极连接NMOS管M8的漏极，PMOS管M7的漏极连接NMOS管M9的漏极；NMOS管M8、M9之间的栅极互连，NMOS管M8、M9之间的源极均连接地电压，且NMOS管M9的漏极与其栅极相连，NMOS管M8的漏极作为输出连接至延迟单元中尾电流管的栅极偏置电压。
在本实例中，所述差分放大器电路通过调节延迟单元中NMOS电流源的电流，从而使得输出的电流有负载建立，而与地电压无关；当地电压出现波动时，所述NMOS电流源是漏极电压发生变化，从而引起该电流源的栅极电压被差分放大器电路调整，促使电流恒定，即使输出有限阻抗，也能较好的抑制静态电源噪声。
请参阅图4，为本发明的自偏置电路的自启动电路的电路图，将该自启动电路设计于该自偏置电路中，适用于当自偏置电路中无电流时，产生电流输入至自偏置电路从而使其正常工作。
具体地，所述自启动电路5包括PMOS管M14和NMOS管M15、M16，所述PMOS管M14的源极连接电源电压，PMOS管M14的漏极与其栅极相连，所述PMOS管M14的栅极与NMOS管M15的栅极相连，NMOS管M15的漏极连接压控振荡器的控制电压，所述NMOS管M16的栅极连接PMOS管M14的漏极，且NMOS管M16的源极连接地电压，所述NMOS管M15的源极连接NMOS管M16的栅极作为输出连接至差分放大器电路。
在本实施例中，所述自偏置电路包含两种工作模式，一种是当自偏置电路中存在电流流通的情况，如上述自偏置电路中所示；另一种是当自偏置电路中无电流流通的情况，此时，图3中如果Vcs为地电压，Vctrl为电源电压时，自偏置电路中栅极为电源电压的MOS管均不能够导通，而通过自启动电路，此时，NMOS管M16的栅极由于Vcs为地电压，导致其关闭；PMOS管M14的源极为电源电压，而PMOS管M14的栅极介于电源电压、电源电压和阈值电压之差之间，NMOS管15在Vctrl的电源电压下，导通开启，向偏置电流中注入电流，从而使得Vcs的电压增加，进入正常的工作状态；而随着Vcs的电压增加，Vctrl的电压减小，NMOS管15截止断开，无法输出电流至偏置电路，但不影响偏置电路正常工作。
综上所述，本发明通过偏置单元产生偏置电压输入至差分放大器电路，使得通过电源电压流入差分放大器电路的电流源趋于恒定，复制单元产生与延迟单元中尾电流管(即偏置电流源)大小相同的偏置电流源，所述差分放大器电路在压控振荡器的控制电压和复制单元的双向输入下，产生输出至压控振荡器延迟单元中尾电流管的栅极偏置电压，通过差分调节该尾电流管的栅极偏置电压，从而促使该尾电流管输出的电流趋于恒定。通过偏置电路确保延迟单元输出摆幅随着控制电压的变化而变化，以维持延迟单元中对称负载的电流-电压特性，有利于消除动态噪声的一介分量。同时，通过不断调节延时单元尾电流管的偏置电压，不仅可避免采用共源共栅结构来音质静态噪声，当尾电流管的漏极电压随着地电压变化时，偏置电路差分运放调节该尾电流管的栅极电压，使得输出趋于恒定的电流值，以抵消有限输出阻抗的影响。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (5)

1.一种自偏置电路，用于控制环形压控振荡器中延迟单元的电压，所述延迟单元的电压至少为压控振荡器延迟单元中尾电流管的栅极电压，其特征在于，所述自偏置电路至少包括：
偏置单元，适于产生偏置电压输入至差分放大器电路，以维持所述差分放大器电路输入恒定的电流源；
复制单元电路，适于复制与延迟单元中尾电流管中相同的偏置电流源，产生输出至差分放大器电路的激励信号；
差分放大器电路，适于在恒定的电流源下，根据环形压控振荡器的控制电压和激励信号，输出可调节延迟单元尾电流管的栅极电压；
其中，所述偏置单元包括一个PMOS管M1和三个NMOS管M2、M3、M4，所述PMOS管M1的源极连接电源，PMOS管M1的漏极与所述NMOS管M2的漏极相连；NMOS管M2的栅极连接电源，NMOS管M3与M4的漏极相连，且与NMOS管M2的源极相连；NMOS管M3与M4的源极均连接地电压，NMOS管M3与M4的栅极均连接所述延迟单元内尾电流管的栅极偏置电压，PMOS管M1的栅极连接其漏极作为输出连接至差分放大器电路。
2.根据权利要求1所述的自偏置电路，其特征在于，所述差分放大器电路包括三个PMOS管M5、M6、M7和两个NMOS管M8、M9，所述PMOS管M5的源极连接电源，PMOS管M5的栅极连接所述偏置单元的输出；所述PMOS管M5的漏极分别连接PMOS管M6、M7的源极，PMOS管M6的栅极连接压控振荡器的控制电压；PMOS管M6的漏极连接NMOS管M8的漏极，PMOS管M7的漏极连接NMOS管M9的漏极；NMOS管M8、M9之间的栅极互连，NMOS管M8、M9之间的源极均连接地电压，且NMOS管M9的漏极与其栅极相连，NMOS管M8的漏极作为输出连接至延迟单元中尾电流管的栅极偏置电压。
3.根据权利要求1所述的自偏置电路，其特征在于，所述复制单元电路包括两个PMOS管M10、M11和两个NMOS管M12、M13，PMOS管M10、M11的源极均连接电源，且PMOS管M10的栅极连接压控振荡器的控制电压，PMOS管M11的栅极与其漏极相连，PMOS管M10、M11之间的漏极互连，PMOS管M10的漏极作为输出连接至差分放大器电路，NMOS管M12的栅极连接电源，NMOS管M12的漏极连接PMOS管M10的漏极，NMOS管的M12的源极连接NMOS管的M13的漏极，NMOS管M13的栅极连接尾电流管的栅极偏置电压，NMOS管的M13的源极连接地电压。
4.根据权利要求1所述的自偏置电路，其特征在于，还包括自启动电路，其适用于当自偏置电路中无电流时，产生电流输入至自偏置电路从而使其正常工作。
5.根据权利要求4所述的自偏置电路，其特征在于，所述自启动电路包括PMOS管M14和NMOS管M15、M16，所述PMOS管M14的源极连接电源电压，PMOS管M14的漏极与其栅极相连，所述PMOS管M14的栅极与NMOS管M15的栅极相连，NMOS管M15的漏极连接压控振荡器的控制电压，所述NMOS管M16的栅极连接PMOS管M14的漏极，且NMOS管M16的源极连接地电压，所述NMOS管M15的源极连接NMOS管M16的栅极作为输出连接至差分放大器电路。
CN201610316909.7A 2016-05-12 2016-05-12 自偏置电路 Active CN106026975B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610316909.7A CN106026975B (zh) 2016-05-12 2016-05-12 自偏置电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610316909.7A CN106026975B (zh) 2016-05-12 2016-05-12 自偏置电路

Publications (2)

Publication Number Publication Date
CN106026975A CN106026975A (zh) 2016-10-12
CN106026975B true CN106026975B (zh) 2019-02-15

Family

ID=57100373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610316909.7A Active CN106026975B (zh) 2016-05-12 2016-05-12 自偏置电路

Country Status (1)

Country Link
CN (1) CN106026975B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108462471A (zh) * 2018-02-12 2018-08-28 中国科学院上海微系统与信息技术研究所 一种基于soi工艺的压控振荡器电路
CN108712158B (zh) * 2018-08-28 2023-08-11 广西师范大学 一种环形压控振荡器电路及振荡器
CN110855243A (zh) * 2019-11-29 2020-02-28 湖南国科微电子股份有限公司 一种电流源电路以及环形压控振荡器
CN112039526B (zh) * 2020-08-19 2022-07-12 北京无线电测量研究所 一种应用于数模转换器的数控开关驱动电路
CN112947182B (zh) * 2021-02-05 2023-05-26 电子科技大学 一种提升负跨导振荡器共模瞬态抗干扰度的控制电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1178610B1 (en) * 2000-08-01 2005-05-11 Sony Corporation Delay circuit for ring oscillator with power supply noise compensation
CN1794577A (zh) * 2006-01-09 2006-06-28 威盛电子股份有限公司 压控振荡器的延迟单元
CN101572539A (zh) * 2009-06-09 2009-11-04 中国人民解放军国防科学技术大学 一种用于高速窄带压控振荡器(vco)的偏置电压产生电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1178610B1 (en) * 2000-08-01 2005-05-11 Sony Corporation Delay circuit for ring oscillator with power supply noise compensation
CN1794577A (zh) * 2006-01-09 2006-06-28 威盛电子股份有限公司 压控振荡器的延迟单元
CN101572539A (zh) * 2009-06-09 2009-11-04 中国人民解放军国防科学技术大学 一种用于高速窄带压控振荡器(vco)的偏置电压产生电路

Also Published As

Publication number Publication date
CN106026975A (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
CN106026975B (zh) 自偏置电路
CN102045035B (zh) 一种低功耗宽带高增益高摆率单级运算跨导放大器
CN103354443B (zh) 应用于高速全差分运算放大器的连续时间共模反馈电路
CN105159382B (zh) 线性稳压器
CN103873032A (zh) 轨对轨输入迟滞比较器
CN102480276B (zh) 折叠式共源共栅运算放大器
CN106200755A (zh) 一种电流最大值的电流模电路
CN102096435A (zh) 改进型带隙基准电压源及带隙基准电压产生电路
CN203825522U (zh) 具有温度补偿功能的基准电压产生电路
CN106936310A (zh) 一种低电压电流自匹配栅极开关电荷泵
CN110389615A (zh) 电压调整电路
CN106774584B (zh) 一种电流模电流最小值电路
CN107463201B (zh) 一种电压转电流电路及装置
CN105634465B (zh) 锁存器和分频器
TW201431280A (zh) 三級電晶體串疊之功率放大器
TWI502306B (zh) 電流電壓轉換器及其電子裝置
CN103647519B (zh) 一种运算放大器的输入级
CN102355212A (zh) 一种带电流补偿的轨到轨输入级
CN209297190U (zh) 一种低压降镜像电流源电路
CN107835011A (zh) 一种高可靠性三态输出电路
KR20130138490A (ko) 차동 증폭기 회로
CN106452424B (zh) 一种具有预加重的差分驱动器
CN107872204A (zh) 一种低功耗小面积大增益的新型tda电路
CN108572687A (zh) 一种过温补偿电路及方法
CN108011629A (zh) 一种高速低功耗电平位移电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant