CN107872204A - 一种低功耗小面积大增益的新型tda电路 - Google Patents

一种低功耗小面积大增益的新型tda电路 Download PDF

Info

Publication number
CN107872204A
CN107872204A CN201711152676.2A CN201711152676A CN107872204A CN 107872204 A CN107872204 A CN 107872204A CN 201711152676 A CN201711152676 A CN 201711152676A CN 107872204 A CN107872204 A CN 107872204A
Authority
CN
China
Prior art keywords
nmos pass
pass transistor
transistor
delay cell
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711152676.2A
Other languages
English (en)
Inventor
白创
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changsha University of Science and Technology
Original Assignee
Changsha University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changsha University of Science and Technology filed Critical Changsha University of Science and Technology
Priority to CN201711152676.2A priority Critical patent/CN107872204A/zh
Publication of CN107872204A publication Critical patent/CN107872204A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种低功耗小面积大增益的新型TDA电路，它包括第一PMOS晶体管M1、第一NMOS晶体管M2、第二NMOS晶体管M3、第三NMOS晶体管M4、第四NMOS晶体管M5、第二PMOS晶体管M6、第五NMOS晶体管M7、第六NMOS晶体管M8、第一整形反相器INV1和第二整形反相器INV2。所述第一PMOS晶体管M1，第一NMOS晶体管M2、第二NMOS晶体管M3和第三NMOS晶体管M4构成第一级电流饥饿型延迟单元，所述第二PMOS晶体管M6、第四NMOS晶体管M5、第五NMOS晶体管M7、第六NMOS晶体管M8构成第二级电流饥饿型延迟单元。两级单元完全对称，并且通过输出相互耦合控制延迟时间。本发明的结构简单、面积和功耗开销小，同时可保证很大的增益。

Description

一种低功耗小面积大增益的新型TDA电路
技术领域
本发明主要涉及面向PUF等应用的TDA (time difference amplifier)电路设计领域，具体是一种基于电流饥饿型延迟单元结构设计的TDA电路。
背景技术
随着制造工艺的进步，片上电源电压越来越低，MOS晶体管的漏电流越来越大，因此模拟电路或者说数模混合电路的设计越来越困难。于是利用数字电路在时域对信号的处理变得越来越重要，逐渐取代模拟电路在频域对信号处理的地位。而许多传统的模拟电路模块也正在逐步的被数字电路模块取代，其中典型的代表是基于TDC的DPLL，取代了传统的基于CP的模拟PLL，同时TDC也被广泛的应用于时域中的时间间隔测量，而为了提高测量精度，TDA被引入对微弱的时间间隔进行预放大，然后利用TDC去测量。而目前，针对时域信号处理的TDA电路的设计已成为业界研究的热点方向。
近些年来，出现了各种TDA电路结构，典型的是利用SR锁存器亚稳态特性构成的TDA电路，但是它是一个开环结构，稳定性很差，时间差增益随着PVT的变化而变化很大，于是出现了基于DLL的闭环TDA电路，其时间差增益随着PVT的变化而保持恒定。但是无论开环还是闭环TDA，其结构都比较复杂，面积和功耗开销大，同时在一些特殊的应用(如PUF)中，仅需将时间差信号放大并能生成稳定的判决结果即可，至于放大增益是否恒定无关紧要，显然上述TDA电路由于开销太大都不合适。因此，针对这类(如PUF)特殊的应用，亟需设计一种功耗低、面积小和增益大的新型TDA电路。
发明内容
针对现有技术存在的技术问题，本发明提供一种基于电流饥饿型延迟单元结构，并且功耗低、面积小和增益大的新型TDA电路。
为解决上述技术问题，本发明提出的技术方案为：一种低功耗小面积大增益的新型TDA电路，它包括第一PMOS晶体管M1、第一NMOS晶体管M2、第二NMOS晶体管M3、第三NMOS晶体管M4、第四NMOS晶体管M5、第二PMOS晶体管M6、第五NMOS晶体管M7、第六NMOS晶体管M8、第一整形反相器INV1和第二整形反相器INV2；所述第一PMOS晶体管M1、第一NMOS晶体管M2、第二NMOS晶体管M3和第三NMOS晶体管M4构成第一级电流饥饿型延迟单元，所述第二PMOS晶体管M6、第四NMOS晶体管M5、第五NMOS晶体管M7、第六NMOS晶体管M8构成第二级电流饥饿型延迟单元。
作为优选，输入端IN1分别同第一PMOS晶体管M1和第一NMOS晶体管M2的栅极相连，输入端IN2分别同第二PMOS晶体管M6和第五NMOS晶体管M7的栅极相连，输入端Vref分别同第二NMOS晶体管M3和第六NMOS晶体管M8的栅极相连，第一PMOS晶体管M1同第一晶体NMOS管M2的漏极相连作为第一级电流饥饿型延迟单元的输出，第二PMOS晶体管M6和第五NMOS晶体管M7的漏极相连作为第二级电流饥饿型延迟单元的输出，第一NMOS晶体管M2的源极分别同第二NMOS晶体管M3和第三NMOS晶体管M4的漏极相连，第五NMOS晶体管M7的源极分别同第四NMOS晶体管M5和第六NMOS晶体管M8的漏极相连。
作为优选，所述第一级电流饥饿型延迟单元和第二级电流饥饿型延迟单元完全对称，并且通过输出相互耦合控制延迟时间。
作为优选，所述第一级电流饥饿型延迟单元的输出同第四NMOS晶体管M5的栅极耦合相连，第二级电流饥饿型延迟单元的输出同第三NMOS晶体管M4的栅极耦合相连。
作为优选，所述第一级电流饥饿型延迟单元的输出同第一整形反相器INV1的输入端相连，所述第二级电流饥饿型延迟单元的输出同所述第二整形反相器INV2的输入端相连，两个反相器的输出端分别作为TDA电路的输出端OUT1和OUT2。
与现有技术相比，本发明的优点就在于：
1、结构简单。与传统的TDA电路相比，本发明采用两级普通电流饥饿型延迟单元相互耦合构成的TDA电路，其结构非常简单，只需要12个MOS晶体管。
2、面积和功耗开销小。由于本发明是采用两级普通电流饥饿型延迟单元相互耦合构成的TDA电路，仅仅需要12个MOS晶体管，所以实现面积非常小，正常工作时功耗也很低。
3、增益很大。与传统的TDA电路相比，本发明TDA电路具有很大的增益，最大增益可达60dB以上。
附图说明
图1是本发明的基于电流饥饿型延迟单元的新型TDA电路示意图。
图2是基于本发明TDA设计实例的仿真波形曲线。
图3是基于本发明TDA设计实例针对增益的MonteCarlo统计分布图。
具体实施方式
以下将结合图1、图2和图3和具体实施例对本发明做进一步详细说明：
如图1所示，本发明是一种低功耗小面积大增益的新型TDA电路，它包括第一PMOS晶体管M1，第一NMOS晶体管M2、第二NMOS晶体管M3、第三NMOS晶体管M4、第四NMOS晶体管M5、第二PMOS晶体管M6、第五NMOS晶体管M7、第六NMOS晶体管M8、第一整形反相器INV1和第二整形反相器INV2。所述第一PMOS晶体管M1，第一NMOS晶体管M2、第二NMOS晶体管M3和第三NMOS晶体管M4构成第一级电流饥饿型延迟单元，所述第二PMOS晶体管M6、第四NMOS晶体管M5、第五NMOS晶体管M7、第六NMOS晶体管M8构成第二级电流饥饿型延迟单元。输入端IN1分别同第一PMOS晶体管M1和第一NMOS晶体管M2的栅极相连，输入端IN2分别同第二PMOS晶体管M6和第五NMOS晶体管M7的栅极相连，输入端Vref分别同第二NMOS晶体管M3和第六NMOS晶体管M8的栅极相连，第一PMOS晶体管M1同第一晶体NMOS管M2的漏极相连作为第一级电流饥饿型延迟单元的输出，第二PMOS晶体管M6和第五NMOS晶体管M7的漏极相连作为第二级电流饥饿型延迟单元的输出，第一NMOS晶体管M2的源极分别同第二NMOS晶体管M3和第三NMOS晶体管M4的漏极相连，第五NMOS晶体管M7的源极分别同第四NMOS晶体管M5和第六NMOS晶体管M8的漏极相连，两级电流饥饿型延迟单元完全对称，并且通过输出相互耦合控制延迟时间，第一级电流饥饿型延迟单元的输出同第四NMOS晶体管M5的栅极耦合相连，第二级电流饥饿型延迟单元的输出同第三NMOS晶体管M4的栅极耦合相连，第一级电流饥饿型延迟单元的输出同第一整形反相器的输入端INV1的输入端相连，所述第二级电流饥饿型延迟单元的输出同所述第二整形反相器INV2的输入端相连，两个反相器的输出端分别作为TDA的输出端OUT1和OUT2。第一整形反相器INV1和第二整形反相器INV2分别对两级延迟单元的输出进行整形。
本发明是一种低功耗小面积大增益的新型TDA电路，其核心部分是两级相互耦合的电流饥饿型延迟单元。
当输入IN1先于输入IN2出现一个上跳沿时，首先第一PMOS晶体管M1关断，第一NMOS晶体管M2开启，第一级电流饥饿型延迟单元的输出Q1开始通过第二NMOS晶体管M3和第三NMOS晶体管M4放电，接着第四NMOS晶体管M5先于第三NMOS晶体管M4关断，当输入IN2出现上跳沿时，由于第二级电流饥饿型延迟单元中第四NMOS晶体管M5关断，放电通路电流减小，放电过程变缓，所以第二级电流饥饿型延迟单元的延迟时间相对第一级电流饥饿型延迟单元的延迟时间变大，从而实现时间差的放大。
当输入IN2先于输入IN1出现一个上跳沿时，首先第二PMOS晶体管M6关断，第五NMOS晶体管M7开启，第一级电流饥饿型延迟单元的输出Q2开始通过第四NMOS晶体管M5和第六NMOS晶体管M8放电，接着第三NMOS晶体管M4先于第四NMOS晶体管M5关断，当输入IN1出现上跳沿时，由于第一级电流饥饿型延迟单元中第三NMOS晶体管M4关断，放电通路电流减小，放电过程变缓，所以第一级电流饥饿型延迟单元的延迟时间相对第二级电流饥饿型延迟单元的延迟时间变大，从而实现时间差的放大。
基于本发明的设计结构，在SMIC 0.18um Mix-Mode CMOS工艺下实现了一款低功耗小面积大增益的TDA电路。仿真波形曲线如图2所示；针对增益的MonteCarlo统计分布曲线如图3所示。从图3中可知，在不同工艺偏差下，TDA电路都能保证提供很大的增益。

Claims (5)

1.一种低功耗小面积大增益的新型TDA电路，其特征在于：它包括第一PMOS晶体管M1、第一NMOS晶体管M2、第二NMOS晶体管M3、第三NMOS晶体管M4、第四NMOS晶体管M5、第二PMOS晶体管M6、第五NMOS晶体管M7、第六NMOS晶体管M8、第一整形反相器INV1和第二整形反相器INV2；所述第一PMOS晶体管M1、第一NMOS晶体管M2、第二NMOS晶体管M3和第三NMOS晶体管M4构成第一级电流饥饿型延迟单元，所述第二PMOS晶体管M6、第四NMOS晶体管M5、第五NMOS晶体管M7、第六NMOS晶体管M8构成第二级电流饥饿型延迟单元。
2.根据权利要求1所述低功耗小面积大增益的新型TDA电路，其特征在于：输入端IN1分别同第一PMOS晶体管M1和第一NMOS晶体管M2的栅极相连，输入端IN2分别同第二PMOS晶体管M6和第五NMOS晶体管M7的栅极相连，输入端Vref分别同第二NMOS晶体管M3和第六NMOS晶体管M8的栅极相连，第一PMOS晶体管M1同第一晶体NMOS管M2的漏极相连作为第一级电流饥饿型延迟单元的输出，第二PMOS晶体管M6和第五NMOS晶体管M7的漏极相连作为第二级电流饥饿型延迟单元的输出。第一NMOS晶体管M2的源极分别同第二NMOS晶体管M3和第三NMOS晶体管M4的漏极相连，第五NMOS晶体管M7的源极分别同第四NMOS晶体管M5和第六NMOS晶体管M8的漏极相连。
3.根据权利要求1或2所述低功耗小面积大增益的新型TDA电路，其特征在于：所述第一级电流饥饿型延迟单元与第二级电流饥饿型延迟单元完全对称，并且通过输出相互耦合控制延迟时间。
4.根据权利要求3所述低功耗小面积大增益的新型TDA电路，其特征在于：所述第一级电流饥饿型延迟单元的输出同第四NMOS晶体管M5的栅极耦合相连，第二级电流饥饿型延迟单元的输出同第三NMOS晶体管M4的栅极耦合相连。
5.根据权利要求4所述低功耗小面积大增益的新型TDA电路，其特征在于：所述第一级电流饥饿型延迟单元的输出同所述第一整形反相器INV1的输入端相连，所述第二级电流饥饿型延迟单元的输出同所述第二整形反相器INV2的输入端相连，该两个反相器的输出端分别作为TDA电路的输出端OUT1和OUT2。
CN201711152676.2A 2017-11-19 2017-11-19 一种低功耗小面积大增益的新型tda电路 Pending CN107872204A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711152676.2A CN107872204A (zh) 2017-11-19 2017-11-19 一种低功耗小面积大增益的新型tda电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711152676.2A CN107872204A (zh) 2017-11-19 2017-11-19 一种低功耗小面积大增益的新型tda电路

Publications (1)

Publication Number Publication Date
CN107872204A true CN107872204A (zh) 2018-04-03

Family

ID=61754127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711152676.2A Pending CN107872204A (zh) 2017-11-19 2017-11-19 一种低功耗小面积大增益的新型tda电路

Country Status (1)

Country Link
CN (1) CN107872204A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112117993A (zh) * 2020-09-18 2020-12-22 上海艾为电子技术股份有限公司 整形电路以及振荡电路
CN112636738A (zh) * 2020-12-28 2021-04-09 长沙理工大学 一种容许三节点翻转的自恢复锁存器与集成芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101711457A (zh) * 2007-02-28 2010-05-19 爱萨有限公司 用于高频dc-dc转换器的通用和容错多相数字pwm控制器
US8525169B1 (en) * 2012-08-10 2013-09-03 International Business Machines Corporation Reliable physical unclonable function for device authentication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101711457A (zh) * 2007-02-28 2010-05-19 爱萨有限公司 用于高频dc-dc转换器的通用和容错多相数字pwm控制器
US8525169B1 (en) * 2012-08-10 2013-09-03 International Business Machines Corporation Reliable physical unclonable function for device authentication

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BAI CHUANG,ELT: "A new physical unclonable function architecture", 《JOURNAL OF SEMICONDUCTORS》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112117993A (zh) * 2020-09-18 2020-12-22 上海艾为电子技术股份有限公司 整形电路以及振荡电路
CN112117993B (zh) * 2020-09-18 2024-03-01 上海艾为电子技术股份有限公司 整形电路以及振荡电路
CN112636738A (zh) * 2020-12-28 2021-04-09 长沙理工大学 一种容许三节点翻转的自恢复锁存器与集成芯片
CN112636738B (zh) * 2020-12-28 2024-03-22 长沙理工大学 一种容许三节点翻转的自恢复锁存器与集成芯片

Similar Documents

Publication Publication Date Title
WO2017049989A1 (zh) 一种高速低功耗动态比较器
CN103929172B (zh) 电平移位电路
CN101740566B (zh) 基于电流熔断的多晶熔丝电路
CN101888178B (zh) 用于锁相环中极低电压工作下降低电流失配的电荷泵电路
CN103259521A (zh) 具有低输入电压转宽范围高输出电压的高速电平切换器
CN106026975B (zh) 自偏置电路
CN101562449B (zh) 一种基于mos电流模逻辑的高速电流开关驱动器
CN102487240A (zh) 电压转换速率控制电路和输出电路
CN107872204A (zh) 一种低功耗小面积大增益的新型tda电路
WO2022116415A1 (zh) 电平转换电路
CN105469818B (zh) 读出放大器
CN103346780A (zh) Mos管与单电子晶体管混合结构的可复用逻辑门
CN106330172B (zh) 高电压阈值器件的传输门及其后续下拉电路结构
CN103944556A (zh) 电平转移电路
CN104300952B (zh) 绿色开关电源芯片的自适应驱动电路
CN106452424A (zh) 一种具有预加重的差分驱动器
CN202602615U (zh) 一种轨到轨使能信号的控制电路及电平转换电路
CN103312313B (zh) 一种轨到轨使能信号的控制方法、电路及电平转换电路
CN105577170A (zh) 隔离控制电路
CN112332833B (zh) 电平转换电路及具有该电路的cpu芯片
CN106685391A (zh) 电平转换电路
CN110445482B (zh) 一种低功耗高摆率的比较器
CN203465628U (zh) 具有压差补偿的线性恒流源电路
CN111404541A (zh) 一种低复杂度的近阈值异或单元
CN206353779U (zh) 一种抗参数漂移反相器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180403

RJ01 Rejection of invention patent application after publication