CN112332833B - 电平转换电路及具有该电路的cpu芯片 - Google Patents

电平转换电路及具有该电路的cpu芯片 Download PDF

Info

Publication number
CN112332833B
CN112332833B CN202011282717.1A CN202011282717A CN112332833B CN 112332833 B CN112332833 B CN 112332833B CN 202011282717 A CN202011282717 A CN 202011282717A CN 112332833 B CN112332833 B CN 112332833B
Authority
CN
China
Prior art keywords
tube
nmos
pmos
electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011282717.1A
Other languages
English (en)
Other versions
CN112332833A (zh
Inventor
张阳
刘勇江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202011282717.1A priority Critical patent/CN112332833B/zh
Publication of CN112332833A publication Critical patent/CN112332833A/zh
Application granted granted Critical
Publication of CN112332833B publication Critical patent/CN112332833B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明的实施例公开了一种电平转换电路及具有该电路的CPU芯片，涉及集成电路技术领域，能够有效提高电路的工作速度。所述电平转换电路用于实现高电源域信号向低电源域切换，包括第一PMOS管、第一NMOS管、第二PMOS管和第二NMOS管，所述第一PMOS管的源极和漏极之间设有上拉通路，所述上拉通路包括第三NMOS管，所述第三NMOS管的栅极连接电平转换电路输入信号的反向信号，源极连接所述第一PMOS管的漏极，漏极连接所述第一PMOS管的源极。本发明适用于提高电路工作速度的场合。

Description

电平转换电路及具有该电路的CPU芯片
技术领域
本发明涉及集成电路技术领域，尤其涉及一种电平转换电路及具有该电路的CPU芯片。
背景技术
多电源域技术是目前实现极低功耗设计的主流技术之一，因此在低功耗芯片设计中，往往存在多个电源域。芯片的不同电源域之间，存在着大量的Level Shift(电平转换)电路，实现信号在不同电源域的转换，这些Level Shift电路的速度以及功耗将极大地影响整个芯片的性能。
传统的Level Shift电路如图1所示，它利用高压MOS管MN1与MP1直接将高电源域信号IN转换到低电源域。发明人在研究过程中发现，虽然传统的Level Shift电路结构简单，但是它存在固有缺点，MP1的源端电压为低电压源VDDL，因而其栅源电压过低，驱动能力弱，OUT1节点输出信号的上升沿时间将会明显增大，最终会降低电路的工作速度。
发明内容
有鉴于此，本发明实施例提供一种电平转换电路及具有该电路的CPU芯片，提高电路的工作速度。
第一方面，本发明实施例提供一种电平转换电路，用于实现高电源域信号向低电源域切换，包括第一PMOS管、第一NMOS管、第二PMOS管和第二NMOS管，其中：
所述第一PMOS管的栅极作为所述电平转换电路的输入信号连接端，源极连接低电压源，漏极连接所述第一NMOS管的漏极；
所述第一NMOS管的栅极连接所述第一PMOS管的栅极，源极接地，漏极同时连接所述第二PMOS管和第二NMOS管的栅极；
所述第二PMOS管的源极连接低电压源，漏极作为所述电平转换电路的输出信号连接端；
所述第二NMOS管的源极接地，漏极连接所述第二PMOS管的漏极；
所述第一PMOS管的源极和漏极之间设有上拉通路，所述上拉通路包括第三NMOS管，所述第三NMOS管的栅极连接电平转换电路输入信号的反向信号，源极连接所述第一PMOS管的漏极，漏极连接所述第一PMOS管的源极。
结合第一方面，在第一方面的一种实施方式中，所述上拉通路还包括第四NMOS管，其中：
所述第三NMOS管的源极同时连接所述第四NMOS管的栅极和漏极；
所述第四NMOS管的源极连接所述第一PMOS管的漏极。
结合第一方面，在第一方面的另一种实施方式中，所述第四NMOS管为至少两个且依次串联连接。
结合第一方面，在第一方面的再一种实施方式中，所述上拉通路还包括第三PMOS管，其中：
所述第三NMOS管的源极连接所述第三PMOS管的源极；
所述第三PMOS管的栅极连接漏极并连接至所述第一PMOS管的漏极。
结合第一方面，在第一方面的又一种实施方式中，所述第三PMOS管为至少两个且依次串联连接。
结合第一方面，在第一方面的又一种实施方式中，所述第一PMOS管、第一NMOS管和第三NMOS管为高压MOS管；
所述第二PMOS管和第二NMOS管为低压MOS管。
结合第一方面，在第一方面的又一种实施方式中，所述第四NMOS管为低压MOS管。
结合第一方面，在第一方面的又一种实施方式中，所述第三PMOS管为低压MOS管。
结合第一方面，在第一方面的又一种实施方式中，所述电平转换电路包括输入信号反向电路，所述输入信号反向电路包括第五PMOS管和第五NMOS管，其中：
所述第五PMOS管的栅极同时连接电平转换电路输入信号和所述第五NMOS管的栅极，源极连接高电压源，漏极连接所述第五NMOS管的漏极并输出电平转换电路输入信号的反向信号；
所述第五NMOS管的源极接地；
所述第五PMOS管和第五NMOS管均为高压MOS管。
第二方面，本发明实施例提供一种CPU芯片，包括上述的电平转换电路。
本发明实施例通过增加一支NMOS的上拉通路，极大地增强了上拉支路的上拉能力，并且提前了上拉支路的开启时间，因此，本发明实施例能够极大地提高电路的工作速度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为传统Level Shift电路的结构图；
图2为本发明的Level Shift电路第一实施例的结构图；
图3为图1所示传统电路和图2所示本发明电路中输出节点OUT1的波形对比示意图；
图4为本发明的Level Shift电路第二实施例的结构图；
图5为图2和图4所示本发明电路中上拉支路与下拉支路同时开启的时间窗口示意图；
图6为本发明的Level Shift电路第三实施例的结构图；
图7为本发明的Level Shift电路第四实施例的结构图；
图8为本发明的Level Shift电路第五实施例的结构图。
具体实施方式
下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
一方面，本发明实施例提供一种电平转换电路，用于实现高电源域信号向低电源域切换，具体可以有以下实施例。
实施例一
如图2所示，本实施例的电平转换电路包括第一PMOS管MP1、第一NMOS管MN1、第二PMOS管MP2和第二NMOS管MN2，其中：
第一PMOS管MP1的栅极作为电平转换电路的输入信号IN连接端，源极连接低电压源VDDL，漏极连接第一NMOS管MN1的漏极；
第一NMOS管MN1的栅极连接第一PMOS管MP1的栅极，源极接地VSS，漏极输出OUT1节点信号，同时连接第二PMOS管MP2和第二NMOS管MN2的栅极；
第二PMOS管MP2的源极连接低电压源VDDL，漏极作为电平转换电路的输出信号OUT连接端；
第二NMOS管MN2的源极接地VSS，漏极连接第二PMOS管MP2的漏极；
第一PMOS管MP1的源极和漏极之间设有上拉通路10，上拉通路10包括第三NMOS管MN3和第四NMOS管MN4；
第三NMOS管MN3的栅极连接电平转换电路输入信号IN的反向信号INB，源极同时连接第四NMOS管MN4的栅极和漏极，漏极连接第一PMOS管MP1的源极(也即低电压源VDDL)；
第四NMOS管MN4的源极连接第一PMOS管MP1的漏极。
本实施例中，VDDH为高电压源，VDDL为低电压源；第一PMOS管MP1、第一NMOS管MN1和第三NMOS管MN3为高压MOS管；第二PMOS管MP2和第二NMOS管MN2为低压MOS管。IN输入信号的摆幅为0～VDDH。
如图3所示，假如不存在上拉通路10即在图1所示传统方案的情况下，当IN输入信号从零电平开始上升时，MN1管在IN输入信号的电压上升到其阈值电压VTHN时将会开启，输出OUT1节点信号将从VDDL电平开始往下降；当IN输入信号从VDDH电平下降时，MP1管在IN输入信号下降到VDDL-|VTHP|之后才会导通(其中VTHP为PMOS管MP1开启的阈值电压)，VDDH通常为1.8v土10％，VDDL通常为0.75v土10％，VTHN、VTHP通常为400mv左右，因此可知，MP1管的导通时间过晚，OUT1节点信号的上升时间将会增大，会降低该电路的工作速度。
而本实施例中，增加了一支MN3与MN4上拉通路，上拉通路在INB信号电平达到2VTHN时就会开启，提前了上拉通路的开启时间，同时Level Shift电路的上拉能力得到了增强，减小了OUT1节点信号的上升时间，极大地提升了电路的工作速度。
优选的，第四NMOS管MN4为低压NMOS管，其最小尺寸将远远小于高压MOS管MN3，OUT1节点的寄生电容可以显著地减少，进一步有效地提高了电路的工作速度。
输入信号IN的反向信号INB的生成，可以采用本领域技术人员容易想到的各种电路形式，为方便实施，优选采用以下电路形式：
如图2所示，电平转换电路包括输入信号反向电路12，输入信号反向电路12包括第五PMOS管MP5和第五NMOS管MN5，其中：
第五PMOS管MP5的栅极同时连接电平转换电路输入信号IN和第五NMOS管MN5的栅极，源极连接高电压源VDDH，漏极连接第五NMOS管MN5的漏极并输出电平转换电路输入信号IN的反向信号INB，该反向信号INB连接至第三NMOS管MN3的栅极；
第五NMOS管MN5的源极接地VSS；
第五PMOS管MP5和第五NMOS管MN5均为高压MOS管。
这样，IN输入信号经过MN5与MP5产生一个反相控制信号INB，与MN3的栅端相连，该电路方便实施，损耗低。
综上，传统的Level Shift电路输出信号的上升沿时间太大，无法满足高速应用需求。本实施例增加了一支NMOS的上拉通路，极大地增强了上拉支路的上拉能力，并且提前了上拉支路的开启时间。同时，本实施例在NMOS管上拉支路上增加了一个二极管连接的低压MOS管MN4，提高了上拉支路的导通阈值电压，减少了上拉支路与下拉支路同时导通的时间，极大地减少了Level Shift的动态功耗。同时，二极管连接的MOS管可以使用低压MOS管，相对于高压MOS管，其可以有效地减小OUT1节点的寄生电容负载。最终本实施例实现了一种高速低功耗的Level Shift电路设计。
实施例二
如图4所示，基本结构与图2所示实施例相同，不同之处在于上拉通路省去了二极管连接的第四NMOS管MN4，仅包括第三NMOS管MN3，MN3的源极变为直接连接第一PMOS管MP1的漏极，此时，上拉通路的导通电压为VTHN。
如图5所示，图4所示实施例中MN1与MN3管的同时导通时间为t2，而图2所示实施例中上拉通路开启的电压增加到2VTHN，MN1与MN3管的同时导通时间降为t1，可以极大地减小电路的动态功耗。
实施例三
如图6所示，基本结构与图2所示实施例相同，不同之处在于二极管连接的低压PMOS管MP3代替了图2所示实施例中的MN4来实现设计目的，即上拉通路包括第三NMOS管MN3和第三PMOS管MP3，其中：
第三NMOS管MN3的栅极连接电平转换电路输入信号IN的反向信号INB，源极连接第三PMOS管MP3的源极，漏极连接第一PMOS管MP1的源极(也即低电压源VDDL)；
第三PMOS管MP3的栅极连接漏极并连接至第一PMOS管MP1的漏极；
第三PMOS管MP3为低压MOS管。
实施例四
如图7所示，基本结构与图2所示实施例相同，不同之处在于多个二极管连接的低压NMOS管代替图2所示实施例中的MN4来实现设计目的，或者说，第四NMOS管MN4为至少两个且依次串联连接。
实施例五
如图8所示，基本结构与图6所示实施例相同，不同之处在于多个二极管连接的低压PMOS管代替图6中MP3来实现设计目的，或者说，第三PMOS管MP3为至少两个且依次串联连接。
本发明上述实施例二至五均增加了一支NMOS的上拉通路，极大地增强了上拉支路的上拉能力，并且提前了上拉支路的开启时间。同时，本发明上述实施例三至五在NMOS管上拉支路上增加了二极管连接的低压MOS管，提高了上拉支路的导通阈值电压，减少了上拉支路与下拉支路同时导通的时间，极大地减少了Level Shift的动态功耗；二极管连接的MOS管可以使用低压MOS管，相对于高压MOS管，其可以有效地减小OUT1节点的寄生电容负载，因此实施例三至五具有高速低功耗的特点。
另一方面，本发明实施例提供一种CPU芯片，包括上述的电平转换电路，由于电平转换电路的结构与上相同，此处不再赘述。
本发明实施例的CPU芯片，其电平转换电路增加了一支NMOS的上拉通路，极大地增强了上拉支路的上拉能力，并且提前了上拉支路的开启时间，因此，本发明实施例能够极大地提高电路的工作速度。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种电平转换电路，用于实现高电源域信号向低电源域切换，其特征在于，包括第一PMOS管、第一NMOS管、第二PMOS管和第二NMOS管，其中：
所述第一PMOS管的栅极作为所述电平转换电路的输入信号连接端，源极连接低电压源，漏极连接所述第一NMOS管的漏极；
所述第一NMOS管的栅极连接所述第一PMOS管的栅极，源极接地，漏极同时连接所述第二PMOS管和第二NMOS管的栅极；
所述第二PMOS管的源极连接低电压源，漏极作为所述电平转换电路的输出信号连接端；
所述第二NMOS管的源极接地，漏极连接所述第二PMOS管的漏极；
所述第一PMOS管的源极和漏极之间设有上拉通路，所述上拉通路包括第三NMOS管，所述第三NMOS管的栅极连接电平转换电路输入信号的反向信号，源极连接所述第一PMOS管的漏极，漏极连接所述第一PMOS管的源极。
2.根据权利要求1所述的电平转换电路，其特征在于，所述上拉通路还包括第四NMOS管，其中：
所述第三NMOS管的源极同时连接所述第四NMOS管的栅极和漏极；
所述第四NMOS管的源极连接所述第一PMOS管的漏极。
3.根据权利要求2所述的电平转换电路，其特征在于，所述第四NMOS管为至少两个且依次串联连接。
4.根据权利要求1所述的电平转换电路，其特征在于，所述上拉通路还包括第三PMOS管，其中：
所述第三NMOS管的源极连接所述第三PMOS管的源极；
所述第三PMOS管的栅极连接漏极并连接至所述第一PMOS管的漏极。
5.根据权利要求4所述的电平转换电路，其特征在于，所述第三PMOS管为至少两个且依次串联连接。
6.根据权利要求1所述的电平转换电路，其特征在于，所述第一PMOS管、第一NMOS管和第三NMOS管为高压MOS管；
所述第二PMOS管和第二NMOS管为低压MOS管。
7.根据权利要求2所述的电平转换电路，其特征在于，所述第四NMOS管为低压MOS管。
8.根据权利要求4所述的电平转换电路，其特征在于，所述第三PMOS管为低压MOS管。
9.根据权利要求1-8中任一所述的电平转换电路，其特征在于，所述电平转换电路包括输入信号反向电路，所述输入信号反向电路包括第五PMOS管和第五NMOS管，其中：
所述第五PMOS管的栅极同时连接电平转换电路输入信号和所述第五NMOS管的栅极，源极连接高电压源，漏极连接所述第五NMOS管的漏极并输出电平转换电路输入信号的反向信号；
所述第五NMOS管的源极接地；
所述第五PMOS管和第五NMOS管均为高压MOS管。
10.一种CPU芯片，其特征在于，包括权利要求1-9中任一所述的电平转换电路。
CN202011282717.1A 2020-11-16 2020-11-16 电平转换电路及具有该电路的cpu芯片 Active CN112332833B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011282717.1A CN112332833B (zh) 2020-11-16 2020-11-16 电平转换电路及具有该电路的cpu芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011282717.1A CN112332833B (zh) 2020-11-16 2020-11-16 电平转换电路及具有该电路的cpu芯片

Publications (2)

Publication Number Publication Date
CN112332833A CN112332833A (zh) 2021-02-05
CN112332833B true CN112332833B (zh) 2022-08-26

Family

ID=74317444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011282717.1A Active CN112332833B (zh) 2020-11-16 2020-11-16 电平转换电路及具有该电路的cpu芯片

Country Status (1)

Country Link
CN (1) CN112332833B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115224936A (zh) * 2021-04-15 2022-10-21 瑞昱半导体股份有限公司 具有自适应机制的电压转换电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106899288A (zh) * 2017-02-21 2017-06-27 珠海市杰理科技股份有限公司 电平转换电路
CN109787612A (zh) * 2019-01-18 2019-05-21 河海大学常州校区 一种新型的宽范围亚阈值电平移位器电路
CN110504954A (zh) * 2019-09-30 2019-11-26 上海华力微电子有限公司 电平转换电路
US10608636B1 (en) * 2017-11-07 2020-03-31 Matthew Barlow SiC JFET logic output level-shifting using integrated-series forward-biased JFET gate-to-channel diode junctions
CN111478693A (zh) * 2020-05-07 2020-07-31 北京中科芯蕊科技有限公司 一种近阈值电平转换器
CN111786666A (zh) * 2020-08-19 2020-10-16 海光信息技术有限公司 电平移位电路
CN111900975A (zh) * 2020-08-06 2020-11-06 中科亿海微电子科技（苏州）有限公司 一种将高电压域信号转变为低电压域信号的电平转换电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101745753B1 (ko) * 2013-06-21 2017-06-13 매그나칩 반도체 유한회사 다중 전원용 레벨 시프터

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106899288A (zh) * 2017-02-21 2017-06-27 珠海市杰理科技股份有限公司 电平转换电路
US10608636B1 (en) * 2017-11-07 2020-03-31 Matthew Barlow SiC JFET logic output level-shifting using integrated-series forward-biased JFET gate-to-channel diode junctions
CN109787612A (zh) * 2019-01-18 2019-05-21 河海大学常州校区 一种新型的宽范围亚阈值电平移位器电路
CN110504954A (zh) * 2019-09-30 2019-11-26 上海华力微电子有限公司 电平转换电路
CN111478693A (zh) * 2020-05-07 2020-07-31 北京中科芯蕊科技有限公司 一种近阈值电平转换器
CN111900975A (zh) * 2020-08-06 2020-11-06 中科亿海微电子科技（苏州）有限公司 一种将高电压域信号转变为低电压域信号的电平转换电路
CN111786666A (zh) * 2020-08-19 2020-10-16 海光信息技术有限公司 电平移位电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Voltage up level shifter with improved performance and reduced power;Devesh Dwivedi等;《 2012 25th IEEE Canadian Conference on Electrical and Computer Engineering (CCECE)》;20120502;全文 *
基于40nm CMOS工艺的电平转换器的设计及优化;周欢欢等;《半导体技术》;20150203(第02期);全文 *

Also Published As

Publication number Publication date
CN112332833A (zh) 2021-02-05

Similar Documents

Publication Publication Date Title
US20180074788A1 (en) Ternary digit logic circuit
JP5430507B2 (ja) 電圧レベルシフタ
CN109818608B (zh) 一种高速高共模噪声抗扰的电平位移电路
CN112332833B (zh) 电平转换电路及具有该电路的cpu芯片
CN105515560A (zh) 一种电压转换电路
KR101341734B1 (ko) 전압 부스팅 기법을 이용한 cmos 차동 로직 회로
CN111130533A (zh) 一种高速高dv/dt抑制能力的电平位移器电路
CN110798201A (zh) 一种高速耐压电平转换电路
CN115913214B (zh) 正负高压电平转换电路
US9935636B1 (en) CMOS input buffer with low supply current and voltage down shifting
TWM616390U (zh) 低功率電壓位準移位器
CN103138741A (zh) 一种超低功耗电平位移电路
CN114826244A (zh) 一种电平移位电路
CN108206689B (zh) 电平转换驱动电路
TWM598009U (zh) 具輸出控制電路之電位轉換器
CN108540123B (zh) 电平转换电路
CN111355481A (zh) 一种电平转换器
TWM586017U (zh) 低功率電位轉換器
CN114629489B (zh) 一种电平转换电路和多电压域的电子设备
KR20080052239A (ko) 고속 비동기 디지털 신호레벨 변환회로
CN220156507U (zh) 一种电平转换电路
Joshi et al. A wide range level shifter using a self biased cascode current mirror with ptl based buffer
Kapoor et al. High performance CMOS voltage level shifters design for low voltage applications
TWM565921U (zh) 電壓位準移位器
CN115208381B (zh) 一种支持预置位的高速电平转换结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant