CN115208381B - 一种支持预置位的高速电平转换结构 - Google Patents

一种支持预置位的高速电平转换结构 Download PDF

Info

Publication number
CN115208381B
CN115208381B CN202211082353.1A CN202211082353A CN115208381B CN 115208381 B CN115208381 B CN 115208381B CN 202211082353 A CN202211082353 A CN 202211082353A CN 115208381 B CN115208381 B CN 115208381B
Authority
CN
China
Prior art keywords
tube
pmos
inverter
nmos
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211082353.1A
Other languages
English (en)
Other versions
CN115208381A (zh
Inventor
万璐绪
程雪峰
高国平
胡庆成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202211082353.1A priority Critical patent/CN115208381B/zh
Publication of CN115208381A publication Critical patent/CN115208381A/zh
Application granted granted Critical
Publication of CN115208381B publication Critical patent/CN115208381B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开一种支持预置位的高速电平转换结构，属于集成电路I/O端口设计领域。本发明的高速电平转换结构中添加了2组反相器和两组倒比管，有效地利用电路现态和次态之间的延时，实现了转换过程中的预开启和预关闭；同时通过预关闭将传统转换结构中的竞争关系转移到倒比管和中阈值管之间，提高了电平转换过程中下拉的速度，解决了普通电平转换电路高速率数据和宽电平范围无法兼容的问题。本发明的结构器件简单，器件可靠性更高，应用范围广，可推广普及于多电压域的芯片设计中。

Description

一种支持预置位的高速电平转换结构
技术领域
本发明涉及集成电路I/O端口设计技术领域，特别涉及一种支持预置位的高速电平转换结构。
背景技术
现代大规模集成电路中，常常需要在不同端口之间进行数据交互。为满足不同供电电压系统之间正常工作，高电平到低电平的转换可以通过简单的buffer驱动器来实现；但是受限于低电平的驱动能力，低电平到高电平的转换往往需要较为复杂的结构。因此，需要在两套电压域系统中间插入电平转换单元。不同逻辑单元对电平转换的电平范围和数据速率的要求也不同，常见的高速电平转换结构往往较为复杂且电压范围较小，无法推广普及到跨电压域高速接口领域。
一个典型的电平转换电路系统通常有一个由VDD1控制的输入系统（即VDD1系统）和由VDD2控制的输出系统（即VDD2系统），两个电压系统之间需要插入电平转换单元，VDD1系统的输出为电平转换的输入，VDD2系统的输入为电平转换的输出，如图1所示。
目前国际上高速电平转换电路多采用两种方式：1、在传统结构的基础上增加了二极管形式连接的PMOS管以限制上拉电流，同时还增加了两个一直处于截止区的PMOS管用于匹配上拉和下拉的驱动能力；2、利用衬底偏置效应调整输入级和输出级晶体管的阈值来实现TTL电平到CMOS高压电平转换。第一种方法无法保证电压的全摆副输出，第二种方法无法推广普及到全电压域。
发明内容
本发明的目的在于提供一种支持预置位的高速电平转换结构，以解决背景技术中的问题。
为解决上述技术问题，本发明提供了一种支持预置位的高速电平转换结构，包括输入端口L_S_IN、输出端口L_S_OUT、NMOS管MN1~MN4、PMOS管MP0~MP5和反相器INV1~INV7；
反相器INV1的输入端连接输入端口L_S_IN，反相器INV1的输出端同时与NMOS管MN1的栅端和反相器INV4的输入端相连接，反相器INV1的最高电平为输入电源VDD1；
使能信号EN与NMOS管MN3的栅端相连接，NMOS管MN3的源端和衬底均连接到最低电位GND，NMOS管MN3的漏端同时连接NMOS管MN1的源端和NMOS管MN2的源端，NMOS管MN1的衬底和NMOS管MN2的衬底均连到最低电位GND；NMOS管MN1的漏端同时连接PMOS管MP2的漏端、PMOS管MP4的栅端、PMOS管MP0的漏端和反相器INV3的输入端；
反相器INV3的输出端同时连接反相器INV2的输入端和PMOS管MP0的栅端；反相器INV2的输出端与PMOS管MP1的栅端相连接；PMOS管MP1的漏端与PMOS管MP2的源端相连接；反相器INV4的输出端与NMOS管MN2的栅端相连接，NMOS管MN2的漏端同时连接PMOS管MP2的栅端、PMOS管MP4的漏端、PMOS管MP5的漏端和反相器INV5的输入端；反相器INV5的输出端同时连接PMOS管MP5的栅端和反相器INV6的输入端；反相器INV6的输出端同时连接反相器INV7的输入端和PMOS管MP3的栅端；PMOS管MP3的漏端与PMOS管MP4的源端相连接；反相器INV7的输出端与输出端口L_S_OUT相连；
与使能信号EN相反的
Figure 100002_DEST_PATH_IMAGE001
信号接入NMOS管MN4的栅端，NMOS管MN4的源端和衬底均接最低电位GND，NMOS管MN4的漏端与输出端口L_S_OUT相连。
在一种实施方式中，所述PMOS管MP0~MP5的衬底电位均连接到输出电源VDD2；
反相器INV1、INV4的高电位连接到输入电源VDD1，
反相器INV2、NV3、INV5、INV6、INV7的高电位连接到输出电源VDD2；
PMOS管MP0、MP1、MP3、MP5的源端均连接到输出电源VDD2。
在一种实施方式中，所述PMOS管MP5和所述PMOS管MP0均是倒比管；所述NMOS管MN1和所述NMOS管MN2均是中阈值管。
本发明提供的支持预置位的高速电平转换结构，使用常规CMOS工艺中普通的PMOS管、NMOS管、倒比管和中阈值管实现，最高支持1Gbps的电平转换。本发明的高速电平转换结构中添加了2组反相器和两组倒比管，有效地利用电路现态和次态之间的延时，实现了转换过程中的预开启和预关闭；同时通过预关闭将传统转换结构中的竞争关系转移到倒比管和中阈值管之间，提高了电平转换过程中下拉的速度，解决了普通电平转换电路高速率数据和宽电平范围无法兼容的问题。本发明的结构器件简单，器件可靠性更高，应用范围广，可推广普及于多电压域的芯片设计中。
附图说明
图1为典型的电平转换电路系统。
图2为本发明提供的一种支持预置位的高速电平转换结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种支持预置位的高速电平转换结构作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供了一种支持预置位的高速电平转换结构，其结构如图2所示，包括NMOS管MN1~MN4、PMOS管MP0~MP5和反相器INV1~INV7。
反相器INV1的输入端连接输入端口L_S_IN，反相器INV1的输出端同时与NMOS管MN1的栅端和反相器INV4的输入端相连接，反相器INV1的最高电平为输入电源VDD1；使能信号EN与NMOS管MN3的栅端相连接，NMOS管MN3的源端和衬底均连接到最低电位GND，NMOS管MN3的漏端同时连接NMOS管MN1的源端和NMOS管MN2的源端，NMOS管MN1的衬底和NMOS管MN2的衬底均连到最低电位GND；NMOS管MN1的漏端同时连接PMOS管MP2的漏端、PMOS管MP4的栅端、PMOS管MP0的漏端和反相器INV3的输入端；反相器INV3的输出端同时连接反相器INV2的输入端和PMOS管MP0的栅端；反相器INV2的输出端与PMOS管MP1的栅端相连接；PMOS管MP1的漏端与PMOS管MP2的源端相连接；反相器INV4的输出端与NMOS管MN2的栅端相连接，NMOS管MN2的漏端同时连接PMOS管MP2的栅端、PMOS管MP4的漏端、PMOS管MP5的漏端和反相器INV5的输入端；反相器INV5的输出端同时连接PMOS管MP5的栅端和反相器INV6的输入端；反相器INV6的输出端同时连接反相器INV7的输入端和PMOS管MP3的栅端；PMOS管MP3的漏端与PMOS管MP4的源端相连接；反相器INV7的输出端与输出端口L_S_OUT相连；与使能信号EN相反的
Figure 816952DEST_PATH_IMAGE002
信号接入NMOS管MN4的栅端，NMOS管MN4的源端和衬底均接最低电位GND，NMOS管MN4的漏端与输出端口L_S_OUT相连；PMOS管MP0~MP5的衬底电位均连接到输出电源VDD2；反相器INV1、INV4的高电位连接到输入电源VDD1，反相器INV2、NV3、INV5、INV6、INV7的高电位连接到输出电源VDD2；PMOS管MP0、MP1、MP3、MP5的源端均连接到输出电源VDD2。
本发明的工作过程及工作原理为：请参阅图2，当使能信号EN为低时，整个电平转换结构的状态通过NMOS管MN3和MN4锁定到固定状态，输出端口L_S_OUT固定输出低电平，整个电平转换结构的静态功耗基本为0；当使能信号EN为高时，该电平转换结构处于正常传输态，当输入端口L_S_IN的输入信号为低电平，NMOS管MN1开启，由于PMOS管MP0的漏端信号C的前一个状态为高电平，所以PMOS管MP0的栅端信号B状态被预置为低电平、PMOS管MP1的栅端信号A被预置为高电平，得以将PMOS管MP0预开启，PMOS管MP1预关断，将PMOS管MP2与NMOS管MN1的竞争关系转移为倒比管MP0（即PMOS管MP0）和中阈值管MN1（即NMOS管MN1）的竞争，由于PMOS管MP0为倒比管，具有较弱的上拉能力，所以PMOS管MP0的漏端信号C可以被NMOS管MN1快速下拉到低电平，从而开启PMOS管MP4，同理，PMOS管MP3的栅端信号F被预置为低电平，电路可以实现快速输出低电平的功能；类似的，当输入信号为高电平时，PMOS管MP3的栅端信号F被前一个状态预置到高电平，PMOS管MP3被提前关断，将NMOS管MN2和PMOS管MP4的竞争关系转移到倒比管MP5（即PMOS管MP5）和NMOS管MN2（即NMOS管MN2）之间，从而使电路快速相应，更快地输出高电平。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (3)

1.一种支持预置位的高速电平转换结构，其特征在于，包括输入端口L_S_IN、输出端口L_S_OUT、NMOS管MN1~MN4、PMOS管MP0~MP5和反相器INV1~INV7；
反相器INV1的输入端连接输入端口L_S_IN，反相器INV1的输出端同时与NMOS管MN1的栅端和反相器INV4的输入端相连接，反相器INV1的最高电平为输入电源VDD1；
使能信号EN与NMOS管MN3的栅端相连接，NMOS管MN3的源端和衬底均连接到最低电位GND，NMOS管MN3的漏端同时连接NMOS管MN1的源端和NMOS管MN2的源端，NMOS管MN1的衬底和NMOS管MN2的衬底均连到最低电位GND；NMOS管MN1的漏端同时连接PMOS管MP2的漏端、PMOS管MP4的栅端、PMOS管MP0的漏端和反相器INV3的输入端；
反相器INV3的输出端同时连接反相器INV2的输入端和PMOS管MP0的栅端；反相器INV2的输出端与PMOS管MP1的栅端相连接；PMOS管MP1的漏端与PMOS管MP2的源端相连接；反相器INV4的输出端与NMOS管MN2的栅端相连接，NMOS管MN2的漏端同时连接PMOS管MP2的栅端、PMOS管MP4的漏端、PMOS管MP5的漏端和反相器INV5的输入端；反相器INV5的输出端同时连接PMOS管MP5的栅端和反相器INV6的输入端；反相器INV6的输出端同时连接反相器INV7的输入端和PMOS管MP3的栅端；PMOS管MP3的漏端与PMOS管MP4的源端相连接；反相器INV7的输出端与输出端口L_S_OUT相连；
与使能信号EN相反的
Figure DEST_PATH_IMAGE001
信号接入NMOS管MN4的栅端，NMOS管MN4的源端和衬底均接最低电位GND，NMOS管MN4的漏端与输出端口L_S_OUT相连。
2.如权利要求1所述的支持预置位的高速电平转换结构，其特征在于，所述PMOS管MP0~MP5的衬底电位均连接到输出电源VDD2；
反相器INV1、INV4的高电位连接到输入电源VDD1，
反相器INV2、NV3、INV5、INV6、INV7的高电位连接到输出电源VDD2；
PMOS管MP0、MP1、MP3、MP5的源端均连接到输出电源VDD2。
3.如权利要求1所述的支持预置位的高速电平转换结构，其特征在于，所述PMOS管MP5和所述PMOS管MP0均是倒比管；所述NMOS管MN1和所述NMOS管MN2均是中阈值管。
CN202211082353.1A 2022-09-06 2022-09-06 一种支持预置位的高速电平转换结构 Active CN115208381B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211082353.1A CN115208381B (zh) 2022-09-06 2022-09-06 一种支持预置位的高速电平转换结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211082353.1A CN115208381B (zh) 2022-09-06 2022-09-06 一种支持预置位的高速电平转换结构

Publications (2)

Publication Number Publication Date
CN115208381A CN115208381A (zh) 2022-10-18
CN115208381B true CN115208381B (zh) 2022-11-22

Family

ID=83572920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211082353.1A Active CN115208381B (zh) 2022-09-06 2022-09-06 一种支持预置位的高速电平转换结构

Country Status (1)

Country Link
CN (1) CN115208381B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110932549A (zh) * 2019-12-19 2020-03-27 西安航天民芯科技有限公司 一种高压降压型开关电源系统
CN111817705A (zh) * 2020-07-27 2020-10-23 中国电子科技集团公司第五十八研究所 一种自感应自加速双向电平转换电路
CN214101345U (zh) * 2020-12-17 2021-08-31 中国电子科技集团公司第五十八研究所 一种支持宽电平范围高速率数据的电平转换结构
CN113938126A (zh) * 2021-10-25 2022-01-14 中国电子科技集团公司第五十八研究所 一种电压锁存式电平转换电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110932549A (zh) * 2019-12-19 2020-03-27 西安航天民芯科技有限公司 一种高压降压型开关电源系统
CN111817705A (zh) * 2020-07-27 2020-10-23 中国电子科技集团公司第五十八研究所 一种自感应自加速双向电平转换电路
CN214101345U (zh) * 2020-12-17 2021-08-31 中国电子科技集团公司第五十八研究所 一种支持宽电平范围高速率数据的电平转换结构
CN113938126A (zh) * 2021-10-25 2022-01-14 中国电子科技集团公司第五十八研究所 一种电压锁存式电平转换电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种低功耗高速率宽电平范围的电平转换单元;胡庆成等;《电子与封装》;20220331;第22卷(第3期);全文 *

Also Published As

Publication number Publication date
CN115208381A (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
US6501306B1 (en) Data output circuit for semiconductor device with level shifter and method for outputting data using the same
US6819142B2 (en) Circuit for transforming a differential mode signal into a single ended signal with reduced standby current consumption
KR940006965B1 (ko) 출력회로
US7368970B2 (en) Level shifter circuit
US8334709B2 (en) Level shifter
CN111817705B (zh) 一种自感应自加速双向电平转换电路
CN110098830B (zh) 一种晶体管的衬底切换电路和电平转换电路
US10833678B1 (en) Performance CMOS voltage level-up shifter circuit topology using pre-drive pull-up transistors
CN115208381B (zh) 一种支持预置位的高速电平转换结构
CN110890885A (zh) 一种应用于混合电压输出缓冲器的高速电平转换电路
US6803788B2 (en) SSTL voltage translator with dynamic biasing
US6426658B1 (en) Buffers with reduced voltage input/output signals
Kapoor et al. High performance CMOS voltage level shifters design for low voltage applications
JPH05122049A (ja) 出力バツフア回路
TWI545584B (zh) 位準下降移位器
CN115102539B (zh) 一种适用于反熔丝fpga中的电平位移电路
CN114285402A (zh) 一种高速高稳态电平位移电路
KR100305710B1 (ko) 고속출력변환 기능을 가지는 전류감지형 씨모스 플립플롭
TWM639384U (zh) 用於具有多個電源的積體電路之高速低功率電位轉換器電路
TWM626414U (zh) 具電晶體堆疊結構之電壓位準轉換器
Guo et al. A novel mixed-voltage I/O buffer with low-voltage thin-oxide CMOS transistors
TWM629687U (zh) 高效能電壓位準移位器
CN117879586A (zh) 一种低栅压高摆幅电平位移驱动电路
TWM643204U (zh) 用於轉換小幅度輸入信號之電位轉換器
TWM626415U (zh) 減少靜態漏電流之電位轉換器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant