CN110890885A - 一种应用于混合电压输出缓冲器的高速电平转换电路 - Google Patents

一种应用于混合电压输出缓冲器的高速电平转换电路 Download PDF

Info

Publication number
CN110890885A
CN110890885A CN201910719419.5A CN201910719419A CN110890885A CN 110890885 A CN110890885 A CN 110890885A CN 201910719419 A CN201910719419 A CN 201910719419A CN 110890885 A CN110890885 A CN 110890885A
Authority
CN
China
Prior art keywords
vdd
vddio
logic
voltage
dout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910719419.5A
Other languages
English (en)
Inventor
王巍
赵元遥
赵汝法
袁军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Zhongyi Zhixin Technology Co Ltd
Original Assignee
Chongqing Zhongyi Zhixin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Zhongyi Zhixin Technology Co Ltd filed Critical Chongqing Zhongyi Zhixin Technology Co Ltd
Priority to CN201910719419.5A priority Critical patent/CN110890885A/zh
Publication of CN110890885A publication Critical patent/CN110890885A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Abstract

本发明请求保护一种应用于混合电压输出缓冲器的高速电平转换电路，该电路包括电平转换电路和VDDIO判断电路，在不同的电压模式下给输出缓冲器输出级驱动PMOS管提供对应正确的偏置信号。其中，VDDIO是输出缓冲器的工作模式电压，可以为VDD和2*VDD，DOUT是需要传输的脉冲信号，VDDIO判断电路根据VDDIO电压的大小给电平转换电路提供控制信号VG2。输出缓冲器在VDD模式下VG2为逻辑“0”，PM3、PM4关闭，NM3、NM4根据DOUT的电平状态各自导通或关闭，输出0—VDD的脉冲信号。在2*VDD模式下VG2为逻辑“1”，PM3、PM4导通，NM3、NM4关闭，输出VDD—2*VDD的脉冲信号。通过逻辑门控制VDDIO不同工作模式的电压产生路径以提高电平转换的速度，从而提高输出缓冲器传输频率。

Description

一种应用于混合电压输出缓冲器的高速电平转换电路
技术领域
本发明属于集成电路设计技术领域，具体涉及一种应用于混合电压输出缓冲器的高速电平转换电路。
背景技术
随着工艺技术的提升，在电路系统中可能会集成由不同工艺制造的芯片，为了满足信号传输的要求，同时减少制造成本，混合电压模式输出缓冲器对于各模块之间的信号传输是一个不错的解决方案。在具体的电路系统中，例如PCI 系统、DDR4等，对于信号的传输频率有更高的要求。在混合电压输出缓冲器电路中，不同的电压模式下低电平都是逻辑“0”，输出级NMOS栅端与传输信号直接相连。但是由于存在VDDIO＝VDD/2*VDD两种工作模式，其高电平不相同，输出PMOS的栅压需要经过电平转化才能输出对应的逻辑高电平，因此输出缓冲器的传输频率主要由电平转换的速度决定。
在传统的电平转换电路中，在两种电压模式下都利用了栅端接VDD的NMOS 提供电平保护，以避免出现MOS过栅压。VDDIO＝2*VDD模式的电压产生路径采用 PMOS栅端接固定偏置的结构，由于漏端所接保护电路及NMOS控制管，随着传输信号频率的提升，源端电压上升到VDD变得很慢，以至不能输出对应正确的脉冲信号，同时还需要设计偏置电路给PMOS栅端提供固定的偏置电压。电平转换电路为了能够满足高速电路规格，在两种电压模式下的传输频率还要一致，需要改变已有的控制方式。
发明内容
本发明旨在解决以上现有技术的问题。提出了一种解决目前混合电压输出缓冲器的电平转换电路所存在转换速度慢的问题的应用于混合电压输出缓冲器的高速电平转换电路。本发明的技术方案如下：
一种应用于混合电压输出缓冲器的高速电平转换电路，其包括：改进的电平转换电路和VDDIO判断电路，所述VDDIO判断电路的功能是根据VDDIO电压的大小输出控制信号VG2；传输信号DOUT、VG2和VG2N通过逻辑门控制电平转换电路中对应MOS管的开启或关闭，在VDDIO不同模式下为输出级驱动PMOS管提供正确的高频脉冲偏置控制信号，所述电平转换电路电路由PM1—PM4四个P型场效应管、NM1—NM4四个N型场效应晶体管、两个与非逻辑门NAND1和NAND2、两个与逻辑门AND1、AND2和两个非逻辑门INV1、INV2构成，PM1、PM2源端接VDDIO，栅端交叉接到PM3、PM4漏端，PM3、PM4源端接VDD，栅端分别由与非逻辑门NAND1、NAND2控制。NM1、NM2栅端接VDD，为NM3、NM4提供电平保护以防止过栅压， NM3、NM4栅端由逻辑与门AND1、AND2控制，漏端都连接GND。输入信号DOUT 连接NAND2、AND2的输入端，同时DOUT经过非逻辑门INV1后接NAND1、AND1 的输入端。VDDIO控制信号VG2连接NAND1、AND1的输入端，经过非逻辑门INV2 后产生VG2N，连接NAND2、AND2的输入端，PM2、NM2和PM4漏端相连产生输出信号VG1OUT；
所述VDDIO判断电路由PM5—PM12八个PMOS、PM5—PM7三个NMOS和一个非逻辑门INV3构成，PM5源端接VDDIO，栅端接VDD，以此来判断VDDIO与VDD 相比的大小，PM6—PM10的栅端与漏端依次相连形成二极管形式的分压电阻，同时NM5栅端接VDD提供电平保护，PM11栅端接PM6漏端，源端接VDD，PM12、 NM6栅端、NM7漏端和PM8漏端相连，PM12、NM6漏端和NM7栅漏相连经过非逻辑门INV3产生控制信号VG2。
进一步的，所述VDDIO判断电路在VDDIO＝VDD模式下，由于PM5的栅端接VDD， PM5处于关闭状态，PM5—PM10支路没有电流流过，此时PM11和PM12导通，NM6 截止，NM7栅端为高电平VDD，NM7导通后将PM12和NM6的栅端电压保持在低电平逻辑“0”，经过非逻辑门INV3后VG2输出逻辑“0”，相反，在VDDIO＝2*VDD 模式下，PM5处于导通状态，PM6漏端电压高于VDD，PM11、PM12截止，NM6开始导通后，其漏端电压为逻辑“0”，NM7也处于截止状态，使NM6保持导通状态，经过非逻辑门INV3后VG2输出逻辑“1”。
进一步的，所述高速电平转换电路的原理在于根据VG2和DOUT控制逻辑门的开启状态，传输信号DOUT为脉冲信号，根据VG2和DOUT控制逻辑门的状态，VDDIO 电压判断电路输出VG2后就保持不变，电平转换电路输出信号频率跟随DOUT的变化。
进一步的，电平转换电路在VDDIO＝VDD模式下，VG2为逻辑“0”，PM3、PM4 关闭。当DOUT为逻辑“1”时，NM3截止、NM4导通，VG1OUT输出GND，同时PM1 导通后PM2栅端电压保持在VDDIO；当DOUT为逻辑“0”时，NM3导通、NM4截止，VG1OUT输出电压为VDDIO＝VDD，因此输出信号VG1OUT可以根据DOUT频率输出0 —VDD的脉冲信号，同样地，在VDDIO＝2*VDD模式下VG2为逻辑“1”，DOUT为逻辑“1”时，VG1OUT输出电压为VDD；DOUT为逻辑“0”时，VG1OUT输出电压为VDDIO＝2*VDD， VG1OUT也相应的输出VDD—2*VDD的脉冲信号。在对应的工作模式下，只有一条VG1OUT电压产生路径是导通的并且各MOS管栅端由逻辑门直接控制，可以提高电平转换的速度。
本发明的优点及有益效果如下：
本发明通过提供一种应用于混合电压输出缓冲器的高速电平转换电路，采用VDDIO判断电路为电平转换电路提供控制状态信号VG2，本发明的创新在于在电平转换电路中VDDIO不同模式下只有一条转换路径是导通的，传输信号 DOUT与VG2通过与非、与逻辑门直接控制MOS栅端，同时NM1、NM2的存在也避免了MOS过栅压。在VDDIO＝2*VDD时，电压产生路径由两组与非逻辑门控制的PMOS组成，其源端接VDD，在传输频率上升后漏端电压可以快速上升到VDD，保证电平转换电路输出正确的脉冲信号。在传输信号频率达到 1GHz，同时满足延时要求的前提下，本发明的电路在VDDIO＝VDD/2*VDD两种电压模式下均可以产生正确的脉冲控制信号。
附图说明
图1是本发明提供优选实施例传统混合电压电平转换电路图；
图2是本发明提出的混合电压电平转换电路图；
图3是混合模式电平转换频率仿真图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是：
图1所示为传统混合电压电平转换电路。该电路可实现VDDIO＝VDD/2*VDD 的电压转换，输入信号DOUT是转换传输的脉冲信号，VG2为VDDIO电压值判断信号。电路原理如下，在VDDIO＝VDD模式下VG2为逻辑“0”，此时NMOS 管NM1、NM2保持开启，当DOUT＝“1”时，NM5导通、NM6关闭，所以NM1漏端电压为GND，使PM2导通后VG1OUT电压为VDDIO＝VDD；同样的，当DOUT＝“0”时，NM5关闭、NM6导通，所以NM2导通后VG1OUT电压为GND，同时使PM1导通后将PM2栅端电压保持在VDDIO，使其保持关闭。在VDDIO＝VDD模式下VG2 为逻辑“1”，当DOUT＝“1”时，NM5导通、NM1和NM6关闭，此时NM1漏端电压为VP+VTHP3，使PM2导通后VG1OUT电压为VDDIO＝2*VDD,当DOUT＝“1”时,VG1OUT电压为VP+VTHP4.
此电路虽可以实现混合电压电平转换功能，但是数据转换频率较低不能满足现在高速电路的规格，主要原因在于在VDDIO＝2*VDD模式下，由于PM3 和PM4栅端接偏置电压及漏端接的NM3—NM6 NMOS管，在导通状态下PM3或 PM4源端电压上升到VP+VTHP3/4的速度变慢，不能正常产生对应的VG1OUT电压，因此无法完成DOUT的电平转换。同时还需设计电路产生PM3和PM4的栅端偏置电压使VP+VTHP3/4电压能够导通PM2/1，这会增加电路的面积。
图2所示为本发明所设计的一种应用于混合电压输出缓冲器的高速电平转换电路，其包括：改进的电平转换电路和VDDIO判断电路，所述VDDIO判断电路的功能是根据VDDIO电压的大小输出控制信号VG2；传输信号DOUT、VG2和VG2N通过逻辑门控制电平转换电路中对应MOS管的开启或关闭，在VDDIO不同模式下为输出级驱动PMOS管提供正确的高频脉冲偏置控制信号。所述电平转换电路电路由PM1—PM4四个P型场效应管、NM1—NM4四个N型场效应晶体管、两个与非逻辑门NAND1和NAND2、两个与逻辑门AND1、AND2和两个非逻辑门INV1、INV2 构成，PM1、PM2源端接VDDIO，栅端交叉接到PM3、PM4漏端，PM3、PM4源端接 VDD，栅端分别由与非逻辑门NAND1、NAND2控制。NM1、NM2栅端接VDD，为NM3、 NM4提供电平保护以防止过栅压，NM3、NM4栅端由逻辑与门AND1、AND2控制，漏端都连接GND。输入信号DOUT连接NAND2、AND2的输入端，同时DOUT经过非逻辑门INV1后接NAND1、AND1的输入端。VDDIO控制信号VG2连接NAND1、AND1 的输入端，经过非逻辑门INV2后产生VG2N，连接NAND2、AND2的输入端，PM2、 NM2和PM4漏端相连产生输出信号VG1OUT；
所述VDDIO判断电路由PM5—PM12八个PMOS、PM5—PM7三个NMOS和一个非逻辑门INV3构成，PM5源端接VDDIO，栅端接VDD，以此来判断VDDIO与VDD 相比的大小，PM6—PM10的栅端与漏端依次相连形成二极管形式的分压电阻，同时NM5栅端接VDD提供电平保护，PM11栅端接PM6漏端，源端接VDD，PM12、 NM6栅端、NM7漏端和PM8漏端相连，PM12、NM6漏端和NM7栅漏相连经过非逻辑门INV3产生控制信号VG2。
优选的，所述VDDIO判断电路在VDDIO＝VDD模式下，由于PM5的栅端接VDD， PM5处于关闭状态，PM5—PM10支路没有电流流过，此时PM11和PM12导通，NM6 截止，NM7栅端为高电平VDD，NM7导通后将PM12和NM6的栅端电压保持在低电平逻辑“0”，经过非逻辑门INV3后VG2输出逻辑“0”，相反，在VDDIO＝2*VDD 模式下，PM5处于导通状态，PM6漏端电压高于VDD，PM11、PM12截止，NM6开始导通后，其漏端电压为逻辑“0”，NM7也处于截止状态，使NM6保持导通状态，经过非逻辑门INV3后VG2输出逻辑“1”。
优选的，所述高速电平转换电路的原理在于根据VG2和DOUT控制逻辑门的开启状态，传输信号DOUT为脉冲信号，根据VG2和DOUT控制逻辑门的状态，VDDIO 电压判断电路输出VG2后就保持不变，电平转换电路输出信号频率跟随DOUT的变化。电平转换电路在VDDIO＝VDD模式下，VG2为逻辑“0”，PM3、PM4关闭。当 DOUT为逻辑“1”时，NM3截止、NM4导通，VG1OUT输出GND，同时PM1导通后PM2 栅端电压保持在VDDIO；当DOUT为逻辑“0”时，NM3导通、NM4截止，VG1OUT输出电压为VDDIO＝VDD，因此输出信号VG1OUT可以根据DOUT频率输出0—VDD的脉冲信号，同样地，在VDDIO＝2*VDD模式下VG2为逻辑“1”，DOUT为逻辑“1”时， VG1OUT输出电压为VDD；DOUT为逻辑“0”时，VG1OUT输出电压为VDDIO＝2*VDD，VG1OUT也相应的输出VDD—2*VDD的脉冲信号。在对应的工作模式下，只有一条VG1OUT电压产生路径是导通的并且各MOS管栅端由逻辑门直接控制，可以提高电平转换的速度。
相比于传统的电路，改变了混合电压不同模式下的转换路径，在不需要偏置电压的前提下直接利用VG2和DOUT控制逻辑门的开启状态。VDDIO＝2*VDD 模式下的PMOS由NAND逻辑门控制，NM3和NM4由AND逻辑门控制，VDDIO电压判断电路输出VG2后就保持不变，电平转换电路输出信号频率跟随DOUT的变化。电路原理如下，在VDDIO＝VDD模式下，VG2为逻辑“0”，PM3、PM4关闭。当DOUT 为逻辑“1”时，NM3截止、NM4导通，VG1OUT输出GND，同时PM1导通后PM2栅端电压保持在VDDIO；当DOUT为逻辑“0”时，NM3导通、NM4截止，VG1OUT输出电压为VDDIO＝VDD，因此输出信号VG1OUT可以根据DOUT频率输出0—VDD的脉冲信号。同样地，在VDDIO＝2*VDD模式下,VG2为逻辑“1”DOUT为逻辑“1”时， VG1OUT输出电压为VDD；DOUT为逻辑“0”时，VG1OUT输出电压为VDDIO，VG1OUT也相应的输出VDD—2*VDD的脉冲信号。在对应的工作模式下，只有一条VG1OUT电压产生路径是导通的并且各MOS管栅端由逻辑门直接控制，可以提高电平转换的速度。
图3所示为本发明所设计电路的混合模式电平转换频率仿真图。以TSMC 90nm VDD＝1.2V工艺为例，DOUT输入脉冲信号频率为1GHz，在5种工艺角(SS TT FF SF FS)、温度0℃—100℃环境下进行仿真。仿真结果如图所示，当VDDIO＝1.2V 时，电平转换电路输出信号VG1OUT能够产生0—1.2V的脉冲信号，对应电平逻辑与原理一致。当VDDIO＝2.5V时,VG1OUT输出为1.2—2.5V的脉冲信号，在DOUT 为逻辑高电平时，输出电压在1.3V上下变化，但是不影响输出级驱动MOS管的开启。在VDDIO＝1.2/2.5V两种工作模式下，电平转换电路输出信号VG1OUT的延时同步，并且小于100ps，因此本发明所设计电路在满足延时要求的前提下能够有效的提高电平转换电路的转换频率。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (4)

1.一种应用于混合电压输出缓冲器的高速电平转换电路，其特征在于，包括：电平转换电路和VDDIO判断电路，所述VDDIO判断电路的功能是根据VDDIO电压的大小输出控制信号VG2；传输信号DOUT、VG2和VG2N通过逻辑门控制电平转换电路中对应MOS管的开启或关闭，在VDDIO不同模式下为输出级驱动PMOS管提供正确的高频脉冲偏置控制信号，所述电平转换电路电路由PM1—PM4四个P型场效应管、NM1—NM4四个N型场效应晶体管、两个与非逻辑门NAND1和NAND2、两个与逻辑门AND1、AND2和两个非逻辑门INV1、INV2构成，PM1、PM2源端接VDDIO，栅端交叉接到PM3、PM4漏端，PM3、PM4源端接VDD，栅端分别由与非逻辑门NAND1、NAND2控制。NM1、NM2栅端接VDD，为NM3、NM4提供电平保护以防止过栅压，NM3、NM4栅端由逻辑与门AND1、AND2控制，漏端都连接GND。输入信号DOUT连接NAND2、AND2的输入端，同时DOUT经过非逻辑门INV1后接NAND1、AND1的输入端。VDDIO控制信号VG2连接NAND1、AND1的输入端，经过非逻辑门INV2后产生VG2N，连接NAND2、AND2的输入端，PM2、NM2和PM4漏端相连产生输出信号VG1OUT；
所述VDDIO判断电路由PM5—PM12八个PMOS、PM5—PM7三个NMOS和一个非逻辑门INV3构成，PM5源端接VDDIO，栅端接VDD，以此来判断VDDIO与VDD相比的大小，PM6—PM10的栅端与漏端依次相连形成二极管形式的分压电阻，同时NM5栅端接VDD提供电平保护，PM11栅端接PM6漏端，源端接VDD，PM12、NM6栅端、NM7漏端和PM8漏端相连，PM12、NM6漏端和NM7栅漏相连经过非逻辑门INV3产生控制信号VG2。
2.根据权利要求1所述的一种应用于混合电压输出缓冲器的高速电平转换电路，其特征在于，所述VDDIO判断电路在VDDIO＝VDD模式下，由于PM5的栅端接VDD，PM5处于关闭状态，PM5—PM10支路没有电流流过，此时PM11和PM12导通，NM6截止，NM7栅端为高电平VDD，NM7导通后将PM12和NM6的栅端电压保持在低电平逻辑“0”，经过非逻辑门INV3后VG2输出逻辑“0”，相反，在VDDIO＝2*VDD模式下，PM5处于导通状态，PM6漏端电压高于VDD，PM11、PM12截止，NM6开始导通后，其漏端电压为逻辑“0”，NM7也处于截止状态，使NM6保持导通状态，经过非逻辑门INV3后VG2输出逻辑“1”。
3.根据权利要求1所述的一种应用于混合电压输出缓冲器的高速电平转换电路，其特征在于，所述高速电平转换电路的原理在于根据VG2和DOUT控制逻辑门的开启状态，传输信号DOUT为脉冲信号，根据VG2和DOUT控制逻辑门的状态，VDDIO电压判断电路输出VG2后就保持不变，电平转换电路输出信号频率跟随DOUT的变化。
4.根据权利要求3所述的一种应用于混合电压输出缓冲器的高速电平转换电路，其特征在于，电平转换电路在VDDIO＝VDD模式下，VG2为逻辑“0”，PM3、PM4关闭。当DOUT为逻辑“1”时，NM3截止、NM4导通，VG1OUT输出GND，同时PM1导通后PM2栅端电压保持在VDDIO；当DOUT为逻辑“0”时，NM3导通、NM4截止，VG1OUT输出电压为VDDIO＝VDD，因此输出信号VG1OUT可以根据DOUT频率输出0—VDD的脉冲信号，同样地，在VDDIO＝2*VDD模式下VG2为逻辑“1”，DOUT为逻辑“1”时，VG1OUT输出电压为VDD；DOUT为逻辑“0”时，VG1OUT输出电压为VDDIO＝2*VDD，VG1OUT也相应的输出VDD—2*VDD的脉冲信号。在对应的工作模式下，只有一条VG1OUT电压产生路径是导通的并且各MOS管栅端由逻辑门直接控制，可以提高电平转换的速度。
CN201910719419.5A 2019-08-06 2019-08-06 一种应用于混合电压输出缓冲器的高速电平转换电路 Pending CN110890885A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910719419.5A CN110890885A (zh) 2019-08-06 2019-08-06 一种应用于混合电压输出缓冲器的高速电平转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910719419.5A CN110890885A (zh) 2019-08-06 2019-08-06 一种应用于混合电压输出缓冲器的高速电平转换电路

Publications (1)

Publication Number Publication Date
CN110890885A true CN110890885A (zh) 2020-03-17

Family

ID=69745855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910719419.5A Pending CN110890885A (zh) 2019-08-06 2019-08-06 一种应用于混合电压输出缓冲器的高速电平转换电路

Country Status (1)

Country Link
CN (1) CN110890885A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112526581A (zh) * 2020-11-26 2021-03-19 重庆邮电大学 一种适用于辐射检测前端读出电路的时间甄别器
CN114421950A (zh) * 2022-01-17 2022-04-29 北京奕斯伟计算技术有限公司 电平转换电路、芯片及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112526581A (zh) * 2020-11-26 2021-03-19 重庆邮电大学 一种适用于辐射检测前端读出电路的时间甄别器
CN114421950A (zh) * 2022-01-17 2022-04-29 北京奕斯伟计算技术有限公司 电平转换电路、芯片及显示装置

Similar Documents

Publication Publication Date Title
JP4327411B2 (ja) 半導体装置
US7046067B2 (en) Thin-oxide devices for high voltage I/O drivers
EP2241009A1 (en) Low-swing cmos input circuit
CN111817705B (zh) 一种自感应自加速双向电平转换电路
US20140218070A1 (en) Voltage translator
JPH0964718A (ja) 出力バッファ回路
CN110890885A (zh) 一种应用于混合电压输出缓冲器的高速电平转换电路
JP2003032098A (ja) 出力バッファ回路
WO2020057138A1 (zh) 全摆幅电压转换电路及应用其的运算单元、芯片、算力板和计算设备
JP2013150219A (ja) 半導体集積回路
US7999573B2 (en) Low-voltage-to-high-voltage level converter for digital signals and related integrated circuit, system, and method
TWI524672B (zh) 電壓位準轉換器及保持電壓位準轉換器之方法
JP4774287B2 (ja) 出力回路
JP4724575B2 (ja) レベル変換回路
KR100925034B1 (ko) 비동기 디지털 신호레벨 변환회로
CN110601691B (zh) 电平移位电路
CN114826244A (zh) 一种电平移位电路
CN109787607B (zh) 基于低压器件的高压高速io电路
Parimala et al. Subthreshold voltage to supply voltage level shifter using modified revised wilson current mirror
CN215528990U (zh) 一种新型高速ddr发送电路
JPWO2020100681A1 (ja) レベルシフト回路、及び電子機器
CN115208381B (zh) 一种支持预置位的高速电平转换结构
CN112383298B (zh) 一种ddr发送电路
US20240162899A1 (en) Cascoded transistor switch
KR100907017B1 (ko) 반도체 메모리 장치의 레벨 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination