TWI524672B - 電壓位準轉換器及保持電壓位準轉換器之方法 - Google Patents
電壓位準轉換器及保持電壓位準轉換器之方法 Download PDFInfo
- Publication number
- TWI524672B TWI524672B TW098129825A TW98129825A TWI524672B TW I524672 B TWI524672 B TW I524672B TW 098129825 A TW098129825 A TW 098129825A TW 98129825 A TW98129825 A TW 98129825A TW I524672 B TWI524672 B TW I524672B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- output
- voltage level
- control circuit
- interleaved
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Power Conversion In General (AREA)
Description
本發明係關於一種位準轉換電路,其運用一通行開關裝置,用於埠隔離,以及更特別地,關於對在具有不同電源供應位準之電路間的信號提供二條路徑之位準轉換電路。
位準轉換器包含一通行裝置,一般為MOS電晶體,其汲極定義為一埠以及其源極定義為第二埠。位準電晶體容許資訊在例如對連接至一埠以+3V電力驅動之系統以及對該第二埠以+1.8V電力驅動之系統之間作轉換。
習知系統係指不管電源供應順序,尤其在降低功率散逸及增加速度時,保持隔離以及可操作性。
然而,習知系統仍繼續存在一限制。該限制為當供應至該通行開關的電力為零或者非常低時,在通行開關之該等埠上之較高電位可能造成關閉(off)的通行開關變為導通,造成連接至該等埠或者連接至該通行開關本身之電路的其中一者或兩者的功能故障或者錯誤的邏輯運算。
在此所用的用語”連接(connected)”意指功能上接觸或連結,其中可配置不影響該”連接”的功能性之被動或其它構件。
確保保持該通行開關關閉狀態而不管在該等埠上的電壓以及該通行開關本身的電源供應是有助益的。
本發明係當該等電路之電源供應被隔離而存在於該等埠(電壓位準超過該通行開關之電壓位準)時,提供維持該通行開關關閉狀態。本發明評估該等埠電壓與該通行開關間的差異,以及確保維持該通行開關關閉狀態而不管該等埠電壓為何。
將例示說明的是,本發明提供一種選擇在該通行開關之任一埠上的電壓並供應較高的電壓以控制該通行開關之電路。在此方式下,該通行開關之閘極電壓將一直低於或者等於任一埠上的電壓,並且該通行開關之關閉狀態將被維持。
熟於本技藝人士當知,雖然下列發明說明將參照例示實施例、圖式及使用的方法來進行,惟本發明並非試圖侷限於這些實施例及使用方法。更確切地,本發明係以大範圍來界定並試圖以隨附申請專利範圍中的主張來界定。
第1圖為說明本發明之示意方塊圖。在此,控制電路2係確保當供應至該通行電晶體的電源Vcc為零伏特時,該等埠A及B之電壓轉換不會改變該通行開關、該n型電晶體4的關閉狀態。
在正常操作下,其中Vcc為若干正值,第1圖之電路如下述操作:若Vsig不被控制方塊12所影響,則A與B間之較高電壓會出現在Vsig。若A低於B,則M44會導通且M45關閉。M44將在B上的電壓轉換為Vsig,且若在B上的電壓低於A,則M45會被導通而將在A上的電壓轉換為Vsig。
仍在處於正常操作下,於第1圖中,EN為低真信號,故當EN為高位準時,點D伴隨Vsig並高於A或B,Vout為低位準且電晶體4關閉。當EN為低位準時,D為低位準,Vout為A或B中較高者,且該電晶體4導通。緩衝器8為非反相且緩衝器10為反相。
然而,若Vcc為零,即不管在A或B上的電壓為何,以及不管A或B之電壓回轉率為何,該操作均使該電晶體4關閉。第2圖係說明提供此功能之電路。
若Vcc為零,則考量EN將為零。此將為假設以Vcc驅動用以產生EN之該電路的情況。M4、M5及M6之閘極為零且其均為關閉(off)。M0及M1為M9及M8之交錯連接反相器。這些電晶體的尺寸係被選擇使得該等交錯連接反相器將決定點Ia在零伏特。該尺寸選擇將使M0與M8小於(且因此電阻高於)M1及M9。Ia將為低電流且將導通M3,其中D將等於Vsig。
須注意,若EN在Vcc為零時是高位準,M7即可被導通,M5及M6關閉,但M4可被導通且Ia再度為低位準。M3可被導通且D仍等於Vsig。
在實例中,EN為低位準且Vcc為高位準,Ia將為高位準,D將為低位準以及該通行電晶體將被導通。若Vcc接著變低,則M5與M6將關閉(M4已關閉)。M6保持D為低位準以及D目前被釋出且為浮動的。
在操作中,參照第1圖,Vsig係高於A或B,但若這些電壓相對於彼此而移動非常快速,在Vsig上即可能會有一快速電壓變換。Vsig可快速降至接近零,且快速回升至若干正位準。在此實例中,相對於第2圖,Ia必須仍處於零伏特且M3仍然導通使點D為Vsig。
M10、M0及該電容器C伴隨該等交錯連接電晶體之相對尺寸而形成一RC延遲,其確保上述操作。該電容器C使Ia的回應變慢而足以容許該交錯連接閘極決定將維持Ia為低位準之該Vsig改變。M10更在電容器C之充電路徑中藉由增加串聯電阻來變慢。該電容器C也使Vsig處之快速邊緣變化不能跨在M0上且不能使該交錯連接電晶體閂鎖為錯誤狀態而使Ia受到影響。
須知,上述實施例在本文係以範例呈現,且其可為種種變化及替代方案。因此,本發明應被廣泛視為僅如後附申請專利範圍所界定。
2...控制電路
A、B...埠
4...N型電晶體
8、10...緩衝器
M4~M9...場效應電晶體
M0、M1...交錯連接反相器
C...電容器
Vsig、Vcc、Vout...電壓
EN...信號
第1圖為位準電晶體及通行開關之電路示意圖;以及
第2圖為第1圖之控制電路示意圖。
2‧‧‧控制電路
A、B‧‧‧埠
4‧‧‧N型電晶體
8、10‧‧‧緩衝器
C‧‧‧電容器
Vsig、Vcc、Vout‧‧‧電壓
EN‧‧‧信號
Claims (8)
- 一種電壓位準轉換器,包含:一通行電晶體,具有一控制輸入以及二個埠或接點,每一埠或接點均連接至當該通行電晶體導通時將多個信號經由該通行電晶體而互相轉移之電路,以及其中該等信號可具有不同電壓;二個交錯連接電晶體,各具有連接至該通行電晶體之該等埠之一者的控制輸入,而該等交錯連接電晶體之每一者的輸出連接在一起以形成第一輸出,其中該交錯連接構成將該等埠電壓之較高者轉移至第一輸出;第一控制電路,具有一控制輸出,該控制電路由一電源電壓供電,該控制電路連接至該第一輸出;反相器,具有一輸入及一輸出,其中該第一輸出經由該控制電路而轉移至該反相器之輸入;以及其中該反相器之輸出係連接至該通行電晶體之控制輸入;以及,不管該等埠電壓之值或變化為何,當供應至該控制電路之該電源電壓為零伏特或接近零伏特時,該反相器之輸入維持低準位,以保持將該通行電晶體關閉。
- 如申請專利範圍第1項之電壓位準轉換器,其中該控制電路包含:第一電晶體,具有一控制輸入,以及一連接至該第一輸出之輸入接點與一連接至該反相器輸入之輸出; 一閂鎖電路,具有一連接至該第一電晶體控制輸入之輸出;以及一連接至該第一輸出之輸入,其中不管在該第一輸出上的電壓或電壓變化為何,當供應至該控制電路之電源電壓為低電壓時,該閂鎖電路之輸出一直為低準位。
- 如申請專利範圍第2項之電壓位準轉換器,其中該閂鎖電路包含:第一對交錯連接電晶體;第二對交錯連接電晶體,配置於該第一對交錯連接電晶體下方;其中該第一對交錯連接電晶體之汲極係連接至該第二對交錯連接電晶體之汲極,以及其中在該第一與第二對交錯連接電晶體中,電晶體的尺寸沒有一致且不平衡,使得該第一與第二對交錯連接電晶體將決定一已知狀態。
- 如申請專利範圍第3項之電壓位準轉換器,其更包含一電容器,其連接至該第一對交錯連接電晶體之其中一個電晶體與該第二對交錯連接電晶體之其中一個電晶體的汲極,其中該電容器使電壓升及電壓降變慢數倍,使得該第一及第二對交錯連接電晶體之狀態決定並仍然處於已知狀態。
- 一種保持電壓位準轉換器之方法,其中該電壓位準轉換器具有二個埠以及一控制輸入,當驅動使該電壓位準轉換器開啟或關閉之控制電路的電壓降至零或接近零時,該電壓位準轉換器係處於關閉狀態,該方法包含下列步 驟:將該電壓位準轉換器設置在二個電路之間,該兩個電路係在每一埠上產生不同電壓;選擇在該等埠的電壓中較高的電壓;提供該經選擇的電壓至該控制電路;以及當該控制電路使該電壓位準轉換器關閉時,接著該控制電路的供電降至零或接近零電壓,保持該電壓位準轉換器之關閉狀態。
- 如申請專利範圍第5項之方法,其更包含閂鎖該控制電路之輸出的步驟。
- 如申請專利範圍第6項之方法,其更包含使該閂鎖電路不平衡以決定一已知狀態的步驟。
- 如申請專利範圍第7項之方法,其中使該閂鎖電路不平衡以決定一已知狀態之步驟包含連接一電容器至該閂鎖之步驟。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/205,178 US7782116B2 (en) | 2008-09-05 | 2008-09-05 | Power supply insensitive voltage level translator |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201021421A TW201021421A (en) | 2010-06-01 |
TWI524672B true TWI524672B (zh) | 2016-03-01 |
Family
ID=41797714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098129825A TWI524672B (zh) | 2008-09-05 | 2009-09-04 | 電壓位準轉換器及保持電壓位準轉換器之方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7782116B2 (zh) |
KR (1) | KR101050889B1 (zh) |
CN (1) | CN102187577B (zh) |
TW (1) | TWI524672B (zh) |
WO (1) | WO2010027452A2 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8461905B2 (en) * | 2009-01-07 | 2013-06-11 | Zentrum Mikroelektronic Dresden Ag | Adaptive bootstrap circuit for controlling CMOS switch(es) |
TWI401883B (zh) * | 2010-06-11 | 2013-07-11 | Hon Hai Prec Ind Co Ltd | 開關電源電路 |
US8542056B2 (en) * | 2010-12-27 | 2013-09-24 | Stmicroelectronics S.Rl. | High voltage transmission switch, namely for ultrasound applications |
US9613714B1 (en) * | 2016-01-19 | 2017-04-04 | Ememory Technology Inc. | One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method |
CN112688712B (zh) * | 2019-10-17 | 2022-07-19 | 立积电子股份有限公司 | 射频装置及其电压产生装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2672740B2 (ja) * | 1991-10-07 | 1997-11-05 | 三菱電機株式会社 | マイクロコンピュータ |
DE19724451C1 (de) * | 1997-06-10 | 1998-12-03 | Siemens Ag | Schaltungsanordnung zum Erzeugen digitaler Signale |
KR100266633B1 (ko) | 1997-10-10 | 2000-09-15 | 김영환 | 레벨 쉬프터 회로 |
JP3389856B2 (ja) * | 1998-03-24 | 2003-03-24 | 日本電気株式会社 | 半導体装置 |
US5963080A (en) * | 1998-12-23 | 1999-10-05 | Fairchild Semiconductor Corporation | Undershoot hardened FET switch |
US6163199A (en) * | 1999-01-29 | 2000-12-19 | Fairchild Semiconductor Corp. | Overvoltage/undervoltage tolerant transfer gate |
EP1184983B1 (en) * | 2000-08-31 | 2007-12-12 | STMicroelectronics S.r.l. | Interface latch for data level transfer |
US7061274B2 (en) * | 2003-09-24 | 2006-06-13 | Stmicroelectronics, Inc. | Self-programmable bidirectional buffer circuit and method |
US7145364B2 (en) * | 2005-02-25 | 2006-12-05 | Agere Systems Inc. | Self-bypassing voltage level translator circuit |
US7397279B2 (en) * | 2006-01-27 | 2008-07-08 | Agere Systems Inc. | Voltage level translator circuit with wide supply voltage range |
US20070176666A1 (en) | 2006-01-30 | 2007-08-02 | Broadcom Corporation | Level translator for adapting a signal to a voltage level |
US7855574B2 (en) * | 2006-10-10 | 2010-12-21 | Altera Corporation | Programmable multiple supply regions with switched pass gate level converters |
US7492207B2 (en) * | 2006-12-08 | 2009-02-17 | Infineon Technologies Ag | Transistor switch |
-
2008
- 2008-09-05 US US12/205,178 patent/US7782116B2/en active Active
-
2009
- 2009-09-02 WO PCT/US2009/004942 patent/WO2010027452A2/en active Application Filing
- 2009-09-02 KR KR1020117007793A patent/KR101050889B1/ko active IP Right Grant
- 2009-09-02 CN CN200980140786.4A patent/CN102187577B/zh not_active Expired - Fee Related
- 2009-09-04 TW TW098129825A patent/TWI524672B/zh active
Also Published As
Publication number | Publication date |
---|---|
WO2010027452A3 (en) | 2010-05-20 |
WO2010027452A2 (en) | 2010-03-11 |
CN102187577A (zh) | 2011-09-14 |
US20100060337A1 (en) | 2010-03-11 |
US7782116B2 (en) | 2010-08-24 |
KR101050889B1 (ko) | 2011-07-20 |
TW201021421A (en) | 2010-06-01 |
KR20110045100A (ko) | 2011-05-03 |
CN102187577B (zh) | 2015-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7205820B1 (en) | Systems and methods for translation of signal levels across voltage domains | |
US7268588B2 (en) | Cascadable level shifter cell | |
TWI536740B (zh) | 輸入/輸出電路與控制方法 | |
US8154323B2 (en) | Output driver operable over wide range of voltages | |
EP2241009B1 (en) | Low-swing cmos input circuit | |
US9250696B2 (en) | Apparatus for reference voltage generating circuit | |
KR20180040958A (ko) | 저전압 소자로 구현되는 고전압 출력 드라이버 | |
TWI524672B (zh) | 電壓位準轉換器及保持電壓位準轉換器之方法 | |
US20080054982A1 (en) | Low power level shifter and method thereof | |
JP5211889B2 (ja) | 半導体集積回路 | |
US7355447B2 (en) | Level shifter circuit | |
US9806698B1 (en) | Circuit and method for a zero static current level shifter | |
US11387818B2 (en) | Level conversion device and method | |
CN110928356A (zh) | 全摆幅电压转换电路及应用其的运算单元、芯片、算力板和计算设备 | |
JP2011103607A (ja) | 入力回路 | |
KR100647418B1 (ko) | 분리 소자로 사용 가능한 레벨 변환기 출력 버퍼 회로 | |
CN104040894B (zh) | 三态门、包括三态门的电路和半导体结构 | |
CN114095004A (zh) | 驱动电路 | |
KR20100133610A (ko) | 전압 레벨 시프터 | |
US8207775B2 (en) | VOL up-shifting level shifters | |
CN110320957B (zh) | 一种电压选择电路 | |
EP4372992A1 (en) | Cascoded transistor switch | |
JP2009088387A (ja) | 半導体装置 | |
JPH07249686A (ja) | Cmos論理回路 |