JP2009088387A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009088387A
JP2009088387A JP2007258750A JP2007258750A JP2009088387A JP 2009088387 A JP2009088387 A JP 2009088387A JP 2007258750 A JP2007258750 A JP 2007258750A JP 2007258750 A JP2007258750 A JP 2007258750A JP 2009088387 A JP2009088387 A JP 2009088387A
Authority
JP
Japan
Prior art keywords
power supply
transistor
supply line
electrode coupled
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007258750A
Other languages
English (en)
Other versions
JP2009088387A5 (ja
Inventor
Teruyuki Ito
輝之 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007258750A priority Critical patent/JP2009088387A/ja
Priority to US12/211,220 priority patent/US20090085628A1/en
Publication of JP2009088387A publication Critical patent/JP2009088387A/ja
Priority to US12/723,183 priority patent/US8587370B2/en
Publication of JP2009088387A5 publication Critical patent/JP2009088387A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

【課題】動作時におけるトランジスタのリーク電流を低減することが可能な半導体装置を提供する。
【解決手段】半導体装置は、クロックに同期した信号を受ける入力ノードＩＮに結合される制御電極と、出力ノードＯＵＴに結合される第１導通電極と、第２導通電極とを有する第１のトランジスタＭ１，Ｍ２と、入力ノードＩＮに結合される制御電極と、出力ノードＯＵＴに結合される第１導通電極と、電源ノードに結合される第２導通電極とを有する第２のトランジスタＭ３，Ｍ４と、電源ノードと第２のトランジスタＭ３，Ｍ４の第２導通電極との間に接続され、クロックの周波数の検出結果を示す第１の制御信号ＶＤＥＴに基づいてオン・オフされる第１のスイッチ素子ＣＭ１とを備える。
【選択図】図２

Description

本発明は、半導体装置に関し、特に、トランジスタのリーク電流を低減する半導体装置に関する。
トランジスタのリーク電流を低減する方法としては、たとえば、スタンバイ時のリーク電流を低減するＭＴＣＭＯＳ（Multi Threshold Voltage Complementary Metal Oxide Semiconductor）回路、および動作時のリーク電流を低減するＶＴＣＭＯＳ（Variable Threshold Voltage Complementary Metal Oxide Semiconductor）回路があげられる。
ＭＴＣＭＯＳ回路の一例として、たとえば、特許文献１には、以下のような構成が開示されている。すなわち、マスタフリップフロップ及びスレーブフリップフロップを備えたマスタスレーブ型フリップフロップにおいて、マスタフリップフロップには、閾値が低いトランジスタにより構成され、かつ遮断可能な電源に接続されるインバータを用いる。これにより、待機時の消費電力を削減する一方で、動作速度の低下を抑えることができる。また、スレーブフリップフロップには、高めの閾値のトランジスタで出力を駆動するインバータを用いる。これにより、リーク電流が少なくなるため、待機時にも通常動作させることができることから、記憶しているデータが失われることがない。
また、ＭＴＣＭＯＳ回路の他の例として、たとえば、特許文献２には、以下のような構成が開示されている。すなわち、２個の組合せ回路の各々は、低閾値電圧のトランジスタにより構成された論理回路と、この論理回路と電源線との間に接続され、制御信号に応じてオン・オフされるトランジスタとにより構成されている。２個の組合せ回路の出力端にそれぞれ接続された２個のフリップフロップ回路が制御信号に応じてデータを取り込む時のみ、この制御信号により組合せ回路をアクティブとしている。したがって、組合せ回路にはデータを出力する時だけ電源が供給され、その他の時は電源が供給されていないため、リーク電流を削減することができる。
また、ＶＴＣＭＯＳ回路の一例として、たとえば、特許文献３には、基板バイアス制御レギュレータにより基板電圧を可変とすることにより、リーク電流を抑え低消費電力化する構成が開示されている。
特開平１１−２８４４９３号公報 特開２００２−１１０９２０号公報 特開２００２−１１１４７０号公報
しかしながら、特許文献１および２記載の構成は、ＭＴＣＭＯＳ回路の一例であるため、動作時におけるリーク電流を低減するための構成ではない。また、特許文献２記載の構成では、動作時すなわちデータを出力する時には論理回路が含むすべてのトランジスタが常に動作している。このため、フリップフロップ回路を低速で動作させる場合には、動作時の消費電力の中でリーク電流による消費電力の占める割合が増大してしまうという問題点があった。
また、特許文献１〜３記載の構成では、トランジスタへの電源供給を制御するための電源ラインが別途必要となるため、半導体装置の面積が増大してしまうという問題点があった。
それゆえに、本発明の目的は、動作時におけるトランジスタのリーク電流を低減することが可能な半導体装置を提供することである。
また、本発明の他の目的は、トランジスタのリーク電流を低減する構成において、配線による面積増大を低減することが可能な半導体装置を提供することである。
本発明の一実施例の形態の半導体装置は、要約すれば、入力ノードに結合される制御電極と、出力ノードに結合される導通電極とを有する第１のトランジスタと、入力ノードに結合される制御電極と、出力ノードに結合される導通電極とを有する第２のトランジスタとを備える。そして、第２のトランジスタへの電源電圧供給がオン・オフ可能であるか、あるいは第２のトランジスタのバックゲート電位が変更可能である。
本発明の一実施例の形態によれば、半導体装置の動作速度に応じて第２のトランジスタへの電源電圧供給をオン・オフするか、あるいは第２のトランジスタのバックゲート電位を変更することにより、半導体装置のドライブ能力を変更することができる。
したがって、動作時におけるトランジスタのリーク電流を低減することができる。
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係る半導体装置の構成を示すブロック図である。
図１を参照して、半導体装置１０１は、動作速度検出回路１と、論理回路２と、ドライブ部ＤＲＶ１と、可変ドライブ部ＶＤＲＶ１とを備える。
論理回路２は、外部から受けた動作クロックＣＬＫに基づいて信号処理を行ない、入力ノードＩＮ経由でドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１へ動作クロックＣＬＫに同期した信号を出力する。
ドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１の各々は、たとえばＣＭＯＳインバータである。すなわち、ドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１の各々は、入力ノードＩＮ経由で論理回路２から受けた信号の論理レベルを反転させた信号を出力ノードＯＵＴへ出力する。
動作速度検出回路１は、動作クロックＣＬＫの周波数を検出する。より詳細には、動作速度検出回路１は、動作クロックＣＬＫと基準クロックＲＥＦＣＬＫとを比較し、比較結果に基づいて動作速度検出信号ＶＤＥＴを可変ドライブ部ＶＤＲＶ１へ出力する。
可変ドライブ部ＶＤＲＶ１は、動作速度検出回路１から受けた動作速度検出信号ＶＤＥＴに基づいて、論理回路２から受けた信号の反転出力動作を行なうか否かを切り替える。
図２は、本発明の第１の実施の形態に係る半導体装置におけるドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１の構成を示す回路図である。
図２を参照して、ドライブ部ＤＲＶ１は、ＰチャネルＭＯＳトランジスタＭ１と、ＮチャネルＭＯＳトランジスタＭ２とを含む。可変ドライブ部ＶＤＲＶ１は、ＰチャネルＭＯＳトランジスタＭ３と、ＮチャネルＭＯＳトランジスタＭ４と、制御トランジスタＣＭ１とを含む。制御トランジスタＣＭ１は、たとえばＰチャネルＭＯＳトランジスタである。
ＰチャネルＭＯＳトランジスタＭ１は、入力ノードＩＮに結合されるゲートと、出力ノードＯＵＴに結合されるドレインと、電源電圧ＶＤＤが供給される電源ノードＶＤＤに結合されるソースとを有する。
ＮチャネルＭＯＳトランジスタＭ２は、入力ノードＩＮに結合されるゲートと、ＰチャネルＭＯＳトランジスタＭ１のドレインおよび出力ノードＯＵＴに結合されるドレインと、接地電圧ＶＳＳが供給される接地ノードＶＳＳに結合されるソースとを有する。
ＰチャネルＭＯＳトランジスタＭ３は、入力ノードＩＮに結合されるゲートと、出力ノードＯＵＴに結合されるドレインと、電源電圧ＶＤＤの供給がオン・オフ制御される電源ノードＣＶＤＤに結合されるソースとを有する。
制御トランジスタＣＭ１は、電源ノードＣＶＤＤすなわちＰチャネルＭＯＳトランジスタＭ３のソースに結合されるドレインと、電源ノードＶＤＤに結合されるソースと、動作速度検出信号ＶＤＥＴを受けるゲートとを有する。
ＮチャネルＭＯＳトランジスタＭ４は、入力ノードＩＮに結合されるゲートと、ＰチャネルＭＯＳトランジスタＭ３のドレインおよび出力ノードＯＵＴに結合されるドレインと、接地電圧ＶＳＳが供給される接地ノードＶＳＳに結合されるソースとを有する。
図３は、本発明の第１の実施の形態に係る半導体装置の概略レイアウトを示す図である。
図３を参照して、点線で囲まれたＭ１〜Ｍ４の領域がトランジスタのウエルを示し、Ｓはトランジスタのソースを示し、Ｄはトランジスタのドレインを示す。また、ソースＳおよびドレインＤの境界を含む領域にトランジスタのゲートが形成されている。また、点線で囲まれた各々の領域は、他の領域とウエルの導電型が異なるか、あるいは他の領域のウエルと分離されている。
ＰチャネルＭＯＳトランジスタＭ１，Ｍ３のサイズは略同じである。また、ＮチャネルＭＯＳトランジスタＭ２，Ｍ４のサイズは略同じである。しかしながら、このような構成に限定するものではなく、ＰチャネルＭＯＳトランジスタＭ１，Ｍ３のサイズは異なっていてもよいし、ＮチャネルＭＯＳトランジスタＭ２，Ｍ４のサイズは異なっていてもよい。
電源ラインＶＤＤ、電源ラインＣＶＤＤおよび接地ラインＶＳＳは、この順番に互いに間隔を隔てて配列されている。電源ラインＶＤＤ、電源ラインＣＶＤＤおよび接地ラインＶＳＳは、たとえば略平行に配置される。なお、電源ラインＶＤＤおよび電源ラインＣＶＤＤの並びの順番は逆であってもよい。
ＰチャネルＭＯＳトランジスタＭ１，Ｍ３は、電源ラインＶＤＤ、電源ラインＣＶＤＤおよび接地ラインＶＳＳの延在方向に並んで配置される。ＮチャネルＭＯＳトランジスタＭ２，Ｍ４は、電源ラインＶＤＤ、電源ラインＣＶＤＤおよび接地ラインＶＳＳの延在方向に並んで配置される。
ＰチャネルＭＯＳトランジスタＭ１およびＮチャネルＭＯＳトランジスタＭ２は、電源ラインＶＤＤ、電源ラインＣＶＤＤおよび接地ラインＶＳＳの配列方向に並んで配置される。ＰチャネルＭＯＳトランジスタＭ３およびＮチャネルＭＯＳトランジスタＭ４は、電源ラインＶＤＤ、電源ラインＣＶＤＤおよび接地ラインＶＳＳの配列方向に並んで配置される。
ＰチャネルＭＯＳトランジスタＭ１は、コンタクトを介して電源ラインＶＤＤに接続されたＮ型ウエルを有する。ＮチャネルＭＯＳトランジスタＭ２は、コンタクトを介して接地ラインＶＳＳに接続されたＰ型ウエルを有する。ＰチャネルＭＯＳトランジスタＭ３は、コンタクトを介して電源ラインＣＶＤＤに接続されたＮ型ウエルを有する。ＮチャネルＭＯＳトランジスタＭ４は、コンタクトを介して接地ラインＶＳＳに接続されたＰ型ウエルを有する。
ＰチャネルＭＯＳトランジスタＭ１のＮ型ウエルとＰチャネルＭＯＳトランジスタＭ３のＮ型ウエルとは分離されている。ＮチャネルＭＯＳトランジスタＭ２のＰ型ウエルとＮチャネルＭＯＳトランジスタＭ４のＰ型ウエルとは分離されている。
また、半導体装置１０１は、ドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１の組を複数組備える。すなわち、図３では、ＰチャネルＭＯＳトランジスタＭ１，Ｍ３およびＮチャネルＭＯＳトランジスタＭ２，Ｍ４を含む組が１つだけ代表的に示されているが、たとえば、この組が複数組存在し、電源ラインＶＤＤ、電源ラインＣＶＤＤおよび接地ラインＶＳＳの延在方向に並んで配置されている。なお、図３において示されているトランジスタの組を電源ラインＶＤＤまたは電源ラインＣＶＤＤにおいて折り返すか、あるいは接地ラインＶＳＳにおいて折り返すように配置された別のトランジスタの組が存在する構成であってもよい。この場合、上記トランジスタの複数組が電源ラインＶＤＤ、電源ラインＣＶＤＤおよび接地ラインＶＳＳの配列方向に配置される。
ここで、制御トランジスタＣＭ１のサイズは、ＰチャネルＭＯＳトランジスタＭ１，Ｍ３およびＮチャネルＭＯＳトランジスタＭ２，Ｍ４の各々のサイズよりも大きい。これにより、複数個のＰチャネルＭＯＳトランジスタＭ３のソースへの電源電圧ＶＤＤの供給を確実にオン・オフすることができる。また、半導体装置１０１の配線層は基板領域と比べてスペース的に余裕があるため、小さいサイズの制御トランジスタＣＭ１を複数個配置する構成と比べて半導体装置１０１の小型化を図ることができる。
［動作］
次に、本発明の第１の実施の形態に係る半導体装置がドライブ能力を切り替える動作について説明する。
動作速度検出回路１は、動作クロックＣＬＫの周波数が高い場合、すなわち基準クロックＲＥＦＣＬＫの周波数よりも動作クロックＣＬＫの周波数の方が高い場合には、論理ローレベルの動作速度検出信号ＶＤＥＴを可変ドライブ部ＶＤＲＶ１における制御トランジスタＣＭ１のゲートへ出力する。
制御トランジスタＣＭ１は、論理ローレベルの動作速度検出信号ＶＤＥＴを受けてオンする。これにより、電源電圧ＶＤＤが電源ノードＣＶＤＤすなわちＰチャネルＭＯＳトランジスタＭ３のソースに供給される。したがって、ドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１の合計ドライブ能力すなわちドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１における各トランジスタの合計サイズが半導体装置１０１のドライブ能力となる。すなわち、半導体装置１０１のドライブ能力を半導体装置１０１の高速動作にあわせて大きく設定することができる。
一方、動作クロックＣＬＫの周波数が低い場合、すなわち基準クロックＲＥＦＣＬＫの周波数よりも動作クロックＣＬＫの周波数の方が低い場合には、論理回路２から出力される信号の周波数も低くなる。この場合、高速スイッチングのための遷移時間および遅延時間を満たすような大きいサイズのトランジスタを構成することは不要である。
このため、動作速度検出回路１は、論理ハイレベルの動作速度検出信号ＶＤＥＴを可変ドライブ部ＶＤＲＶ１における制御トランジスタＣＭ１のゲートへ出力する。
制御トランジスタＣＭ１は、論理ハイレベルの動作速度検出信号ＶＤＥＴを受けてオフする。これにより、電源電圧ＶＤＤが電源ノードＣＶＤＤすなわちＰチャネルＭＯＳトランジスタＭ３のソースに供給されなくなる。したがって、ドライブ部ＤＲＶ１のドライブ能力すなわちドライブ部ＤＲＶ１におけるトランジスタのサイズが半導体装置１０１のドライブ能力となる。すなわち、半導体装置１０１のドライブ能力を半導体装置１０１の低速動作にあわせて小さく設定することができる。
そして、この場合、電源電圧ＶＤＤがＰチャネルＭＯＳトランジスタＭ３のソースに供給されなくなるため、電源電圧ＶＤＤによるリーク電流がＰチャネルＭＯＳトランジスタＭ３を通して流れなくなることから、リーク電流による電力消費を低減することができる。
ところで、特許文献１および２記載の構成は、ＭＴＣＭＯＳ回路の一例であるため、動作時におけるリーク電流を低減するための構成ではない。また、特許文献２記載の構成では、動作時にはすべてのトランジスタが常に動作しているため、低速で動作させる場合には、動作時の消費電力の中でリーク電流による消費電力の占める割合が増大してしまうという問題点があった。
しかしながら、本発明の第１の実施の形態に係る半導体装置では、ドライブ部ＤＲＶ１におけるトランジスタは、クロックＣＬＫに同期した信号を受ける入力ノードＩＮに結合されるゲートと、出力ノードに結合されるドレインまたはソースとを有する。可変ドライブ部ＶＤＲＶ１におけるＰチャネルＭＯＳトランジスタＭ３は、入力ノードＩＮに結合されるゲートと、出力ノードに結合されるドレインと、電源ノードＶＤＤに結合されるソースとを有する。そして、可変ドライブ部ＶＤＲＶ１は、電源ノードＶＤＤとＰチャネルＭＯＳトランジスタＭ３のソースとの間に接続され、クロックＣＬＫの周波数検出結果を示す動作速度検出信号ＶＤＥＴに基づいてオン・オフされる制御トランジスタＣＭ１とを備える。
このような構成により、半導体装置の動作速度に応じて適切に可変ドライブ部ＶＤＲＶ１におけるトランジスタへの電源電圧供給をオン・オフ制御することができる。したがって、本発明の第１の実施の形態に係る半導体装置では、半導体装置の動作速度に応じて適切にトランジスタのリーク電流を低減することができる。
なお、本発明の第１の実施の形態に係る半導体装置では、ドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１はインバータであるとしたが、これに限定するものではない。ドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１はバッファであってもよいし、また、トランジスタをそれぞれ１個だけ含む構成であってもよい。
また、本発明の第１の実施の形態に係る半導体装置では、ドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１が含むトランジスタはＭＯＳトランジスタであるとしたが、これに限定するものではなく、たとえばバイポーラトランジスタであってもよい。
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
＜第２の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置と比べて可変ドライブ部を増やした半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。
図４は、本発明の第２の実施の形態に係る半導体装置の構成を示す図である。
図４を参照して、半導体装置１０２は、動作速度検出回路１１と、論理回路２と、ドライブ部ＤＲＶ１と、可変ドライブ部ＶＤＲＶ１１，ＶＤＲＶ１２とを備える。
ドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１１，ＶＤＲＶ１２の各々は、たとえばＣＭＯＳインバータである。すなわち、ドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１１，ＶＤＲＶ１２の各々は、入力ノードＩＮ経由で論理回路２から受けた信号の論理レベルを反転させた信号を出力ノードＯＵＴへ出力する。
動作速度検出回路１１は、動作クロックＣＬＫの周波数を検出する。より詳細には、動作速度検出回路１１は、動作クロックＣＬＫと基準クロックＲＥＦＣＬＫ１〜ＲＥＦＣＬＫ３とを比較し、比較結果に基づいて動作速度検出信号ＶＤＥＴ１１，ＶＤＥＴ１２を可変ドライブ部ＶＤＲＶ１１，ＶＤＲＶ１２へそれぞれ出力する。
可変ドライブ部ＶＤＲＶ１１は、動作速度検出回路１から受けた動作速度検出信号ＶＤＥＴ１１に基づいて、論理回路２から受けた信号の反転出力動作を行なうか否かを切り替える。
可変ドライブ部ＶＤＲＶ１２は、動作速度検出回路１１から受けた動作速度検出信号ＶＤＥＴ１２に基づいて、論理回路２から受けた信号の反転出力動作を行なうか否かを切り替える。
図５は、本発明の第２の実施の形態に係る半導体装置におけるドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１１，ＶＤＲＶ１２の構成を示す回路図である。
図５を参照して、可変ドライブ部ＶＤＲＶ１１は、ＰチャネルＭＯＳトランジスタＭ３と、ＮチャネルＭＯＳトランジスタＭ４と、制御トランジスタＣＭ１１とを含む。制御トランジスタＣＭ１１は、たとえばＮチャネルＭＯＳトランジスタである。可変ドライブ部ＶＤＲＶ１２は、ＰチャネルＭＯＳトランジスタＭ５と、ＮチャネルＭＯＳトランジスタＭ６と、制御トランジスタＣＭ１２とを含む。制御トランジスタＣＭ１２は、たとえばＮチャネルＭＯＳトランジスタである。
ＰチャネルＭＯＳトランジスタＭ３は、入力ノードＩＮに結合されるゲートと、出力ノードＯＵＴに結合されるドレインと、電源ノードＶＤＤに結合されるソースとを有する。
ＮチャネルＭＯＳトランジスタＭ４は、入力ノードＩＮに結合されるゲートと、ＰチャネルＭＯＳトランジスタＭ３のドレインおよび出力ノードＯＵＴに結合されるドレインと、接地電圧ＶＳＳの供給がオン・オフ制御される電源ノードＣＶＳＳ１に結合されるソースとを有する。
制御トランジスタＣＭ１１は、電源ノードＣＶＳＳ１すなわちＮチャネルＭＯＳトランジスタＭ４のソースに結合されるドレインと、接地ノードＶＳＳに結合されるソースと、動作速度検出信号ＶＤＥＴ１１を受けるゲートとを有する。
また、ＰチャネルＭＯＳトランジスタＭ５は、入力ノードＩＮに結合されるゲートと、出力ノードＯＵＴに結合されるドレインと、電源ノードＶＤＤに結合されるソースとを有する。
ＮチャネルＭＯＳトランジスタＭ６は、入力ノードＩＮに結合されるゲートと、ＰチャネルＭＯＳトランジスタＭ５のドレインおよび出力ノードＯＵＴに結合されるドレインと、接地電圧ＶＳＳの供給がオン・オフ制御される電源ノードＣＶＳＳ２に結合されるソースとを有する。
制御トランジスタＣＭ１２は、電源ノードＣＶＳＳ２すなわちＮチャネルＭＯＳトランジスタＭ６のソースに結合されるドレインと、接地ノードＶＳＳに結合されるソースと、動作速度検出信号ＶＤＥＴ１２を受けるゲートとを有する。
ＰチャネルＭＯＳトランジスタＭ５およびＮチャネルＭＯＳトランジスタＭ６のサイズは、ＰチャネルＭＯＳトランジスタＭ３およびＮチャネルＭＯＳトランジスタＭ４のサイズより大きい。
［動作］
次に、本発明の第２の実施の形態に係る半導体装置がドライブ能力を切り替える動作について説明する。以下では、基準クロックＲＥＦＣＬＫ１、ＲＥＦＣＬＫ２、ＲＥＦＣＬＫ３は、この順番に周波数が高いものとして説明する。
動作速度検出回路１１は、動作クロックＣＬＫの周波数が、基準クロックＲＥＦＣＬＫ１の周波数以上である場合には、論理ハイレベルの動作速度検出信号ＶＤＥＴ１１，ＶＤＥＴ１２を可変ドライブ部ＶＤＲＶ１１，ＶＤＲＶ１２における制御トランジスタＣＭ１１，ＣＭ１２のゲートへそれぞれ出力する。
制御トランジスタＣＭ１１，ＣＭ１２は、論理ハイレベルの動作速度検出信号ＶＤＥＴ１１，ＶＤＥＴ１２をそれぞれ受けてオンする。これにより、接地電圧ＶＳＳが電源ノードＣＶＳＳ１１，ＣＶＳＳ１２すなわちＮチャネルＭＯＳトランジスタＭ４，Ｍ６のソースにそれぞれ供給される。したがって、ドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１１，ＶＤＲＶ１２の合計ドライブ能力すなわちドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１１，ＶＤＲＶ１２における各トランジスタの合計サイズが半導体装置１０２のドライブ能力となる。
また、動作速度検出回路１１は、動作クロックＣＬＫの周波数が、基準クロックＲＥＦＣＬＫ１の周波数未満かつ基準クロックＲＥＦＣＬＫ２の周波数以上である場合には、論理ローレベルの動作速度検出信号ＶＤＥＴ１１を可変ドライブ部ＶＤＲＶ１１における制御トランジスタＣＭ１１のゲートへ出力する。また、動作速度検出回路１１は、論理ハイレベルの動作速度検出信号ＶＤＥＴ１２を可変ドライブ部ＶＤＲＶ１２における制御トランジスタＣＭ１２のゲートへ出力する。
制御トランジスタＣＭ１１は、論理ローレベルの動作速度検出信号ＶＤＥＴ１１を受けてオフする。また、制御トランジスタＣＭ１２は、論理ハイレベルの動作速度検出信号動作速度検出信号ＶＤＥＴ１２を受けてオンする。これにより、接地電圧ＶＳＳが電源ノードＣＶＳＳ１２すなわちＮチャネルＭＯＳトランジスタＭ６のソースに供給される一方で、接地電圧ＶＳＳが電源ノードＣＶＳＳ１１すなわちＮチャネルＭＯＳトランジスタＭ４のソースに供給されなくなる。したがって、ドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１２の合計ドライブ能力すなわちドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１２における各トランジスタの合計サイズが半導体装置１０２のドライブ能力となる。
また、動作速度検出回路１１は、動作クロックＣＬＫの周波数が、基準クロックＲＥＦＣＬＫ２の周波数未満かつ基準クロックＲＥＦＣＬＫ３の周波数以上である場合には、論理ハイレベルの動作速度検出信号ＶＤＥＴ１１を可変ドライブ部ＶＤＲＶ１１における制御トランジスタＣＭ１１のゲートへ出力する。また、動作速度検出回路１１は、論理ローレベルの動作速度検出信号ＶＤＥＴ１２を可変ドライブ部ＶＤＲＶ１２における制御トランジスタＣＭ１２のゲートへ出力する。
制御トランジスタＣＭ１１は、論理ハイレベルの動作速度検出信号ＶＤＥＴ１１を受けてオンする。また、制御トランジスタＣＭ１２は、論理ローレベルの動作速度検出信号ＶＤＥＴ１２を受けてオフする。これにより、接地電圧ＶＳＳが電源ノードＣＶＳＳ１１すなわちＮチャネルＭＯＳトランジスタＭ４のソースに供給される一方で、接地電圧ＶＳＳが電源ノードＣＶＳＳ１２すなわちＮチャネルＭＯＳトランジスタＭ６のソースに供給されなくなる。したがって、ドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１１の合計ドライブ能力すなわちドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１１における各トランジスタの合計サイズが半導体装置１０２のドライブ能力となる。
また、動作速度検出回路１１は、動作クロックＣＬＫの周波数が、基準クロックＲＥＦＣＬＫ３の周波数未満である場合には、論理ローレベルの動作速度検出信号ＶＤＥＴ１１，ＶＤＥＴ１２を可変ドライブ部ＶＤＲＶ１１，ＶＤＲＶ１２における制御トランジスタＣＭ１１，ＣＭ１２のゲートへそれぞれ出力する。
制御トランジスタＣＭ１１，ＣＭ１２は、論理ローレベルの動作速度検出信号ＶＤＥＴ１１，ＶＤＥＴ１２を受けてオフする。これにより、接地電圧ＶＳＳが電源ノードＣＶＳＳ１１，ＣＶＳＳ１２すなわちＮチャネルＭＯＳトランジスタＭ４，Ｍ６のソースにそれぞれ供給されなくなる。したがって、ドライブ部ＤＲＶ１のドライブ能力すなわちドライブ部ＤＲＶ１におけるトランジスタのサイズが半導体装置１０２のドライブ能力となる。
その他の構成および動作は第１の実施の形態に係る半導体装置と同様であるため、ここでは詳細な説明を繰り返さない。したがって、本発明の第２の実施の形態に係る半導体装置では、半導体装置のドライブ能力を動作速度に応じて適切に設定することができるため、リーク電流による電力消費を半導体装置の動作速度に応じて適切に低減することができる。また、電源供給をオン・オフ制御するための２本の電源ラインＣＶＳＳ１，ＣＶＳＳ２だけで、半導体装置１０２のドライブ能力を４段階に調整することができる。
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
＜第３の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置と比べてドライブ能力を変更するための構成を変更した半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。
図６は、本発明の第３の実施の形態に係る半導体装置の構成を示す図である。
図６を参照して、半導体装置１０３は、動作速度検出回路１と、バックゲート電圧制御回路３と、論理回路２と、ドライブ部ＤＲＶ２１と、可変ドライブ部ＶＤＲＶ２１とを備える。ドライブ部ＤＲＶ２１は、ＰチャネルＭＯＳトランジスタＭ１１と、ＮチャネルＭＯＳトランジスタＭ１２とを含む。可変ドライブ部ＶＤＲＶ２１は、ＰチャネルＭＯＳトランジスタＭ１３と、ＮチャネルＭＯＳトランジスタＭ１４とを含む。
ドライブ部ＤＲＶ２１および可変ドライブ部ＶＤＲＶ２１の各々は、たとえばＣＭＯＳインバータである。すなわち、ドライブ部ＤＲＶ２１および可変ドライブ部ＶＤＲＶ２１の各々は、入力ノードＩＮ経由で論理回路２から受けた信号の論理レベルを反転させた信号を出力ノードＯＵＴへ出力する。
ＰチャネルＭＯＳトランジスタＭ１１は、入力ノードＩＮに結合されるゲートと、出力ノードＯＵＴに結合されるドレインと、電源電圧ＶＤＤが供給される電源ノードＶＤＤに結合されるソースとを有する。
ＮチャネルＭＯＳトランジスタＭ１２は、入力ノードＩＮに結合されるゲートと、ＰチャネルＭＯＳトランジスタＭ１１のドレインおよび出力ノードＯＵＴに結合されるドレインと、接地電圧ＶＳＳが供給される接地ノードＶＳＳに結合されるソースとを有する。
ＰチャネルＭＯＳトランジスタＭ１３は、入力ノードＩＮに結合されるゲートと、出力ノードＯＵＴに結合されるドレインと、電源電圧ＶＤＤが供給される電源ノードＶＤＤに結合されるソースと、バックゲート電圧ＶＤＤＢが供給されるバックゲートとを有する。
ＮチャネルＭＯＳトランジスタＭ１４は、入力ノードＩＮに結合されるゲートと、ＰチャネルＭＯＳトランジスタＭ１３のドレインおよび出力ノードＯＵＴに結合されるドレインと、接地電圧ＶＳＳが供給される接地ノードＶＳＳに結合されるソースと、バックゲート電圧ＶＳＳＢが供給されるバックゲートとを有する。
動作速度検出回路１は、動作クロックＣＬＫの周波数を検出する。より詳細には、動作速度検出回路１は、動作クロックＣＬＫと基準クロックＲＥＦＣＬＫとを比較し、比較結果に基づいて動作速度検出信号ＶＤＥＴをバックゲート電圧制御回路３へ出力する。
バックゲート電圧制御回路３は、動作速度検出回路１から受けた動作速度検出信号ＶＤＥＴに基づいて、バックゲート電圧ＶＳＳＢ，ＶＤＤＢを変更することによりＰチャネルＭＯＳトランジスタＭ１３の閾値およびＮチャネルＭＯＳトランジスタＭ１４の閾値を変える。
可変ドライブ部ＶＤＲＶ２１は、バックゲート電圧制御回路３から受けたバックゲート電圧ＶＳＳＢ，ＶＤＤＢに基づいてドライブ能力を変更する。
図７は、本発明の第３の実施の形態に係る半導体装置の概略レイアウトを示す図である。
図７を参照して、点線で囲まれたＭ１１〜Ｍ１４の領域がトランジスタのウエルを示し、Ｓはトランジスタのソースを示し、Ｄはトランジスタのドレインを示す。また、ソースＳおよびドレインＤの境界を含む領域にトランジスタのゲートが形成されている。また、点線で囲まれた各々の領域は、電源ラインＶＤＤ、バックゲート電源ラインＶＤＤＢ１、バックゲート電源ラインＶＳＳＢ１および接地ラインＶＳＳ他の領域とウエルの導電型が異なるか、あるいは他の領域のウエルと分離されている。
ＰチャネルＭＯＳトランジスタＭ１１，Ｍ１３のサイズは略同じである。また、ＮチャネルＭＯＳトランジスタＭ１２，Ｍ１４のサイズは略同じである。しかしながら、このような構成に限定するものではなく、ＰチャネルＭＯＳトランジスタＭ１１，Ｍ１３のサイズは異なっていてもよいし、ＮチャネルＭＯＳトランジスタＭ１２，Ｍ１４のサイズは異なっていてもよい。
電源ラインＶＤＤ、バックゲート電源ラインＶＤＤＢ１、バックゲート電源ラインＶＳＳＢ１および接地ラインＶＳＳは、この順番に互いに間隔を隔てて配列されている。電源ラインＶＤＤ、バックゲート電源ラインＶＤＤＢ１、バックゲート電源ラインＶＳＳＢ１および接地ラインＶＳＳは、たとえば略平行に配置される。なお、電源ラインＶＤＤおよびバックゲート電源ラインＶＤＤＢ１の並びの順番は逆であってもよい。また、接地ラインＶＳＳおよびバックゲート電源ラインＶＳＳＢ１の並びの順番は逆であってもよい。
ＰチャネルＭＯＳトランジスタＭ１１，Ｍ１３は、電源ラインＶＤＤ、バックゲート電源ラインＶＤＤＢ１、バックゲート電源ラインＶＳＳＢ１および接地ラインＶＳＳの延在方向に並んで配置される。ＮチャネルＭＯＳトランジスタＭ１２，Ｍ１４は、電源ラインＶＤＤ、バックゲート電源ラインＶＤＤＢ１、バックゲート電源ラインＶＳＳＢ１および接地ラインＶＳＳの延在方向に並んで配置される。
ＰチャネルＭＯＳトランジスタＭ１１およびＮチャネルＭＯＳトランジスタＭ１２は、電源ラインＶＤＤ、バックゲート電源ラインＶＤＤＢ１、バックゲート電源ラインＶＳＳＢ１および接地ラインＶＳＳの配列方向に並んで配置される。ＰチャネルＭＯＳトランジスタＭ１３およびＮチャネルＭＯＳトランジスタＭ１４は、電源ラインＶＤＤ、バックゲート電源ラインＶＤＤＢ１、バックゲート電源ラインＶＳＳＢ１および接地ラインＶＳＳの配列方向に並んで配置される。
ＰチャネルＭＯＳトランジスタＭ１１は、コンタクトを介して電源ラインＶＤＤに接続されたＮ型ウエルを有する。ＮチャネルＭＯＳトランジスタＭ１２は、コンタクトを介して接地ラインＶＳＳに接続されたＰ型ウエルを有する。ＰチャネルＭＯＳトランジスタＭ１３は、コンタクトを介してバックゲート電源ラインＶＤＤＢ１に接続されたＮ型ウエルを有する。ＮチャネルＭＯＳトランジスタＭ１４は、コンタクトを介してバックゲート電源ラインＶＳＳＢ１に接続されたＰ型ウエルを有する。ここで、バックゲート電源ラインＶＤＤＢ１には、バックゲート電圧制御回路３からのバックゲート電圧ＶＤＤＢが供給される。また、バックゲート電源ラインＶＳＳＢ１には、バックゲート電圧制御回路３からのバックゲート電圧ＶＳＳＢが供給される。
ＰチャネルＭＯＳトランジスタＭ１１のＮ型ウエルとＰチャネルＭＯＳトランジスタＭ１３のＮ型ウエルとは分離されている。ＮチャネルＭＯＳトランジスタＭ１２のＰ型ウエルとＮチャネルＭＯＳトランジスタＭ１４のＰ型ウエルとは分離されている。
また、半導体装置１０３は、ドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１の組を複数組備える。すなわち、図７では、ＰチャネルＭＯＳトランジスタＭ１１，Ｍ１３およびＮチャネルＭＯＳトランジスタＭ１２，Ｍ１４を含む組が１つだけ代表的に示されているが、たとえば、この組が複数組存在し、電源ラインＶＤＤ、バックゲート電源ラインＶＤＤＢ１、バックゲート電源ラインＶＳＳＢ１および接地ラインＶＳＳの延在方向に並んで配置されている。なお、図７において示されているトランジスタの組を電源ラインＶＤＤまたはバックゲート電源ラインＶＤＤＢ１において折り返すか、あるいは接地ラインＶＳＳまたはバックゲート電源ラインＶＳＳＢ１において折り返すように配置された別のトランジスタの組が存在する構成であってもよい。この場合、上記トランジスタの複数組が電源ラインＶＤＤ、バックゲート電源ラインＶＤＤＢ１、バックゲート電源ラインＶＳＳＢ１および接地ラインＶＳＳの配列方向に配置される。
［動作］
次に、本発明の第３の実施の形態に係る半導体装置がドライブ能力を切り替える動作について説明する。
動作速度検出回路１は、動作クロックＣＬＫの周波数が高い場合、すなわち基準クロックＲＥＦＣＬＫの周波数よりも動作クロックＣＬＫの周波数の方が高い場合には、論理ローレベルの動作速度検出信号ＶＤＥＴをバックゲート電圧制御回路３へ出力する。
バックゲート電圧制御回路３は、論理ローレベルの動作速度検出信号ＶＤＥＴを受けると、ＰチャネルＭＯＳトランジスタＭ１３のバックゲートに供給するバックゲート電圧ＶＤＤＢを電源電圧ＶＤＤとし、かつＮチャネルＭＯＳトランジスタＭ１４のバックゲートに供給するバックゲート電圧ＶＳＳＢを接地電圧ＶＳＳとする。この場合、ＰチャネルＭＯＳトランジスタＭ１３およびＮチャネルＭＯＳトランジスタＭ１４は、ゲートにおいて受ける信号の論理レベルに応じてオン・オフする。したがって、ドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ２１の合計ドライブ能力すなわちドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ２１における各トランジスタの合計サイズが半導体装置１０３のドライブ能力となる。すなわち、半導体装置１０３のドライブ能力を半導体装置１０３の高速動作にあわせて大きく設定することができる。
一方、動作クロックＣＬＫの周波数が低い場合、すなわち基準クロックＲＥＦＣＬＫの周波数よりも動作クロックＣＬＫの周波数の方が低い場合には、動作速度検出回路１は、論理ハイレベルの動作速度検出信号ＶＤＥＴをバックゲート電圧制御回路３へ出力する。
バックゲート電圧制御回路３は、論理ハイレベルの動作速度検出信号ＶＤＥＴを受けて、ＰチャネルＭＯＳトランジスタＭ１３のバックゲートに供給するバックゲート電圧ＶＤＤＢを電源電圧ＶＤＤよりも高くし、かつＮチャネルＭＯＳトランジスタＭ１４のバックゲートに供給するバックゲート電圧ＶＳＳＢを接地電圧ＶＳＳよりも低くする。そうすると、ＰチャネルＭＯＳトランジスタＭ１３およびＮチャネルＭＯＳトランジスタＭ１４は、閾値電圧の絶対値が大きくなるため、ゲートにおいて受ける信号の論理レベルに関わらずオフする。
これにより、ドライブ部ＤＲＶ１のドライブ能力すなわちドライブ部ＤＲＶ１におけるトランジスタのサイズが半導体装置１０３のドライブ能力となる。すなわち、半導体装置１０３のドライブ能力を半導体装置１０３の低速動作にあわせて小さく設定することができる。
そして、この場合、電源電圧ＶＤＤによるリーク電流がＰチャネルＭＯＳトランジスタＭ１３を通して流れず、また、接地電圧ＶＳＳによるリーク電流がＮチャネルＭＯＳトランジスタＭ１４を通して流れなくなることから、リーク電流による電力消費を低減することができる。
その他の構成および動作は第１の実施の形態に係る半導体装置と同様であるため、ここでは詳細な説明を繰り返さない。したがって、本発明の第３の実施の形態に係る半導体装置では、半導体装置の動作速度に応じて適切にトランジスタのリーク電流を低減することができる。
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
＜第４の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置と比べて可変ドライブ部におけるトランジスタのサイズを大きくした半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。
図８は、本発明の第４の実施の形態に係る半導体装置の概略レイアウトを示す図である。図８の見方は図３と同様であるため、ここでは詳細な説明を繰り返さない。
図８を参照して、半導体装置１０４は、第１の実施の形態に係る半導体装置と比べて、ＰチャネルＭＯＳトランジスタＭ３の代わりにＰチャネルＭＯＳトランジスタＭ３Ａ，Ｍ３Ｂ，Ｍ３Ｃを備え、また、ＮチャネルＭＯＳトランジスタＭ４の代わりにＮチャネルＭＯＳトランジスタＭ４Ａ，Ｍ４Ｂ，Ｍ４Ｃを備える。
ＰチャネルＭＯＳトランジスタＭ３Ａ，Ｍ３Ｂ，Ｍ３Ｃのサイズは、ＰチャネルＭＯＳトランジスタＭ１のサイズと略同じである。また、ＮチャネルＭＯＳトランジスタＭ４Ａ，Ｍ４Ｂ，Ｍ４Ｃのサイズは、ＮチャネルＭＯＳトランジスタＭ２のサイズと略同じである。すなわち、半導体装置１０４では、可変ドライブ部ＶＤＲＶ１のドライブ能力は、ドライブ部ＤＲＶ１の略３倍である。
電源ラインＶＤＤ、接地ラインＶＳＳおよび電源ラインＣＶＤＤは、この順番に互いに間隔を隔てて配列されている。電源ラインＶＤＤ、接地ラインＶＳＳおよび電源ラインＣＶＤＤは、たとえば略平行に配置される。
ＰチャネルＭＯＳトランジスタＭ１，Ｍ３Ａは、電源ラインＶＤＤ、接地ラインＶＳＳおよび電源ラインＣＶＤＤの延在方向に並んで配置される。
ＮチャネルＭＯＳトランジスタＭ２，Ｍ４Ａは、ＰチャネルＭＯＳトランジスタＭ１，Ｍ３Ａと接地ラインＶＳＳとの間に、電源ラインＶＤＤ、接地ラインＶＳＳおよび電源ラインＣＶＤＤの延在方向に並んで配置される。
ＰチャネルＭＯＳトランジスタＭ３Ｂ，Ｍ３Ｃは、電源ラインＶＤＤ、接地ラインＶＳＳおよび電源ラインＣＶＤＤの延在方向に並んで配置される。
ＮチャネルＭＯＳトランジスタＭ４Ｂ，Ｍ４Ｃは、ＰチャネルＭＯＳトランジスタＭ３Ｂ，Ｍ３Ｃと接地ラインＶＳＳとの間に、電源ラインＶＤＤ、接地ラインＶＳＳおよび電源ラインＣＶＤＤの延在方向に並んで配置される。
ＰチャネルＭＯＳトランジスタＭ１、ＮチャネルＭＯＳトランジスタＭ２，Ｍ４ＢおよびＰチャネルＭＯＳトランジスタＭ３Ｂは、この順番に電源ラインＶＤＤから電源ラインＣＶＤＤへの配列方向に並んで配置される。
ＰチャネルＭＯＳトランジスタＭ３Ａ、ＮチャネルＭＯＳトランジスタＭ４Ａ，Ｍ４ＣおよびＰチャネルＭＯＳトランジスタＭ３Ｃは、この順番に電源ラインＶＤＤから電源ラインＣＶＤＤへの配列方向に並んで配置される。
ＰチャネルＭＯＳトランジスタＭ１は、コンタクトを介して電源ラインＶＤＤに接続されたＮ型ウエルを有する。
ＮチャネルＭＯＳトランジスタＭ２，Ｍ４Ａ，Ｍ４Ｂ，Ｍ４Ｃは、コンタクトを介して接地ラインＶＳＳに接続された共通のＰ型ウエルを有する。
ＰチャネルＭＯＳトランジスタＭ３Ｂ，Ｍ３Ｃは、コンタクトを介して電源ラインＣＶＤＤに接続された共通のＮ型ウエルを有する。
ＰチャネルＭＯＳトランジスタＭ３Ａは、ＮチャネルＭＯＳトランジスタＭ４Ａ，Ｍ４Ｃの上方を通る配線およびコンタクトを介して電源ラインＣＶＤＤに接続されたＮ型ウエルを有する。このような構成により、可変ドライブ部ＶＤＲＶ１内の配線のみでＰチャネルＭＯＳトランジスタＭ３Ａのソースおよびウエルと電源ラインＣＶＤＤとを接続することができる。
ＰチャネルＭＯＳトランジスタＭ１のＮ型ウエルとＰチャネルＭＯＳトランジスタＭ３ＡのＮ型ウエルとは分離されている。
また、図８では、ＰチャネルＭＯＳトランジスタＭ１，Ｍ３Ａ，Ｍ３Ｂ，Ｍ３ＣおよびＮチャネルＭＯＳトランジスタＭ２，Ｍ４Ａ，Ｍ４Ｂ，Ｍ４Ｃを含む組が１つだけ代表的に示されている。しかしながら、この組が複数組存在し、電源ラインＶＤＤ、接地ラインＶＳＳおよび電源ラインＣＶＤＤの延在方向に並んで配置されている構成であってもよい。
電源ラインＶＤＤ、接地ラインＶＳＳおよび電源ラインＣＶＤＤと、ＰチャネルＭＯＳトランジスタＭ１，Ｍ３Ａ，Ｍ３Ｂ，Ｍ３ＣおよびＮチャネルＭＯＳトランジスタＭ２，Ｍ４Ａ，Ｍ４Ｂ，Ｍ４Ｃとを含むドライブトランジスタ領域が、電源ラインＶＤＤ、接地ラインＶＳＳおよび電源ラインＣＶＤＤの配列方向に繰り返し配置される。このドライブトランジスタ領域内において、接地ラインＶＳＳは共有されている。
そして、隣り合うドライブトランジスタ領域は、電源ラインＶＤＤまたは電源ラインＣＶＤＤについて対称になるように配置され、かつ隣り合うドライブトランジスタ領域は電源ラインＶＤＤまたは電源ラインＣＶＤＤを共有している。
ところで、特許文献１〜３記載の構成では、トランジスタへの電源供給を制御するための電源ラインが別途必要となるため、半導体装置の面積が増大してしまうという問題点があった。
しかしながら、本発明の第４の実施の形態に係る半導体装置では、図８に示すレイアウトにより、ドライブトランジスタ領域内において、接地ラインＶＳＳが共有されている。また、隣り合うドライブトランジスタ領域は電源ラインＶＤＤまたは電源ラインＣＶＤＤを共有している。したがって、本発明の第４の実施の形態に係る半導体装置では、トランジスタのリーク電流を低減する構成において、配線による面積増大を低減することができる。
また、たとえば、ドライブ部ＤＲＶ１における各トランジスタと、可変ドライブ部ＶＤＲＶ１における各トランジスタとを電源ラインＶＤＤ、接地ラインＶＳＳおよび電源ラインＣＶＤＤの配列方向に並べて配置する構成が考えられる。しかしながら、このような構成では、ドライブ部ＤＲＶ１側の領域にデッドスペースが生じてしまう。
しかしながら、本発明の第４の実施の形態に係る半導体装置では、図８に示すレイアウトにより、デッドスペースが生じることを防ぐことができ、半導体装置の小型化を図ることができる。
その他の構成および動作は第１の実施の形態に係る半導体装置と同様であるため、ここでは詳細な説明を繰り返さない。したがって、本発明の第４の実施の形態に係る半導体装置では、半導体装置の動作速度に応じて適切にトランジスタのリーク電流を低減することができる。
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
＜第５の実施の形態＞
本実施の形態は、第４の実施の形態に係る半導体装置と比べてレイアウトを変更した半導体装置に関する。以下で説明する内容以外は第４の実施の形態に係る半導体装置と同様である。
図９は、本発明の第５の実施の形態に係る半導体装置の概略レイアウトを示す図である。図９の見方は図３と同様であるため、ここでは詳細な説明を繰り返さない。
図９を参照して、半導体装置１０５は、第１の実施の形態に係る半導体装置と比べて、ＰチャネルＭＯＳトランジスタＭ３の代わりにＰチャネルＭＯＳトランジスタＭ３Ａ，Ｍ３Ｂ，Ｍ３Ｃ，Ｍ３Ｄを備え、また、ＮチャネルＭＯＳトランジスタＭ４の代わりにＮチャネルＭＯＳトランジスタＭ４Ａ，Ｍ４Ｂ，Ｍ４Ｃ，Ｍ４Ｄを備える。
ＰチャネルＭＯＳトランジスタＭ３Ａ，Ｍ３Ｂ，Ｍ３Ｃ，Ｍ３Ｄのサイズは、ＰチャネルＭＯＳトランジスタＭ１のサイズと略同じである。また、ＮチャネルＭＯＳトランジスタＭ４Ａ，Ｍ４Ｂ，Ｍ４Ｃ，Ｍ４Ｄのサイズは、ＮチャネルＭＯＳトランジスタＭ２のサイズと略同じである。すなわち、半導体装置１０４では、可変ドライブ部ＶＤＲＶ１のドライブ能力は、ドライブ部ＤＲＶ１の略４倍である。
電源ラインＶＤＤ、接地ラインＶＳＳおよび電源ラインＣＶＤＤは、この順番に互いに間隔を隔てて配列されている。電源ラインＶＤＤ、接地ラインＶＳＳおよび電源ラインＣＶＤＤは、たとえば略平行に配置される。
ＰチャネルＭＯＳトランジスタＭ１およびＮチャネルＭＯＳトランジスタＭ４Ｂは、電源ラインＶＤＤ、接地ラインＶＳＳおよび電源ラインＣＶＤＤの延在方向に並んで配置される。
ＮチャネルＭＯＳトランジスタＭ２，Ｍ４Ｄは、ＰチャネルＭＯＳトランジスタＭ１およびＮチャネルＭＯＳトランジスタＭ４Ｂと接地ラインＶＳＳとの間に、電源ラインＶＤＤ、接地ラインＶＳＳおよび電源ラインＣＶＤＤの延在方向に並んで配置される。
ＰチャネルＭＯＳトランジスタＭ３Ａ，Ｍ３Ｄは、電源ラインＶＤＤ、接地ラインＶＳＳおよび電源ラインＣＶＤＤの延在方向に並んで配置される。
ＮチャネルＭＯＳトランジスタＭ４ＡおよびＰチャネルＭＯＳトランジスタＭ３Ｂは、ＰチャネルＭＯＳトランジスタＭ３Ａ，Ｍ３Ｄと接地ラインＶＳＳとの間に、電源ラインＶＤＤ、接地ラインＶＳＳおよび電源ラインＣＶＤＤの延在方向に並んで配置される。
ＰチャネルＭＯＳトランジスタＭ１、ＮチャネルＭＯＳトランジスタＭ２，Ｍ４ＡおよびＰチャネルＭＯＳトランジスタＭ３Ａは、この順番に電源ラインＶＤＤから電源ラインＣＶＤＤへの配列方向に並んで配置される。
ＮチャネルＭＯＳトランジスタＭ４Ｂ，Ｍ４Ｃ、Ｍ４ＤおよびＰチャネルＭＯＳトランジスタＭ３Ｂ，Ｍ３Ｃ，Ｍ３Ｄは、この順番に電源ラインＶＤＤから電源ラインＣＶＤＤへの配列方向に並んで配置される。
ＰチャネルＭＯＳトランジスタＭ１は、コンタクトを介して電源ラインＶＤＤに接続されたＮ型ウエルを有する。
ＮチャネルＭＯＳトランジスタＭ２，Ｍ４Ａ，Ｍ４Ｂ，Ｍ４Ｃ，Ｍ４Ｄは、コンタクトを介して接地ラインＶＳＳに接続された共通のＰ型ウエルを有する。
ＰチャネルＭＯＳトランジスタＭ３Ａ，Ｍ３Ｂ，Ｍ３Ｃ，Ｍ３Ｄは、コンタクトを介して電源ラインＣＶＤＤに接続された共通のＮ型ウエルを有する。
このような構成により、本発明の第４の実施の形態に係る半導体装置におけるＰチャネルＭＯＳトランジスタＭ３Ａと電源ラインＣＶＤＤとを接続するためのＮチャネルＭＯＳトランジスタＭ４Ａ，Ｍ４Ｃの上方を通る配線が不要となるため、配線構造の簡素化を図ることができる。さらに、ＰチャネルＭＯＳトランジスタＭ３Ａ，Ｍ３Ｂ，Ｍ３Ｃ，Ｍ３Ｄが共通のＮ型ウエルを有することから、本発明の第４の実施の形態に係る半導体装置と比べてウエル間の電位のばらつきを防ぐことができる。
また、図９では、ＰチャネルＭＯＳトランジスタＭ１，Ｍ３Ａ，Ｍ３Ｂ，Ｍ３Ｃ，Ｍ３ＤおよびＮチャネルＭＯＳトランジスタＭ２，Ｍ４Ａ，Ｍ４Ｂ，Ｍ４Ｃ，Ｍ４Ｄを含む組が１つだけ代表的に示されている。しかしながら、この組が複数組存在し、電源ラインＶＤＤ、接地ラインＶＳＳおよび電源ラインＣＶＤＤの延在方向に並んで配置されている構成であってもよい。
電源ラインＶＤＤ、接地ラインＶＳＳおよび電源ラインＣＶＤＤと、チャネルＭＯＳトランジスタＭ１，Ｍ３Ａ，Ｍ３Ｂ，Ｍ３Ｃ，Ｍ３ＤおよびＮチャネルＭＯＳトランジスタＭ２，Ｍ４Ａ，Ｍ４Ｂ，Ｍ４Ｃ，Ｍ４Ｄとを含むドライブトランジスタ領域が、電源ラインＶＤＤ、接地ラインＶＳＳおよび電源ラインＣＶＤＤの配列方向に繰り返し配置される。このドライブトランジスタ領域内において、接地ラインＶＳＳは共有されている。
そして、隣り合うドライブトランジスタ領域は、電源ラインＶＤＤまたは電源ラインＣＶＤＤについて対称になるように配置され、かつ隣り合うドライブトランジスタ領域は電源ラインＶＤＤまたは電源ラインＣＶＤＤを共有している。
その他の構成および動作は第１の実施の形態に係る半導体装置と同様であるため、ここでは詳細な説明を繰り返さない。したがって、本発明の第５の実施の形態に係る半導体装置では、半導体装置の動作速度に応じて適切にトランジスタのリーク電流を低減することができる。また、トランジスタのリーク電流を低減する構成において、配線による面積増大を低減することができる。
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
＜第６の実施の形態＞
本実施の形態は、第３の実施の形態に係る半導体装置と比べて可変ドライブ部におけるトランジスタのサイズを大きくした半導体装置に関する。以下で説明する内容以外は第３の実施の形態に係る半導体装置と同様である。
図１０は、本発明の第６の実施の形態に係る半導体装置の概略レイアウトを示す図である。図１０の見方は図７と同様であるため、ここでは詳細な説明を繰り返さない。
図１０を参照して、半導体装置１０６は、第３の実施の形態に係る半導体装置と比べて、ＰチャネルＭＯＳトランジスタＭ１３の代わりにＰチャネルＭＯＳトランジスタＭ１３Ａ，Ｍ１３Ｂ，Ｍ１３Ｃを備え、また、ＮチャネルＭＯＳトランジスタＭ１４の代わりにＮチャネルＭＯＳトランジスタＭ１４Ａ，Ｍ１４Ｂ，Ｍ１４Ｃを備える。
ＰチャネルＭＯＳトランジスタＭ１３Ａ，Ｍ１３Ｂ，Ｍ１３Ｃのサイズは、ＰチャネルＭＯＳトランジスタＭ１１のサイズと略同じである。また、ＮチャネルＭＯＳトランジスタＭ１４Ａ，Ｍ１４Ｂ，Ｍ１４Ｃのサイズは、ＮチャネルＭＯＳトランジスタＭ１２のサイズと略同じである。すなわち、半導体装置１０６では、可変ドライブ部ＶＤＲＶ２１のドライブ能力は、ドライブ部ＤＲＶ２１の略３倍である。
電源電圧ＶＤＤが供給される電源ラインＶＤＤ、および接地電圧ＶＳＳが供給される接地ラインＶＳＳは、互いに間隔を隔てて配列されている。電源ラインＶＤＤおよび接地ラインＶＳＳは、たとえば略平行に配置される。
ＰチャネルＭＯＳトランジスタＭ１１，Ｍ１３Ａは、電源ラインＶＤＤおよび接地ラインＶＳＳの延在方向に並んで配置される。
ＮチャネルＭＯＳトランジスタＭ１２，Ｍ１４Ａは、ＰチャネルＭＯＳトランジスタＭ１１，Ｍ１３Ａと接地ラインＶＳＳとの間に、電源ラインＶＤＤおよび接地ラインＶＳＳの延在方向に並んで配置される。
ＰチャネルＭＯＳトランジスタＭ１３Ｂ，Ｍ１３Ｃは、接地ラインＶＳＳに対してＰチャネルＭＯＳトランジスタＭ１１，Ｍ１３ＡおよびＮチャネルＭＯＳトランジスタＭ１２，Ｍ１４Ａの反対側に、電源ラインＶＤＤおよび接地ラインＶＳＳの延在方向に並んで配置される。
ＮチャネルＭＯＳトランジスタＭ１４Ｂ，Ｍ１４Ｃは、ＰチャネルＭＯＳトランジスタＭ１３Ｂ，Ｍ１３Ｃと接地ラインＶＳＳとの間に、電源ラインＶＤＤおよび接地ラインＶＳＳの延在方向に並んで配置される。
ＰチャネルＭＯＳトランジスタＭ１１、ＮチャネルＭＯＳトランジスタＭ１２，Ｍ１４ＢおよびＰチャネルＭＯＳトランジスタＭ１３Ｂは、この順番に電源ラインＶＤＤおよび接地ラインＶＳＳの配列方向に並んで配置される。
ＰチャネルＭＯＳトランジスタＭ１３Ａ、ＮチャネルＭＯＳトランジスタＭ１４Ａ，Ｍ１４ＣおよびＰチャネルＭＯＳトランジスタＭ１３Ｃは、この順番に電源ラインＶＤＤおよび接地ラインＶＳＳの配列方向に並んで配置される。
ＰチャネルＭＯＳトランジスタＭ１１は、コンタクトを介して電源ラインＶＤＤに接続されたＮ型ウエルを有する。
ＮチャネルＭＯＳトランジスタＭ１２は、コンタクトを介して接地ラインＶＳＳに接続されたＰ型ウエルを有する。
ＮチャネルＭＯＳトランジスタＭ１４Ａ，Ｍ１４Ｂ，Ｍ１４Ｃは、コンタクトを介してバックゲート電源ラインＶＳＳＢ１に接続された共通のＰ型ウエルを有する。
ＰチャネルＭＯＳトランジスタＭ１３Ｂ，Ｍ１３Ｃは、コンタクトを介してバックゲート電源ラインＶＤＤＢ１に接続された共通のＮ型ウエルを有する。
ＰチャネルＭＯＳトランジスタＭ１１のＮ型ウエルとＰチャネルＭＯＳトランジスタＭ１３ＡのＮ型ウエルとは分離されている。また、ＮチャネルＭＯＳトランジスタＭ１２のＰ型ウエルとＮチャネルＭＯＳトランジスタＭ１４Ａ，Ｍ１４Ｂ，Ｍ１４ＣのＰ型ウエルとは分離されている。
また、図１０では、ＰチャネルＭＯＳトランジスタＭ１１，Ｍ１３Ａ，Ｍ１３Ｂ，Ｍ１３ＣおよびＮチャネルＭＯＳトランジスタＭ１２，Ｍ１４Ａ，Ｍ１４Ｂ，Ｍ１４Ｃを含む組が電源ラインＶＤＤおよび接地ラインＶＳＳの延在方向に２つだけ代表的に示されている。しかしながら、たとえばこの組は３組以上存在していてもよく、電源ラインＶＤＤおよび接地ラインＶＳＳの延在方向に並んで配置されている構成であってもよい。また、この複数組が配置されている領域の端部に設けられた２個のコンタクトを介して、ＮチャネルＭＯＳトランジスタＭ１４Ａ，Ｍ１４Ｂ，Ｍ１４ＣのＰ型ウエルとバックゲート電源ラインＶＳＳＢ１、およびＰチャネルＭＯＳトランジスタＭ１３Ｂ，Ｍ１３ＣのＮ型ウエルとバックゲート電源ラインＶＤＤＢ１がそれぞれ接続される。
電源ラインＶＤＤおよび接地ラインＶＳＳと、ＰチャネルＭＯＳトランジスタＭ１１，Ｍ１３Ａ，Ｍ１３Ｂ，Ｍ１３ＣおよびＮチャネルＭＯＳトランジスタＭ１２，Ｍ１４Ａ，Ｍ１４Ｂ，Ｍ１４Ｃとを含むドライブトランジスタ領域が、電源ラインＶＤＤおよび接地ラインＶＳＳの配列方向に繰り返し配置される。このドライブトランジスタ領域内において、接地ラインＶＳＳは共有されている。
そして、隣り合うドライブトランジスタ領域は、電源ラインＶＤＤを共有している。すなわち、隣り合う一方のドライブトランジスタ領域の電源ラインＶＤＤと他方のドライブトランジスタ領域の電源ラインＶＤＤとは共通である。
また、ＰチャネルＭＯＳトランジスタＭ１３Ａは、隣のドライブトランジスタ領域のＰチャネルＭＯＳトランジスタＭ１３Ｂ，Ｍ１３ＣのＮ型ウエルを介してバックゲート電源ラインＶＤＤＢ１に接続されたＮ型ウエルを有する。すなわち、隣り合う一方のドライブトランジスタ領域におけるＰチャネルＭＯＳトランジスタＭ１３Ａと、他方のドライブトランジスタ領域におけるＰチャネルＭＯＳトランジスタＭ１３Ｂ，Ｍ１３Ｃとは、共通のＮ型ウエルを有する。
このような構成により、ＰチャネルＭＯＳトランジスタＭ１３Ａとバックゲート電源ラインＶＤＤＢ１とを接続するためのＮチャネルＭＯＳトランジスタＭ１４Ａ，Ｍ１４Ｃの上方を通る配線が不要となるため、配線構造の簡素化を図ることができる。さらに、ＰチャネルＭＯＳトランジスタＭ１３Ａ，Ｍ１３Ｂ，Ｍ１３Ｃが共通のＮ型ウエルを有することから、ウエル間の電位のばらつきを防ぐことができる。
その他の構成および動作は第３の実施の形態に係る半導体装置と同様であるため、ここでは詳細な説明を繰り返さない。したがって、本発明の第６の実施の形態に係る半導体装置では、半導体装置の動作速度に応じて適切にトランジスタのリーク電流を低減することができる。また、トランジスタのリーク電流を低減する構成において、配線による面積増大を低減することができる。
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
＜第７の実施の形態＞
本実施の形態は、第６の実施の形態に係る半導体装置と比べてバックゲート電源ラインを増やした半導体装置に関する。以下で説明する内容以外は第６の実施の形態に係る半導体装置と同様である。
図１１は、本発明の第７の実施の形態に係る半導体装置の概略レイアウトを示す図である。図１１の見方は図１０と同様であるため、ここでは詳細な説明を繰り返さない。
図１１を参照して、半導体装置１０７は、第６の実施の形態に係る半導体装置と比べて、さらに、バックゲート電源ラインＶＤＤＢ２，ＶＳＳＢ２を備える。
バックゲート電源ラインＶＤＤＢ２には、バックゲート電圧制御回路３からのバックゲート電圧ＶＤＤＢが供給される。また、バックゲート電源ラインＶＳＳＢ２には、バックゲート電圧制御回路３からのバックゲート電圧ＶＳＳＢが供給される。
バックゲート電源ラインＶＤＤＢ２，ＶＳＳＢ２は、電源ラインＶＤＤおよび接地ラインＶＳＳの配列方向に延在するように配置されている。また、バックゲート電源ラインＶＤＤＢ２，ＶＳＳＢ２は、電源ラインＶＤＤおよび接地ラインＶＳＳの配置される第１配線層より上層の第２配線層に配置される。
ＮチャネルＭＯＳトランジスタＭ１４Ａ，Ｍ１４Ｂ，Ｍ１４Ｃは、コンタクトを介してバックゲート電源ラインＶＳＳＢ１に接続され、かつスルーホール、第１配線層における配線およびコンタクトを介してバックゲート電源ラインＶＳＳＢ２に接続された共通のＰ型ウエルを有する。
ＰチャネルＭＯＳトランジスタＭ１３Ｂ，Ｍ１３Ｃは、コンタクトを介してバックゲート電源ラインＶＤＤＢ１に接続され、かつスルーホール、第１配線層における配線およびコンタクトを介してバックゲート電源ラインＶＤＤＢ２に接続された共通のＮ型ウエルを有する。
ＰチャネルＭＯＳトランジスタＭ１３Ａは、隣のドライブトランジスタ領域のＰチャネルＭＯＳトランジスタＭ１３Ｂ，Ｍ１３ＣのＮ型ウエルを介してバックゲート電源ラインＶＤＤＢ１，ＶＤＤＢ２に接続されたＮ型ウエルを有する。
このような構成により、バックゲート電源を強化するために新たなバックゲート電源ラインを電源ラインＶＤＤおよび接地ラインＶＳＳの延在方向に追加する構成と比べて、バックゲート電源ラインの本数および配置場所の自由度を高めることができるため、バックゲート電源の強化を図り、かつ配線による面積増大を低減することができる。
その他の構成および動作は第６の実施の形態に係る半導体装置と同様であるため、ここでは詳細な説明を繰り返さない。したがって、本発明の第７の実施の形態に係る半導体装置では、半導体装置の動作速度に応じて適切にトランジスタのリーク電流を低減することができる。また、トランジスタのリーク電流を低減する構成において、配線による面積増大を低減することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の第１の実施の形態に係る半導体装置の構成を示すブロック図である。 本発明の第１の実施の形態に係る半導体装置におけるドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１の構成を示す回路図である。 本発明の第１の実施の形態に係る半導体装置の概略レイアウトを示す図である。 本発明の第２の実施の形態に係る半導体装置の構成を示す図である。 本発明の第２の実施の形態に係る半導体装置におけるドライブ部ＤＲＶ１および可変ドライブ部ＶＤＲＶ１１，ＶＤＲＶ１２の構成を示す回路図である。 本発明の第３の実施の形態に係る半導体装置の構成を示す図である。 本発明の第３の実施の形態に係る半導体装置の概略レイアウトを示す図である。 本発明の第４の実施の形態に係る半導体装置の概略レイアウトを示す図である。 本発明の第５の実施の形態に係る半導体装置の概略レイアウトを示す図である。 本発明の第６の実施の形態に係る半導体装置の概略レイアウトを示す図である。 本発明の第７の実施の形態に係る半導体装置の概略レイアウトを示す図である。
符号の説明
１，１１ 動作速度検出回路、２ 論理回路、３ バックゲート電圧制御回路、１０１〜１０７ 半導体装置、ＤＲＶ１，ＤＲＶ２１ ドライブ部、ＶＤＲＶ１，ＶＤＲＶ１１，ＶＤＲＶ１２，ＶＤＲＶ２１ 可変ドライブ部、Ｍ１，Ｍ３，Ｍ５，Ｍ１１，Ｍ１３，Ｍ３Ａ，Ｍ３Ｂ，Ｍ３Ｃ，Ｍ３Ｄ，Ｍ１３Ａ，Ｍ１３Ｂ，Ｍ１３Ｃ ＰチャネルＭＯＳトランジスタ、Ｍ２，Ｍ４，Ｍ６，Ｍ１２，Ｍ１４，Ｍ４Ａ，Ｍ４Ｂ，Ｍ４Ｃ，Ｍ４Ｄ，Ｍ１４Ａ，Ｍ１４Ｂ，Ｍ１４Ｃ ＮチャネルＭＯＳトランジスタ、ＣＭ１，ＣＭ１１，ＣＭ１２ 制御トランジスタ、ＶＤＤ，ＣＶＤＤ 電源ライン、ＶＳＳ 接地ライン、ＶＤＤＢ１，ＶＤＤＢ２，ＶＳＳＢ１，ＶＳＳＢ２ バックゲート電源ライン。

Claims (12)

  1. クロックに同期した信号を受ける入力ノードに結合される制御電極と、出力ノードに結合される第１導通電極と、第２導通電極とを有する第１のトランジスタと、
    前記入力ノードに結合される制御電極と、前記出力ノードに結合される第１導通電極と、電源ノードに結合される第２導通電極とを有する第２のトランジスタと、
    前記電源ノードと前記第２のトランジスタの前記第２導通電極との間に接続され、前記クロックの周波数の検出結果を示す第１の制御信号に基づいてオン・オフされる第１のスイッチ素子とを備える半導体装置。
  2. 前記半導体装置は、さらに、
    前記入力ノードに結合される制御電極と、前記出力ノードに結合される第１導通電極と、電源ノードに結合される第２導通電極とを有する第３のトランジスタと、
    前記電源ノードと前記第３のトランジスタの前記第２導通電極との間に接続され、前記クロックの周波数の検出結果を示す第２の制御信号に基づいてオン・オフされる第２のスイッチ素子とを備える請求項１記載の半導体装置。
  3. クロックに同期した信号を受ける入力ノードに結合される制御電極と、出力ノードに結合される第１導通電極と、第２導通電極とを有する第１のトランジスタと、
    前記入力ノードに結合される制御電極と、前記出力ノードに結合される第１導通電極と、第２導通電極と、前記クロックの周波数の検出結果を示す制御信号に基づいて電位が変更されるバックゲートとを有する第２のトランジスタとを備える半導体装置。
  4. 入力ノードに結合される制御電極と、出力ノードおよび第１電源ラインに結合される第１導通電極と、第２電源ラインに結合される第２導通電極とを有する第１のトランジスタと、
    各々が、前記入力ノードに結合される制御電極と、前記出力ノードおよび前記第１電源ラインに結合される第１導通電極と、電源供給がオン・オフ制御される第３電源ラインに結合される第２導通電極とを有する第２のトランジスタないし第４のトランジスタとを備え、
    前記第２電源ライン、前記第１電源ラインおよび前記第３電源ラインはこの順番に互いに間隔を隔てて配列され、
    前記第１電源ラインと前記第２電源ラインとの間に、前記第１のトランジスタおよび前記第２のトランジスタが前記第１電源ラインおよび前記第２電源ラインの延在方向に並んで配置され、
    前記第１電源ラインと前記第３電源ラインとの間に、前記第３のトランジスタおよび前記第４のトランジスタが前記第１電源ラインおよび前記第３電源ラインの延在方向に並んで配置される半導体装置。
  5. 前記第１電源ラインないし前記第３電源ラインと、前記第１のトランジスタないし前記第４のトランジスタとを含む領域が、前記第１電源ラインないし前記第３電源ラインの配列方向に繰り返し配置され、隣り合う前記領域が対称になるように配置され、かつ隣り合う前記領域は前記第２電源ラインまたは前記第３電源ラインを共有する請求項４記載の半導体装置。
  6. 前記第１のトランジスタないし前記第４のトランジスタは第１導電型であり、
    前記半導体装置は、さらに、
    各々が、前記入力ノードに結合される制御電極を有し、前記第１のトランジスタないし前記第４のトランジスタの前記第１導通電極と前記第１電源ラインとの間に接続され、かつ前記第１のトランジスタと略同じサイズである第２導電型の第５のトランジスタないし第８のトランジスタを備え、
    前記第１のトランジスタおよび前記第２のトランジスタと前記第１電源ラインとの間に、前記第５のトランジスタおよび前記第６のトランジスタが前記第１電源ラインおよび前記第２電源ラインの延在方向に並んで配置され、
    前記第３のトランジスタおよび前記第４のトランジスタと前記第１電源ラインとの間に、前記第７のトランジスタおよび前記第８のトランジスタが前記第１電源ラインおよび前記第３電源ラインの延在方向に並んで配置される請求項４記載の半導体装置。
  7. 入力ノードに結合される制御電極と、出力ノードに結合される第１導通電極と、第２電源ラインに結合される第２導通電極とを有する第１導電型の第１のトランジスタと、
    各々が、前記入力ノードに結合される制御電極と、前記出力ノードに結合される第１導通電極と、電源供給がオン・オフ制御される第３電源ラインに結合される第２導通電極とを有する第１導電型の第２のトランジスタないし第４のトランジスタと、
    各々が、前記入力ノードに結合される制御電極と、前記出力ノードに結合される第１導通電極と、第１電源ラインに結合される第２導通電極とを有する第２導電型の第５のトランジスタないし第８のトランジスタとを備え、
    前記第１のトランジスタないし第８のトランジスタは略同じサイズであり、
    前記第２電源ライン、前記第１電源ラインおよび前記第３電源ラインはこの順番に互いに間隔を隔てて配列され、
    前記第１電源ラインと前記第２電源ラインとの間に、前記第１のトランジスタおよび前記第７のトランジスタが前記第１電源ラインおよび前記第２電源ラインの延在方向に並んで配置され、
    前記第１電源ラインと前記第３電源ラインとの間に、前記第２のトランジスタおよび前記第４のトランジスタが前記第１電源ラインおよび前記第３電源ラインの延在方向に並んで配置され、
    前記第１のトランジスタおよび前記第７のトランジスタと前記第１電源ラインとの間に、前記第５のトランジスタおよび前記第８のトランジスタが前記第１電源ラインおよび前記第２電源ラインの延在方向に並んで配置され、
    前記第２のトランジスタおよび前記第４のトランジスタと前記第１電源ラインとの間に、前記第６のトランジスタおよび前記第３のトランジスタが前記第１電源ラインおよび前記第３電源ラインの延在方向に並んで配置される半導体装置。
  8. 前記第１電源ラインないし前記第３電源ラインと、前記第１のトランジスタないし前記第８のトランジスタとを含む領域が、前記第１電源ラインないし前記第３電源ラインの配列方向に繰り返し配置され、隣り合う前記領域が対称になるように配置され、かつ隣り合う前記領域は前記第２電源ラインまたは前記第３電源ラインを共有する請求項７記載の半導体装置。
  9. 入力ノードに結合される制御電極と、出力ノードおよび第１電源ラインに結合される第１導通電極と、第２電源ラインに結合される第２導通電極とを有する第１のトランジスタと、
    各々が、前記入力ノードに結合される制御電極と、前記出力ノードおよび前記第１電源ラインに結合される第１導通電極と、前記第２電源ラインに結合される第２導通電極と、バックゲートに対応し、かつ電位が変更可能なウエルとを有し、かつ前記第１のトランジスタと略同じサイズである第２のトランジスタないし第４のトランジスタとを備え、
    前記第１電源ラインおよび前記第２電源ラインは互いに間隔を隔てて配列され、
    前記第１電源ラインと前記第２電源ラインとの間に、前記第１のトランジスタおよび前記第２のトランジスタが前記第１電源ラインおよび前記第２電源ラインの延在方向に並んで配置され、
    前記第１電源ラインに対して前記第１のトランジスタおよび前記第２のトランジスタの反対側に、前記第３のトランジスタおよび前記第４のトランジスタが前記第１電源ラインおよび前記第２電源ラインの延在方向に並んで配置される半導体装置。
  10. 前記第３のトランジスタの前記ウエルおよび前記第４のトランジスタの前記ウエルは、供給電圧が変更可能なバックゲート電源ラインに結合され、
    前記第１電源ラインおよび前記第２電源ラインと、前記第１のトランジスタないし前記第４のトランジスタとを含む領域が、前記第１電源ラインおよび前記第２電源ラインの配列方向に繰り返し配置され、
    隣り合う一方の前記領域における前記第２のトランジスタの前記ウエルは、他方の前記領域における前記第３のトランジスタの前記ウエルおよび前記第４のトランジスタの前記ウエルのうち少なくともいずれか一方と結合される請求項９記載の半導体装置。
  11. 前記バックゲート電源ラインは、前記第１電源ラインおよび前記第２電源ラインの配列方向に延在するように配置された請求項９記載の半導体装置。
  12. 前記第１のトランジスタないし前記第４のトランジスタは第１導電型であり、
    前記半導体装置は、さらに、
    前記入力ノードに結合される制御電極を有し、前記第１のトランジスタの前記第１導通電極と前記第１電源ラインとの間に接続され、かつ前記第１のトランジスタと略同じサイズである第２導電型の第５のトランジスタと、
    各々が、前記入力ノードに結合される制御電極と、バックゲートに対応し、かつ電位が変更可能なウエルとを有し、前記第２のトランジスタないし前記第４のトランジスタの前記第１導通電極と前記第１電源ラインとの間に接続され、かつ前記第１のトランジスタと略同じサイズである第２導電型の第６のトランジスタないし第８のトランジスタを備え、
    前記第１のトランジスタおよび前記第２のトランジスタと前記第１電源ラインとの間に、前記第５のトランジスタおよび前記第６のトランジスタが前記第１電源ラインおよび前記第２電源ラインの延在方向に並んで配置され、
    前記第３のトランジスタおよび前記第４のトランジスタと前記第１電源ラインとの間に、前記第７のトランジスタおよび前記第８のトランジスタが前記第１電源ラインおよび前記第２電源ラインの延在方向に並んで配置される請求項９記載の半導体装置。
JP2007258750A 2007-10-02 2007-10-02 半導体装置 Pending JP2009088387A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007258750A JP2009088387A (ja) 2007-10-02 2007-10-02 半導体装置
US12/211,220 US20090085628A1 (en) 2007-10-02 2008-09-16 Semiconductor device reducing leakage current of transistor
US12/723,183 US8587370B2 (en) 2007-10-02 2010-03-12 Semiconductor device reducing leakage current of transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007258750A JP2009088387A (ja) 2007-10-02 2007-10-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2009088387A true JP2009088387A (ja) 2009-04-23
JP2009088387A5 JP2009088387A5 (ja) 2010-10-14

Family

ID=40507502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007258750A Pending JP2009088387A (ja) 2007-10-02 2007-10-02 半導体装置

Country Status (2)

Country Link
US (2) US20090085628A1 (ja)
JP (1) JP2009088387A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021163917A (ja) * 2020-04-02 2021-10-11 ルネサスエレクトロニクス株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232268A (ja) * 2001-02-07 2002-08-16 Sanyo Electric Co Ltd クロック発生回路
JP2004139718A (ja) * 2002-10-17 2004-05-13 Samsung Electronics Co Ltd 出力ドライバおよび出力駆動方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3777768B2 (ja) 1997-12-26 2006-05-24 株式会社日立製作所 半導体集積回路装置およびセルライブラリを記憶した記憶媒体および半導体集積回路の設計方法
JPH11284493A (ja) 1998-03-27 1999-10-15 Kawasaki Steel Corp マスタスレーブ型フリップフロップ
JP3928837B2 (ja) * 1999-09-13 2007-06-13 株式会社ルネサステクノロジ 半導体集積回路装置
JP3579633B2 (ja) 2000-05-19 2004-10-20 株式会社ルネサステクノロジ 半導体集積回路
JP3727838B2 (ja) * 2000-09-27 2005-12-21 株式会社東芝 半導体集積回路
JP2002111470A (ja) 2000-10-03 2002-04-12 Hitachi Ltd 半導体装置
US6501305B2 (en) * 2000-12-22 2002-12-31 Texas Instruments Incorporated Buffer/driver for low dropout regulators
JP4090231B2 (ja) * 2001-11-01 2008-05-28 株式会社ルネサステクノロジ 半導体集積回路装置
JP4321678B2 (ja) * 2003-08-20 2009-08-26 パナソニック株式会社 半導体集積回路
US7224205B2 (en) * 2004-07-07 2007-05-29 Semi Solutions, Llc Apparatus and method for improving drive-strength and leakage of deep submicron MOS transistors
JP2006211064A (ja) * 2005-01-26 2006-08-10 Nec Corp 論理回路の特性調整回路及びその方法並びにそれを用いた半導体集積回路
JP4967264B2 (ja) * 2005-07-11 2012-07-04 株式会社日立製作所 半導体装置
US7570089B2 (en) * 2005-10-28 2009-08-04 Analog Devices, Inc. Output stage interface circuit for outputting digital data onto a data bus, and a method for operating an output stage interface circuit
KR100725993B1 (ko) * 2005-12-28 2007-06-08 삼성전자주식회사 누설 전류를 방지하는 로우 디코더 회로 및 이를 구비하는반도체 메모리 장치
JP4978950B2 (ja) * 2006-04-10 2012-07-18 ルネサスエレクトロニクス株式会社 半導体集積回路装置及び基板バイアス制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232268A (ja) * 2001-02-07 2002-08-16 Sanyo Electric Co Ltd クロック発生回路
JP2004139718A (ja) * 2002-10-17 2004-05-13 Samsung Electronics Co Ltd 出力ドライバおよび出力駆動方法

Also Published As

Publication number Publication date
US20090085628A1 (en) 2009-04-02
US20100164613A1 (en) 2010-07-01
US8587370B2 (en) 2013-11-19

Similar Documents

Publication Publication Date Title
US10200043B2 (en) Level shifter
US6677797B2 (en) Semiconductor integrated circuit
US7772883B2 (en) Level shifter
US11677400B2 (en) Level shifter circuit and method of operating the same
JP2011015402A (ja) 電圧レベルシフタ
US20040140483A1 (en) Semiconductor integrated circuit and fabrication method for same
JP2006217540A (ja) 半導体集積回路および半導体集積回路の制御方法
KR20230154166A (ko) D 플립플롭, d 플립플롭을 포함하는 프로세서 및 컴퓨팅 장치
CN114567291A (zh) D触发器以及包括d触发器的处理器和计算装置
EP1999849B1 (en) Electronic device and integrated circuit
US7514960B2 (en) Level shifter circuit
US20110057820A1 (en) Data serializer apparatus and methods
US7663411B2 (en) Semiconductor device with a logic circuit
US6518790B2 (en) Semiconductor integrated circuit having circuit for transmitting input signal
JP2006060311A (ja) 半導体集積回路
CN114095004B (zh) 驱动电路
JP2009088387A (ja) 半導体装置
US20200328732A1 (en) Semiconductor device
Garg et al. A single-supply true voltage level shifter
US7541839B2 (en) Semiconductor device having a pseudo power supply wiring
JP3804647B2 (ja) 半導体集積回路
Yadav et al. Performance comparison of ONOFIC and LECTOR based approaches for Leakage Power Reduction
Di et al. Ultra-low power multi-threshold asynchronous circuit design
US20230409073A1 (en) Ultra-low power d flip-flop with reduced clock load
KR20050097226A (ko) 저전력 소모의 플립플롭

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100831

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130205