JP4967264B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4967264B2
JP4967264B2 JP2005201054A JP2005201054A JP4967264B2 JP 4967264 B2 JP4967264 B2 JP 4967264B2 JP 2005201054 A JP2005201054 A JP 2005201054A JP 2005201054 A JP2005201054 A JP 2005201054A JP 4967264 B2 JP4967264 B2 JP 4967264B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
gate
well
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005201054A
Other languages
English (en)
Other versions
JP2007019357A (ja
JP2007019357A5 (ja
Inventor
清男 伊藤
龍太 土屋
尊之 河原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005201054A priority Critical patent/JP4967264B2/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to EP10002249A priority patent/EP2207203A1/en
Priority to EP09001297A priority patent/EP2053657B1/en
Priority to TW095106628A priority patent/TW200723499A/zh
Priority to EP06003938A priority patent/EP1744364A3/en
Priority to KR1020060018925A priority patent/KR101106916B1/ko
Priority to EP10002248A priority patent/EP2207202A1/en
Priority to US11/362,172 priority patent/US7511558B2/en
Priority to CN2008100868803A priority patent/CN101281929B/zh
Priority to CNB2006100093694A priority patent/CN100511688C/zh
Publication of JP2007019357A publication Critical patent/JP2007019357A/ja
Priority to US11/714,844 priority patent/US7385436B2/en
Publication of JP2007019357A5 publication Critical patent/JP2007019357A5/ja
Application granted granted Critical
Publication of JP4967264B2 publication Critical patent/JP4967264B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0021—Modifications of threshold
    • H03K19/0027—Modifications of threshold in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Description

本発明は、ＣＭＯＳ回路が半導体チップ上に集積された半導体装置に関する。より特定的には、本発明は、ＣＭＯＳ集積回路装置の消費電力や動作電圧、あるいは面積を低減する回路方式ならびにデバイス方式に関する。
周知のように、ＭＯＳトランジスタ（ＭＯＳＴ）は、微細化とともに動作電圧ＶＤＤが低下し、ＭＯＳＴの閾値電圧（ＶＴ）のばらつきが増大する。たとえば、図１０(a)にはＭＯＳＴの実効的なゲート電圧（ゲート・オーバ・ドライブ）であるＶＤＤ−ＶＴ０とプロセス微細化技術の関係を示す。ここでＶＴ０は平均的なＭＯＳＴのＶＴである。ＩＴＲＳ２００１（２００１年版International Technology Roadmap for Semiconductors）による予想値を付加してあるが、図中、ＭＰＵとＬＰＳＯＣはそれぞれマイクロプロセッサと低電力システムＬＳＩである。ここで、このＶＴ０には下限がある。非導通時にＭＯＳＴに流れるサブスレッショルド電流（リーク電流の一種）は、ＶＴの低下とともに指数関数的に増加するので、それを抑えるためである。この下限値はＭＯＳＴの微細化とはほぼ無関係で、チップのリーク電流の上限によって決まる。通常、高速チップでは０．２Ｖから０．３Ｖ程度、低電力チップでは０．５Ｖ程度である。したがって、図示するように、微細化とともに実効ゲート電圧は急速に低下し、負荷を駆動する回路内のＭＯＳＴの動作速度は急激に低下する。ＭＯＳＴの動作速度は実効ゲート電圧にほぼ反比例するからである。たとえば、高速チップでは、微細化とともにＶＤＤが低下し０．３Ｖに近づいていくと回路速度は急速に遅くなる。
微細化ととともにＶＴのばらつき（ΔＶＴ）が増大することも大きな問題である。チップ内のＭＯＳＴの動作速度が益々ばらつくようになり、信頼性のあるチップ設計が困難になるからである。図１０（b）は、M.Yamaoka et al.,”Low Power SRAM Menu for SOC Application Using Yin-Yang-Feedback Memory Cell Technology,” Symp. VLSI Circuits Dig., pp.288-291, June 2004に掲載された図であるが、図示するように、ＶＴのばらつきの標準偏差σはＭＯＳＴの微細化とともに増大する。図中σintは、ＭＯＳＴのチャンネル内の不純物原子の数のばらつきやその位置のばらつきで決まるいわゆるイントリンシックＶＴの標準偏差、σextは、チャンネルの寸法などのばらつきで決まるいわゆるエクストリンシックＶＴの標準偏差である。全体のＶＴばらつきσは両者のばらつきで決まる。微細加工技術が９０ｎｍ程度でもσは３０ｍV程度にもなる。一個のチップ内では５σ程度のＶＴばらつき（ΔＶＴ）を考慮して設計する必要があるが、この値は１５０ｍＶにもなる。このばらつきのもとでは、ＶＤＤ−（ＶＴ０＋ΔＶＴ）で表されるチップ内の各ＭＯＳＴの実効ゲート電圧は大きくばらつくようになる。たとえば、ＶＴ０＝０．３Ｖ、ΔＶＴ＝１５０ｍＶでは、ＶＤＤ＝０．４５Ｖになると、ＭＯＳＴの駆動電流はゼロになり回路速度は無限大になる。
このような微細化・低電圧化にともなう低速化と速度ばらつきを抑えるために、従来二つの方法が提案されている。一つは、ΔＶＴを小さくするＭＯＳＴの開発、他の一つは、動作状態によってダイナミックにＶＴを変える回路、すなわち、オフ時にはサブスレッショルド電流を抑制するためにＶＴを一定の大きさに保ち、オン時には実効ゲート電圧を大きくするためにＶＴを小さくする回路である。完全空乏層形の２重ゲート構造のＳＯＩ(Silicon On Insulator) (以下、ＦＤ−ＳＯＩ) ＭＯＳＴを使うと、以下に示すように、この二つの条件が同時に満足される。図１０（ｂ）に示すように、ＳＯＩ構造そのものによってＶＴのばらつきが低減し、さらにこのＳＯＩ構造を回路的に活用すると上記のようなダイナミックＶＴが実現できるからである。
該ＳＯＩ ＭＯＳＴの詳細な構造と特性は、R. Tsuchiya et al., “Silicon on Thin BOX: A New Paradigm of The CMOSFET for Low-Power and High-Performance Application Featuring Wide-Range Back-Bias Control,” IEDM Dig. Tech. Papers, pp. 631-634, Dec. 2004 に記載されている。この構造の詳細を以下に示す。図１１（a）（b）（ｃ）は、それぞれ、NチャンネルＭＯＳＴ（ＮＭＯＳＴ）とＰチャネルＭＯＳＴ（ＰＭＯＳＴ）のＡＡ’断面図と平面図、ならびにＮＭＯＳＴのＢＢ’断面図、１２（a）(ｂ)はそれぞれＮＭＯＳＴとＰＭＯＳＴの等価回路である。尚、図１０（ｃ）には、ゲートとウエルを接続した例が示されている。２０はＮｉＳｉなどの金属珪化物膜ゲート電極、３は単結晶半導体薄膜（ＳＯＩ層）、１３、１４はＮ型容量低減用拡散層、１４はＮ型高濃度極薄ドレイン拡散層、４は埋め込み酸化膜層（ＢＯＸ層：Ｂｕｒｉｅｄ ＯＸｉｄｅ）、２５と２６は閾値電圧制御拡散層（ウエル層）などである。このＭＯＳＴの特長は、ゲート材料の種類とＢＯＸ層下のウエルの濃度、それにウエル層に印加する電圧でＶＴを制御できることである。実際のＭＯＳＴは、チャンネル長（Ｌｇ）は１００ｎｍ以下、ゲート材料はたとえばニッケル・シリサイド（ＮｉＳｉ）のような金属珪化物膜、ＭＯＳＴが形成されているＳＯI層の厚さは２０ｎｍ以下、ＢＯＸ層の厚さは１０ｎｍ以下、その下部のウエル層の濃度は１０１６ｃｍ−３から１０１８ｃｍ−３程度である。図１０（ｂ）に示すように、薄いＢＯＸ膜などによって、ＦＤ−ＳＯＩＭＯＳＴのＶＴのばらつきは従来のバルク構造の２０パーセント以下に低減される。
該２重ゲートＭＯＳＴ構造は、上部のＭＯＳＴと下部のＭＯＳＴが並列接続された一個のＭＯＳＴとみなすことができる。ここで下部のＭＯＳＴでは、ウエルがゲートでＢＯＸ層がゲート絶縁膜になる。したがって、下部のウエル電圧を変えると２重ゲートＭＯＳＴ全体の閾値電圧ＶＴを大きく変えることができる。ウエル層は他から絶縁されているので、ｐｎ接合リーク電流を発生させることなく、ウエル電圧を大きく変化させられるからである。図１３はこの特性を活用した従来の回路である。たとえば、よく知られた図１３（a）のＣＭＯＳインバータに対して、図１３（ｂ）のようにゲートとウエルを直接接続すると、回路入力、すなわちＭＯＳＴのゲート電圧に応じてダイナミックにＶＴを変えることができる。すなわちＮＭＯＳＴでは、それがオフとなる入力電圧（すなわち０Ｖ）では、ウエル電圧は０Ｖと小さくなるのでＶＴは大きくなる。一方、ＭＯＳＴがオンとなる入力電圧（すなわちＶＤＤ）では、ウエル電圧は高くなるのでＶＴは小さくなる。ここでオフ時のサブスレッショルド電流が許容値以下になるようにＶＴを大きく選んでおけば、オン時にはＶＴが小さくなった分だけ実効ゲート電圧が大きくなるので高速に動作する。このように接続したＭＯＳＴをＳＲＡＭ（スタティック・ランダムアクセス・メモリ）セルに適用した例は、M. Yamaoka et al., “Dynamic-Vt, Dual-Power-Supply SRAM Cell using D2G-SOI for Low-Power SoC Application,” Int'l SOI Conf. Dig. Tech. Papers, pp.109-111, Oct. 2004に開示されている。
M.Yamaoka et al.,"Low Power SRAM Menu for SOC Application Using Yin-Yang-Feedback Memory Cell Technology," Symp. VLSI Circuits Dig., pp.288-291, June 2004
R. Tsuchiya et al., "Silicon on Thin BOX: A New Paradigm of The CMOSFET for Low-Power and High-Performance Application Featuring Wide-Range Back-Bias Control," IEDM Dig. Tech. Papers, pp. 631-634, Dec. 2004 M. Yamaoka et al., "Dynamic-Vt, Dual-Power-Supply SRAM Cell using D2G-SOI for Low-Power SoC Application," Int'l SOI Conf. Dig. Tech. Papers, pp.109-111, Oct. 2004
（１）従来の回路では、ＶＤＤを低下させるとダイナミックＶＴの効果が低下する。ゲートとウエルが直接接続されているので、入力電圧ＶＤＤが小さくなると、ウエル電圧の変化も小さくなりＶＴの変化が小さくなるためである。さらに単一電圧ＶＤＤで動作させているので、ＶＤＤの低下による悪影響を補償する他の電圧が使えないためである。
（２）従来回路でも、これまでの提案はＳＲＡＭセルへの応用に限られていた。ゲートとウエルを直接接続した該回路の動作条件や低電圧化の限界などを、ＦＤ−ＳＯＩ ＭＯＳＴのデバイス特性と関連付けて明確にされていなかったためである。
本発明は、これらの関連を明らかにし、これをもとに効果的なデバイス構造や回路動作条件、あるいは新たな低電圧回路を提供する。
ウエルの電圧振幅をゲートの入力電圧振幅よりも大きくする、またはウエルの電圧振幅をドレインの電圧振幅あるいはソースの電圧振幅よりも大きくする、または複数の回路内のウエル同士の電圧振幅を異なる値にする、または多電圧で回路動作させる、またはダイナミックにエンハンス形とデプレッション形に変わるＭＯＳＴを使った回路にする、または差動入力回路の入力段にゲートとウエルを直接接続したＭＯＳＴを使う新回路を提供する。
本発明によれば、ＣＭＯＳ回路の低電圧化、低消費電力化、高速化または小型化が可能になる。
以下、本発明を図面を参照しながら説明する。
図１に第１の実施の形態であるＣＭＯＳ回路を示す。第１の回路は、たとえばインバータＩＮＶから成り、第２の回路は、第１の回路内のウエル電圧を大きな電圧振幅で制御する回路、たとえばコンバータＣＮＶから成っている。第２の回路は副回路で、第１の回路内のＭＯＳＴの比較的小さなウエル容量を駆動するので小型、高速で低消費電力に設計しやすい。これに対して、第１の回路は主回路で、一般に大きな負荷容量を駆動しなければならないので、面積は大きく、低速で消費電力も大きい。したがって第２の回路を付加しても全体の面積ならびに速度と消費電力への影響は少ない。
ＰＭＯＳＴ（ＭＰ１）とＮＭＯＳＴ（ＭＮ１）は、図１１と図１２に示すＦＤ−ＳＯＩ ＭＯＳＴで、ウエル電圧に対するこれらのＭＯＳＴの閾値電圧ＶＴの関係を図２に示す。ここでＶＴは定電流（１nA/μｍ）で定義した値である。ＮＭＯＳＴでは、ＶＴが正符号ならエンハンスメント形で、この値が大きいほどＭＯＳＴはより深くオフになる。負符号ならデプリーション形で、ゲート電圧が０Ｖでも電流は流れ、その絶対値が大きいほど駆動電流を流すことができる。ＰＭＯＳＴではＮＭＯＳＴとは極性が逆になる。この図のＶＴは通常の条件に合わせて測定され、ウエルを０Ｖで測定したＮＭＯＳのＶＴは０．２Ｖ、ウエルをＶＤＤにして測定したＰＭＯＳＴのＶＴもほぼ０．２Ｖである。コンバータＣＮＶは、入力端子ＩＮに入力した振幅ＶＤＤのパルスを、ＶＢＢからＶＤＨまでのより大きな振幅の同極性パルスに変換し、ＭＰ１とＭＮ１のウエルに印加する。このためにＭＰ１とＭＮ１のＶＴは、いずれか一方では大きく、他方では小さくなる。たとえば、ＶＤＤ＝０．５Ｖ、ＶＢＢ＝−０．５Ｖ、ＶＤＨ＝１Ｖと仮定し、０Ｖから０．５Ｖに変化するパルスが入力されたとしよう。該ＮＭＯＳＴのウエル電圧はＶＤＨになるので、図中のｄ点へとＶＴが小さなほうに変化する。ここでは、ＶＴ＝−０．２Ｖのデプリーション形ＮＭＯＳＴに変わる。したがって、大きな電流で出力端子ＯＵＴの負荷容量を高速に駆動（放電）できるようになる。この時ＰＭＯＳＴはオフである。なぜならＰＭＯＳＴのウエル電圧もＶＤＨになるので、そのＶＴは図中のｄ’点へと変化し、よりＶＴの大きなエンハンスメント形に変化するからである。一方、入力がＶＤＤから０Ｖに変わると、コンバータの出力はＶＤＨからＶＢＢに変化するので、ＮＭＯＳＴはｄ点からｃ点に移りＶＴが０．３Ｖのエンハンス形に変わる。ＰＭＯＳＴは、ｄ’点からｃ’点に移行しＶＴが約０．１Ｖのデプリーション形になる。したがって、今度はＰＭＯＳＴの大きな電流で出力端子ＯＵＴの負荷容量は高速に駆動（充電）される。
以上から明らかなように、入力が変わるたびにＮＭＯＳＴとＰＭＯＳＴのいずれか一方のＭＯＳＴが導通するようになり、他方はサブスレッショルド電流が許容できる高いＶＴ（たとえば０．２Ｖ以上）に維持される。これによって、入力に応じてダイナミックにエンハンス形からデプレッション形にＶＴが変化するダイナミック形エンハンス/デプレッションＣＭＯＳインバータというまったく新しい回路が実現できる。図１３（ｂ）の従来回路とは異なり、インバータ内ＭＯＳＴのウエル電圧振幅を該ＭＯＳＴのゲート入力電圧振幅よりも大きくする、あるいはＭＯＳＴのウエル電圧振幅を該ＭＯＳＴのドレイン電圧振幅あるいはソース電圧振幅よりも大きくすることによる効果である。尚、ＶＤＨとＶＢＢは、周知のように、たとえば電源電圧ＶＤＤをもとにチャージ・ポンプ回路を使って発生できる。
以下、本発明と従来（図１３）回路との効果の差を明らかにするため、さらに詳しく説明する。
入力（ＩＮ）波形が０からＶＤＤに変化していく過程では、ＭＯＳＴのＶＴはコンバータを介してダイナミックに変わる。今、ＮＭＯＳＴ（ＭＮ１）を例にとろう。入力電圧（ＶＩＮ）のウエル電圧（Ｖwell）への変換率をｋ1、ウエル電圧の変化に対するＶＴの変化率をｋ２、また入力電圧が０ＶでのＶＴ、すなわちＶＴ（０）は、サブスレッショルド電流を許容できる大きな値０．２Ｖ（図２ではa点）と仮定する。入力電圧が０ＶからＶＩＮになると、ＭＯＳＴのＶＴはＶＴ（０）−ｋ２Ｖwellとなるが、その時点でＭＯＳＴがオンしたとすると、
Ｖwell ＝ ｋ１ＶＩＮ
ＶＩＮ ＝ ＶＴ（０）−ｋ２Ｖwell
∴ ＶＩＮ ＝ ＶＴ（０）／（１＋ｋ１ｋ２）―――――――――――――（１）
となる。したがって、オンとなり始める入力電圧は係数（１＋ｋ１ｋ２）だけ小さくなる。実は、この入力電圧こそダイナミックに変化した結果のＮＭＯＳＴのＶＴであり、それが小さくなったことを示す。
この式を用いて、オンになり始める入力電圧を、図１３（a）のようにウエル電圧を固定した場合と、図１３（ｂ）のようにゲートとウエルを直接接続した場合と、図１のようにコンバータで大きな電圧に変換してそれをウエルに印加した場合について比較してみよう。ウエル電圧を固定すると、ｋ１＝０、ｋ２＝０なのでＶＩＮ＝０．２Ｖとなり、ＶＴはスタティックのままで変わることはない。ゲートとウエルを直接接続した場合にはｋ１＝１である。また、図２のａ点からｄ点までを着目すれば、ウエル電圧が１Ｖ変化するとＶＴは０．４Ｖ変わるから、平均ではｋ２＝０．４となる。したがって、式（１）から、ＶＩＮ＝０．１４Ｖで該ＭＯＳＴはオンするようになる。コンバータ方式の場合は、ＶＤＤ（０．５Ｖ）からＶＤＨ（１Ｖ）に変換されるからｋ１＝２となる。したがって式（１）から、ＶＩＮ＝０．１１Ｖで該ＮＭＯＳＴはオンするようになる。ここでリーク電流に対する要求が厳しい携帯機器応用などではＶＴ（０）＝０．５Ｖであり、この場合も同様に、式（１）からＭＯＳＴがオンになる入力電圧を求めることができる。すなわち、ウエル電圧固定方式では０．５Ｖ、ゲートとウエルの直接接続方式では０．３６Ｖ、コンバータを介する方式では０．２８Ｖとなり、この順により低い電圧でＭＯＳＴは動作するようになる。
明らかに、このようなダイナミックＶＴの効果を高めるには、ＶＴのウエル電圧に対するＶＴの変化率ｋ２が大きいほうがよい。
尚、ダイナミックＶＴの効果を高めるためにＭＯＳＴをデプレッション形にするには、
ＶＴ（０）−ｋ２Ｖwell = ＶＴ（０）−ｋ１ｋ２ＶＩＮ ＜ ０ ―――――（２）
に設定すればよい。したがって、まずｋ1を大きくする回路方式が重要である。それには、ウエル電圧振幅をできるだけ大きくすればよい。図１の実施例がまさにそれである。あるいは図１３（ｂ）の回路なら大きな入力電圧、すなわち大きなＶＤＤを使えば効果的である。ｋ２を大きくするＭＯＳＴ構造も重要である。このためにはＢＯＸ層の厚さを薄くして下部ＭＯＳＴの働きを高めることである。しかし薄くしすぎるとトンネル電流が発生するので、二酸化シリコン膜厚で２ｎｍ程度がその限界である。ただし膜厚２ｎｍ程度の二酸化シリコン膜以外に、ＢＯＸ層形成後に必要な高温処理温度でもゲート膜界面が安定性を維持するのでオキシナイトライド（ＳｉＯＮ）膜なども好適である。この場合には、二酸化シリコン膜換算で１．５ｎｍ程度にまで薄膜化できる。以上の動作と効果はＰＭＯＳＴについても同様である。
ダイナミックＶＴ方式では、入力波形が立ち上がりつつある過程でＭＯＳＴがオンし始めると、その後は入力電圧の増大とともにＶＴは徐々に小さくなっていく。その分だけ、ＶＴばらつきの駆動電流に与える影響、つまり速度ばらつきへの影響は、固定ＶＴに比べて相対的に小さくなる。したがって、ＦＤ−ＳＯＩ ＭＯＳＴによる２重の効果で、すなわち、図１０（ｂ）に示した該ＭＯＳＴ自身によるＶＴばらつき低減効果と該ダイナミックＶＴ回路方式によるＶＴばらつき低減効果によって、ＶＴのばらつきの速度ばらつきへの影響は無視できるようになる。
図１の実施例では、第２の回路（ＣＮＶ）が微小な入力電圧の変化を検出できるほど高感度で高速なら、きわめて低いＶＤＤでも第１の回路は高速に動作させられることである。たとえば、前述したように、ＶＴ（０）＝０．５Ｖが要求される携帯機器応用などでは、第1の回路内のＭＯＳＴが動作する最小電圧ＶＤＤは、ウエル電圧固定方式では０．５Ｖ、ゲートとウエルの直接接続方式では０．３６Ｖ、コンバータを介する方式では０．２８Ｖである。このことは、ＶＤＤが０．３Ｖ程度に低下しても、コンバータ方式は動作するが、他の２方式では動作しないことを示している。コンバータ方式はＶＴが低くなり高感度になるからである。したがってコンバータの高感度設計が重要になる。尚、以上の電圧設定以外に、ＶＢＢ＝０とＶＤＨ＞ＶＤＤ、あるいはＶＤＨ＝ＶＤＤとＶＢＢは負電圧という組み合わせも設計の都合によっては可能である。
図３は高感度で高速なコンバータの具体例である。該コンバータの入力ＭＯＳＴ（ＭＮ２１、ＭＰ２１）のＶＴを小さくするために、ゲートとウエルを直接接続した回路を採用して高感度にしている。さらにこれらの入力ＭＯＳで入力電圧を高感度で検出した後で、高速動作が特長のフィードバックＭＯＳＴ回路（ＭＰ２２、ＭＰ２３、ＭＮ２２、ＭＮ２３）で大電圧振幅に変換する。これらの回路は、従来回路である図１４（ｂ）のように、ゲートとウエルが接続されているのでＶＴがダイナミックに変わる特長がある。しかし従来とは異なり、入力回路内のＭＯＳＴ（ＭＮ２１、ＭＰ２１）のウエルの電圧振幅とは異なる他の大きな電圧振幅でＭＰ２２、ＭＰ２３、ＭＮ２２、ＭＮ２３のウエルや回路を動作させるので、その分だけＭＯＳＴのＶＴの変動は大きくフィードバック効果は一層大きくなる利点がある。たとえば入力がＶＤＤ以下でＭＮ２１がオンになると、ＭＰ２３のゲートは降下し、出力ＯＵＴ'はＶＤＨに向かって充電を始める。これにともないＭＰ２２はオフに追い込まれるのでＭＰ２３のゲートはますます降下する。結局、これらの大きな電圧振幅による大きなフィードバック効果で出力は高速にＶＤＨに充電される。もちろん、これらのフィードバックＭＯＳＴのウエルの容量は第1の回路の負荷容量よりも小さいことも高速化の一因である。一方、入力がＶＤＤから０Ｖになると、ＭＮ２１はオフ、ＭＰ２１はオンになるので、同様に出力は高速にＶＢＢに放電する。
図２を用いて図３の回路動作をＶＴの変動に着目してさらに具体的に説明しよう。ＭＮ２１では、ＶＴはa点からb点の範囲で変わり、ＭＰ２１では、a'点からb'点の範囲で変わるが、ゲート入力の電圧変化が小さい分だけＶＴの変化は小さい。ＭＰ２２とＭＰ２３ではc'点からd'点の範囲で変わり、ＭＮ２２とＭＮ２３ではc点からｄ点の範囲で変わり、ゲート入力の電圧変化がＶＤＨからＶＢＢと電圧変化が大きい分だけＶＴの変化は大きい。明らかに、オフ時のＶＴは、入力ＭＯＳＴ（ＭＮ２１、ＭＰ２１）のほうがフィードバック回路のＭＯＳＴ（ＭＰ２２やＭＰ２３、ＭＮ２２やＭＮ２３）よりも電圧振幅の差の分だけ小さい。
図４は、そのウエルが大振幅で駆動されるＭＯＳＴを電源スイッチに応用して、該スイッチを小型化したものである。ここでは第１の回路は電源スイッチ、第２の回路は内部コア回路（ＣＯＲＥ）である。内部コア回路の動作電圧は小さく、したがってＭＯＳＴの閾値電圧ＶＴも小さいので、大きなサブスレショルド電流が流れる。図４（a）は、内部コア回路の電源ＶＤＤを、ＰチャンネルＭＯＳＴ（ＭＰ）スイッチを用いて、不必要な時間帯に内部コアから切り離し、該コア回路のサブスレッショルド電流をカットする回路である。不必要な時間帯、たとえば待機時やスリープモードなどの期間には、該ＭＯＳＴを完全にオフにするために、そのＶＴを大きくしなければならない。一方、内部コア回路が動作する時間帯には、内部コア回路に十分なオン電流を与えるために該ＭＯＳＴのＶＴを十分小さくしなければならない。さもないと内部コアの動作がスイッチＭＯＳＴの存在によって悪影響を受けてしまうためである。本実施例では、図１４（ｂ）の従来回路とは異なり、スイッチＭＯＳＴのウエル電圧振幅を該ＭＯＳＴのゲート入力電圧振幅よりも大きくする、あるいはスイッチＭＯＳＴのウエル電圧振幅を該ＭＯＳＴのソース電圧、あるいはドレイン電圧振幅あるいはソース電圧振幅よりも大きくすることが特徴である。
マイクロプロセッサ・チップなどでは、コア回路に十分な電流を供給するためにＰＭＯＳＴスイッチのチャネル幅は３ｍ以上に達する。従来のスイッチＭＯＳＴでは、このため面積増加はもちろんのこと、該ゲート容量が大きくなるので該ゲート電圧を制御する回路の設計が困難になるおそれがある。該ＭＯＳＴのオン時のＶＴを小さくすればその電流供給能力は向上するが、ＶＴは常に固定された値なので、オフ時のＶＴも小さくなり該ＭＯＳＴは遮断できなくなり、そのサブスレッショルド電流が問題になる。本実施例では、オフ時には該ＭＯＳＴのＶＴを大きくできるのでスイッチは完全に遮断でき、またオン時にはＭＯＳＴのＶＴは小さくできるので、該ＭＯＳＴのチャンネル幅が小さくても内部コア回路には十分な電流を供給できる。コア回路は一般に大きな面積を占めるので、コンバータＣＮＶによる面積増加は無視できるようになる。図４（ｂ）は、スイッチにＮＭＯＳＴ（ＭＮ）を使う例で、同様な効果が期待される。図４（ｃ）は、電源側とグランド側の両者にスイッチを用いたもので、コンバータＣＮＶからの出力をインバータで反転させてＭＮに印加すればコンバータは一個でよい。
図５（a）は、第１の回路であるＭＯＳＴスイッチと第２の回路である繰り返し回路ブロック（ＢＬＫ）、たとえばメモリのワード・ドライバ・ブロックに本発明を適用した例である。各ＭＯＳＴはＦＤ−ＳＯＩＭＯＳＴである。インバータの出力ＰＭＯＳＴ（ＭＷ）のソースのそれぞれは、一本の共通ソース線ＰＷＬに結線され、ＰＷＬはスイッチＭＯＳ（ＭＰ）を介して電源電圧ＶＤＤに接続されている。選択時にはスイッチＭＯＳＴ ＭＰはオンになり、ブロック内のｎ個のインバータの中の一個のインバータＩＮＶ入力が０Ｖになることによって選択され、ｎ本のワード線（ＷＬ０、・・・、ＷＬｎ−１）の中の対応する一本が選択・駆動される。非選択時には、ＭＰはそのゲート電圧がＶＤＤになりオフになり、またすべてのインバータはその入力はＶＤＤになりオフになる。ここで該スイッチＭＯＳＴは、非選択時にブロックＢＬＫ内のＰＭＯＳＴに流れるサブスレショルド電流を低減するために付加されたものである。簡単のため、非選択時にはすべてのＭＯＳＴの閾値電圧ＶＴは等しいものと仮定すると、スイッチＭＰによってサブスレショルド電流はＷＰ／ｎＷに低減されることはよく知られている。ここでＷＰとＷは、それぞれスイッチＭＯＳＴ（ＭＰ）とインバータの出力ＭＯＳＴ（ＭＷ）のチャンネル幅である。ここでＷＰとＷには選択時の条件を考慮するとある関係が成立する。すなわち選択時には該スイッチＭＯＳＴをオンにしてＢＬＫ内の一個のインバータだけを駆動するから、両者（ＭＰとインバータ内の出力段ＰＭＯＳＴ）が同じＶＴならＷＰ＝１０Ｗ程度に選べば、該スイッチを付加しても速度をほとんど落とさずにワード線を駆動できる。したがって非選択時にはサブスレショルド電流は１０／ｎ程度に低減され、ｎが大きい、すなわちワード線が多数あるほどサブスレッショルド電流は低減される。ここでコンバータＣＮＶによって、スイッチＭＯＳＴのＶＴを選択時に十分小さくできるから、あるいは前述したようにデプレーション形にできるから、駆動電流が取れる分だけＷＰを１０Ｗ以下に十分小さくできる。したがって、スイッチＭＯＳＴは小型化できる。図５（b）は他の実施例である。ひとつのブロックを多数のサブブロックに分割し、選択したいサブブロックだけを選択すると全体としては低消費電流化することはよく知られている。本実施例は、それぞれのサブブロックに図４（a）の選択機能を持つスイッチを付加したものである。選択したいサブブロックに対応したスイッチＭＯＳＴだけをオンにする。図５（a）に比べ、各スイッチＭＯＳＴの大きさは分割した分だけ小さくでき、したがってそのウエル容量は小さくできる。したがって、このような小さなウエル容量を持つスイッチＭＯＳＴ一個だけを選択・駆動すればよいので低消費電力になる。
尚、図４、５の実施例は、図６（a）の電源スイッチを用いた例であるが、図６（b）のように、ゲートとウエルを直接接続してそのゲートにＶＤＨとＶＢＢの振幅のパルスを印加する電源スイッチを用いることもできる。大振幅なのでＶＴの変化が大きくできる、また図８で述べるように、たくさんのスイッチＭＯＳＴを同時に一括駆動する場合には、各スイッチＭＯＳＴを駆動するコンバータＣＮＶを省略できるので全体の面積が小さくなる。
発明者らは、図１３（ｂ）の従来回路にはその応用によっては増幅作用があることにはじめて気づいた。図７は、この従来回路の増幅作用を利用した増幅器（アンプ）である。図７（a）は、ＤＲＡＭ（Dynamic Random Access Memory）などに使用されているラッチ形センスアンプである。ゲートとウエルを接続すると実効的に入力電圧が大きくなる。すなわち実効的に増幅効果がある。たとえば一方の入力（in1）はフローティング電圧ＶＤＤ/２に信号電圧vsが重畳されたＶＤＤ/２−vsで、他の入力（in２）はフローティング電圧ＶＤＤ/２の場合を例にとろう。したがって、ＮＭＯＳＴ（ＭＮ１とＭＮ２）のウエル電圧もそれぞれＶＤＤ/２とＶＤＤ/２−vs である。図２から明らかなように、負の信号電圧vsによってＭＮ２のＶＴはδＶＴだけ大きくなる。すなわちこの分だけＭＮ２はオンになり難くなる。逆にその分だけＭＮ１はオンになりやすくなる。実効的に信号電圧がδＶＴの分だけ大きくなるからである。したがって共通端子/ACTに起動パルスが入力すると、ＭＮ1はより導通しやすくなり入力（in１）は高速に０Ｖに放電する。この過程では、ＭＮ２はますます導通し難くなり、入力（in２）はある一定の電圧で放電は停止する。図７（b)はＳＲＡＭなどに多用されている周知のカレントミラー形アンプで、同様に実効的に増幅効果がある。ここでVREFは参照電圧である。
図８は、図６（b）のスイッチのＮＭＯＳＴ版と図7（a）のアンプを組み合わせたＤＲＡＭのセンス系回路である。よく知られているように、メモリセルアレー内のあるメモリセル（図では省略）が読み出されると、ＶＤＤ/２の電圧にプリチャージされたデータ対線（ＤＬ０、/ＤＬ０など）の一方に、たとえば負の信号電圧vsが出力する。この信号は通常は１００ｍＶ程度と小さいので、図７に示すような周知の交差結合したＮＭＯＳアンプとＰＭＯＳアンプが縦積みされたラッチ形ＣＭＯＳＴセンスアンプ（ＳＡ）でこれをＶＤＤまで増幅する。駆動ＭＯＳＴ（ＭＮＤとＭＰＤ）をオンにすると増幅が開始されるが、通常はＭＮＤをオンにしてＮＭＯＳＴアンプでまず増幅し、その後にＭＰＤをオンにしてＰＭＯＳＴアンプで増幅する。その結果、初期電圧が大きいほうのデータ線（図では/ＤＬ０）はＶＤＤまで充電し、小さいほうのデータ線（ＤＬ０）は０Ｖに放電する。すなわち、アンプを構成するＭＯＳＴのゲートとウエルが接続されているから、前述したように、信号は実効的に増幅される。すなわちＭＮ２のＶＴはより大きくなるので、ＭＰＮがオンになるとデータ線ＤＬ０は０Ｖに向かって放電を開始する。その後にＭＰＤがオンになると、ＤＬ０が放電されつつあるのでＭＰ２のＶＴは小さくなり、ＭＰ２はデータ線/ＤＬ０をより充電する。これによってＭＮ１によるＤＬ０の放電は加速され、ついにＤＬ０は０Ｖに、また/ＤＬ０はＶＤＤになる。また駆動ＭＯＳＴは振幅の大きな電圧で制御されるので、非動作時のＶＴを一定の大きな値に保持したままで、動作時のＶＴを十分低くできるので、動作時にはアンプを高速に駆動できる。
図９は、ゲートとウエルを接続した回路を活用したインバータで、チップ内部のデータバスなどの特に大きな負荷容量を低消費電力で高速に駆動する実施例である。よく知られているように、大きな負荷容量は低消費電力の点から低い電圧で駆動するのがよい。しかしそれでは通常のＣＭＯＳでは速度が低下する。図は、内部の主要回路はＶＤＨ（１Ｖ）からＶＢＢ（０Ｖ）の１Ｖの振幅で、また内部の大きなバス容量はＶＤＤ（０．７５Ｖ）からＶＳＨ（０．２５Ｖ）の０．５Ｖの振幅で駆動する例である。チップ内の送信側のインバータ内ＭＯＳＴは大きな論理振幅で駆動されるので、ゲートとウエルを直接接続してもＶＴの変化が大きく、従ってバスは１Ｖ振幅で高速に駆動される。一方、該チップ内の受信側では、図３と同じような動作で、送信側の入力と同じ論理振幅に高速にレベル変換が行われる。ここで、ＶＤＤとＶＳＨは、ＶＤＨとＶＢＢの間に設定されている。これらの電圧の相対関係は、図１と同じであるが、この例ではＶＢＢは負電圧ではなくグランドレベルに設定されている。なぜならチップ内で負電圧を発生させるにはチャージポンプ回路が使われるが、その電流駆動能力が不足するために、データバスのような大きな負荷容量を安定なレベルのＶＢＢで駆動するのは困難だからである。尚、この実施例では、従来とゲートとウエルの接続は同じでも、ウエル電圧振幅はドレイン電圧振幅あるいはソース電圧振幅よりも大きい、あるいは送信側の第１回路内ＭＯＳＴのウエル電圧振幅と受信側のウエル電圧振幅が異なるなどの差異がある。
尚、これまで実施例で用いたダブルゲートＭＯＳＴ構造は、入力信号を上部ＭＯＳＴのゲートに入力し、下部のウエルに入力する電圧でＭＯＳＴ全体のＶＴを制御してきたが、それらの機能を逆にすることもできる。すなわち、入力信号をウエルに、またＶＴの制御電圧を上部ＭＯＳＴのゲートに入力する回路方式も可能である。
本発明により、低電圧化、低消費電力化、高速化または小型化された半導体装置が提供できる。
本発明が適用されたＣＭＯＳインバータの概略図である。 本発明で使用されるトランジスタの特性図。Ｌｇ、ｔＳＯＩ、ｔＢＯＸ、Ｎsubは、それぞれＭＯＳＴのゲート長、ＳＯＩ層の膜厚、ＢＯＸ層の膜厚、BOX下層のウエル不純物濃度である。 電圧コンバータの概略図である。 本発明の電源スイッチへの適用例である。 本発明の繰り返し回路ブロックへの適用例である。 本発明の電源スイッチの実施例である。 本発明を適用した差動アンプである。 本発明のＤＲＡＭセンス系への適用例である。 本発明のＣＭＯＳインバータとレベル変換回路の実施例である。 実効ゲート電圧の動向、ならびに従来のバルクＣＭＯＳトランジスタ（上段のbulk）と本発明で使用される従来のＦＤ−ＳＯＩ ＭＯＳトランジスタ（下段のＦＤ−ＳＯＩ）の閾値電圧のばらつきの比較（90ｎｍ、65ｎｍ、32ｎｍはデバイス寸法を示す。）。 従来のＦＤ−ＳＯＩトランジスタの断面図と平面図。 従来のＦＤ−ＳＯＩトランジスタの等価回路図。 従来のＣＭＯＳインバータ。
符号の説明
ＩＮＶ・・・インバータ、ＣＮＶ・・・コンバータ、ＩＮ・・・入力端子、ＯＵＴ、ＯＵＴ’・・・出力端子、ＶＢＢ、ＶＤＤ、ＶＤＨ・・・電源電圧、Ｖｗｅｌｌ・・・ウエル電圧、ＶＴ・・・ＭＯＳＴの閾値電圧、ＣＯＲＥ・・・内部のコア回路、ＰＣ、ＰＣＢ・・・パワースイッチ回路への入力信号、ＢＬＫ・・・ワードドライバ・ブロック、ＷＬ０、ＷＬｎ-１・・・ワード線、ｂｌｋ０、ｂｌｋｍ-１・・・サブブロック、ＶＲＥＦ・・・参照電圧、/ＡＣＴ、ＡＣＴ・・・アンプの起動信号、ＤＬ０、 /ＤＬ０など・・・データ線、１…半導体基板、２…素子間分離絶縁膜、３…単結晶半導体薄膜、４…埋め込み酸化膜、５…ゲート絶縁膜、６…Ｎ型ウエル拡散層、７…Ｎ型ウエル拡散層、８…Ｎ型高濃度極薄ソース拡散層、９…Ｎ型高濃度極薄ドレイン拡散層、１０…Ｐ型高濃度極薄ソース拡散層、１１…Ｐ型高濃度極薄ドレイン拡散層、１２…ゲート側壁絶縁膜、１３、１４…Ｎ型容量低減用拡散層、１５、１６…Ｐ型容量低減用拡散層、２０…金属珪化物膜ゲート電極、２１…ソース、ドレイン積上げ半導体、２５、２６…閾電圧制御拡散層、３０…配線接続孔金属、３１…配線層間絶縁膜、４０…ゲート配線接続孔、４１…ウェル配線接続孔、４２…拡散層配線接続孔。

Claims (6)

  1. 第１のゲートと埋め込み酸化膜の下に存在するウエル層を第２のゲートとする二重ゲートを持ちＳＯＩ層が完全に空乏化したＳＯＩ構造を有する第１のＭＯＳトランジスタを含む第１の回路と、前記第１のＭＯＳトランジスタの前記第１のゲートとその入力が接続され前記第１のＭＯＳトランジスタの前記第２のゲートとその出力が接続される第２の回路とを有し、
    前記第２の回路は、前記第１のＭＯＳトランジスタの前記第２のゲートの電圧を制御する回路であって、前記第２の回路の出力パルスの電圧振幅は前記第１の回路の入力パルスの電圧振幅よりも大きく、
    前記第２の回路は、前記第１の回路の入力電圧を検出し、その検出電圧から前記第１の回路の入力電圧よりも大きな電圧に変換する回路であることを特徴とする半導体装置。
  2. 請求項１において、
    前記第１のＭＯＳトランジスタの前記第２のゲートの電圧を、前記第１のＭＯＳトランジスタの閾値電圧が導通時には小さくなるように、また非導通時には大きくなるように制御することを特徴とする半導体装置。
  3. 請求項１において、
    前記第１の回路の入力電圧の高レベルと低レベルは、前記第１のＭＯＳトランジスタの前記第１のゲートあるいは前記第２のゲートの高レベルと低レベルの間に設定されることを特徴とする半導体装置。
  4. 請求項１において、
    前記第２の回路は、その第１のゲートとその第２のゲートとを直接接続した第２のＭＯＳトランジスタを含むことを特徴とする半導体装置。
  5. 請求項１において、
    前記第２の回路は、前記第１の回路の入力電圧よりも大きな電圧で動作する第１のゲートと第２のゲートが接続された第３のＭＯＳトランジスタを含むことを特徴とする半導体装置。
  6. 請求項１において、
    前記第１のＭＯＳトランジスタの非導通時の閾値電圧は、サブスレッショルド電流を許容する最小閾値電圧よりも大きな値に設定されることを特徴とする半導体装置。
JP2005201054A 2005-07-11 2005-07-11 半導体装置 Expired - Fee Related JP4967264B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2005201054A JP4967264B2 (ja) 2005-07-11 2005-07-11 半導体装置
US11/362,172 US7511558B2 (en) 2005-07-11 2006-02-27 Semiconductor devices utilizing double gated fully depleted silicon on insulator MOS transistors
TW095106628A TW200723499A (en) 2005-07-11 2006-02-27 Semiconductor devices
EP06003938A EP1744364A3 (en) 2005-07-11 2006-02-27 Semiconductor devices
KR1020060018925A KR101106916B1 (ko) 2005-07-11 2006-02-27 반도체 장치
EP10002248A EP2207202A1 (en) 2005-07-11 2006-02-27 Semiconductor devices
EP10002249A EP2207203A1 (en) 2005-07-11 2006-02-27 Semiconductor devices
EP09001297A EP2053657B1 (en) 2005-07-11 2006-02-27 Method for operating a semiconductor device
CN2008100868803A CN101281929B (zh) 2005-07-11 2006-02-28 半导体器件
CNB2006100093694A CN100511688C (zh) 2005-07-11 2006-02-28 半导体器件
US11/714,844 US7385436B2 (en) 2005-07-11 2007-03-07 Fully depleted silicon on insulator semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005201054A JP4967264B2 (ja) 2005-07-11 2005-07-11 半導体装置

Publications (3)

Publication Number Publication Date
JP2007019357A JP2007019357A (ja) 2007-01-25
JP2007019357A5 JP2007019357A5 (ja) 2008-02-21
JP4967264B2 true JP4967264B2 (ja) 2012-07-04

Family

ID=36972724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005201054A Expired - Fee Related JP4967264B2 (ja) 2005-07-11 2005-07-11 半導体装置

Country Status (6)

Country Link
US (2) US7511558B2 (ja)
EP (4) EP2053657B1 (ja)
JP (1) JP4967264B2 (ja)
KR (1) KR101106916B1 (ja)
CN (2) CN101281929B (ja)
TW (1) TW200723499A (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4800700B2 (ja) * 2005-08-01 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体集積回路
JP2007179602A (ja) * 2005-12-27 2007-07-12 Hitachi Ltd 半導体装置
TWI355664B (en) * 2006-09-29 2012-01-01 Macronix Int Co Ltd Method of reading a dual bit memory cell
CN101680018B (zh) * 2007-01-10 2017-03-15 海莫希尔有限责任公司 体外血液动力学的内皮/平滑肌细胞共培养模型在鉴定血管疾病的新型治疗靶标中的应用
TW200834525A (en) * 2007-02-14 2008-08-16 Advanced Analog Technology Inc Image sticking erasing circuit, the method for performing the same and monitor control circuit thereof
JP2009088387A (ja) * 2007-10-02 2009-04-23 Renesas Technology Corp 半導体装置
JP5234333B2 (ja) * 2008-05-28 2013-07-10 Ｎｌｔテクノロジー株式会社 ゲート線駆動回路、アクティブマトリクス基板及び液晶表示装置
KR101623958B1 (ko) * 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
US20100102872A1 (en) * 2008-10-29 2010-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Dynamic Substrate Bias for PMOS Transistors to Alleviate NBTI Degradation
KR101034615B1 (ko) * 2009-08-11 2011-05-12 주식회사 하이닉스반도체 센스앰프 및 이를 포함하는 반도체 메모리장치
EP2320454A1 (en) * 2009-11-05 2011-05-11 S.O.I.Tec Silicon on Insulator Technologies Substrate holder and clipping device
FR2953636B1 (fr) * 2009-12-08 2012-02-10 Soitec Silicon On Insulator Procede de commande d'une cellule memoire dram sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
FR2957193B1 (fr) 2010-03-03 2012-04-20 Soitec Silicon On Insulator Cellule a chemin de donnees sur substrat seoi avec grille de controle arriere enterree sous la couche isolante
US8508289B2 (en) 2009-12-08 2013-08-13 Soitec Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer
FR2953643B1 (fr) 2009-12-08 2012-07-27 Soitec Silicon On Insulator Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
FR2953641B1 (fr) 2009-12-08 2012-02-10 S O I Tec Silicon On Insulator Tech Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante
KR102480794B1 (ko) 2009-12-28 2022-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
FR2955195B1 (fr) 2010-01-14 2012-03-09 Soitec Silicon On Insulator Dispositif de comparaison de donnees dans une memoire adressable par contenu sur seoi
FR2955200B1 (fr) 2010-01-14 2012-07-20 Soitec Silicon On Insulator Dispositif, et son procede de fabrication, disposant d'un contact entre regions semi-conductrices a travers une couche isolante enterree
FR2955203B1 (fr) 2010-01-14 2012-03-23 Soitec Silicon On Insulator Cellule memoire dont le canal traverse une couche dielectrique enterree
FR2955204B1 (fr) 2010-01-14 2012-07-20 Soitec Silicon On Insulator Cellule memoire dram disposant d'un injecteur bipolaire vertical
FR2957186B1 (fr) 2010-03-08 2012-09-28 Soitec Silicon On Insulator Cellule memoire de type sram
FR2957449B1 (fr) 2010-03-11 2022-07-15 S O I Tec Silicon On Insulator Tech Micro-amplificateur de lecture pour memoire
FR2958441B1 (fr) 2010-04-02 2012-07-13 Soitec Silicon On Insulator Circuit pseudo-inverseur sur seoi
EP2372716A1 (en) * 2010-04-02 2011-10-05 S.O.I.Tec Silicon on Insulator Technologies Pseudo-inverter circuit on SeOI
EP2378549A1 (en) 2010-04-06 2011-10-19 S.O.I.Tec Silicon on Insulator Technologies Method for manufacturing a semiconductor substrate
EP2381470B1 (en) 2010-04-22 2012-08-22 Soitec Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure
US8988152B2 (en) * 2012-02-29 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8624632B2 (en) 2012-03-29 2014-01-07 International Business Machines Corporation Sense amplifier-type latch circuits with static bias current for enhanced operating frequency
US9628075B2 (en) 2012-07-07 2017-04-18 Skyworks Solutions, Inc. Radio-frequency switch having dynamic body coupling
US9276570B2 (en) 2012-07-07 2016-03-01 Skyworks Solutions, Inc. Radio-frequency switch having gate node voltage compensation network
US9160328B2 (en) 2012-07-07 2015-10-13 Skyworks Solutions, Inc. Circuits, devices, methods and applications related to silicon-on-insulator based radio-frequency switches
US8975950B2 (en) * 2012-07-07 2015-03-10 Skyworks Solutions, Inc. Switching device having a discharge circuit for improved intermodulation distortion performance
US9148194B2 (en) 2012-07-07 2015-09-29 Skyworks Solutions, Inc. Radio-frequency switch system having improved intermodulation distortion performance
US9059702B2 (en) 2012-07-07 2015-06-16 Skyworks Solutions, Inc. Switch linearization by non-linear compensation of a field-effect transistor
US10147724B2 (en) 2012-07-07 2018-12-04 Skyworks Solutions, Inc. Feed-forward circuit to improve intermodulation distortion performance of radio-frequency switch
FR2999802A1 (fr) 2012-12-14 2014-06-20 St Microelectronics Sa Cellule cmos realisee dans une technologie fd soi
US9013225B2 (en) 2013-02-04 2015-04-21 Skyworks Solutions, Inc. RF switches having increased voltage swing uniformity
US8803591B1 (en) * 2013-11-06 2014-08-12 Freescale Semiconductor, Inc. MOS transistor with forward bulk-biasing circuit
US9178517B2 (en) * 2013-11-12 2015-11-03 Stmicroelectronics International N.V. Wide range core supply compatible level shifter circuit
US20150129967A1 (en) * 2013-11-12 2015-05-14 Stmicroelectronics International N.V. Dual gate fd-soi transistor
US9800204B2 (en) 2014-03-19 2017-10-24 Stmicroelectronics International N.V. Integrated circuit capacitor including dual gate silicon-on-insulator transistor
FR3034930B1 (fr) * 2015-04-10 2019-06-14 Universite De Nice Procede et dispositif d'auto-calibration de circuits multi-grilles
US9972395B2 (en) * 2015-10-05 2018-05-15 Silicon Storage Technology, Inc. Row and column decoders comprising fully depleted silicon-on-insulator transistors for use in flash memory systems
WO2018075988A1 (en) * 2016-10-21 2018-04-26 Hoey Thomas Joseph Article retaining device and method of attachment
US10469076B2 (en) * 2016-11-22 2019-11-05 The Curators Of The University Of Missouri Power gating circuit utilizing double-gate fully depleted silicon-on-insulator transistor
US11062745B2 (en) * 2018-09-27 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. FDSOI sense amplifier configuration in a memory device

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604368A (en) * 1994-07-15 1997-02-18 International Business Machines Corporation Self-aligned double-gate MOSFET by selective lateral epitaxy
TW295745B (ja) * 1995-04-26 1997-01-11 Matsushita Electric Ind Co Ltd
US5736435A (en) * 1995-07-03 1998-04-07 Motorola, Inc. Process for fabricating a fully self-aligned soi mosfet
JP3082671B2 (ja) * 1996-06-26 2000-08-28 日本電気株式会社 トランジスタ素子及びその製造方法
TW324862B (en) * 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
US5831451A (en) * 1996-07-19 1998-11-03 Texas Instruments Incorporated Dynamic logic circuits using transistors having differing threshold voltages
JP3195256B2 (ja) * 1996-10-24 2001-08-06 株式会社東芝 半導体集積回路
JPH10284729A (ja) * 1997-02-07 1998-10-23 Sony Corp 絶縁ゲートトランジスタ素子及びその駆動方法
JP3732914B2 (ja) * 1997-02-28 2006-01-11 株式会社ルネサステクノロジ 半導体装置
US6037808A (en) * 1997-12-24 2000-03-14 Texas Instruments Incorporated Differential SOI amplifiers having tied floating body connections
US6121659A (en) * 1998-03-27 2000-09-19 International Business Machines Corporation Buried patterned conductor planes for semiconductor-on-insulator integrated circuit
JP3699823B2 (ja) * 1998-05-19 2005-09-28 株式会社東芝 半導体装置
US6365465B1 (en) * 1999-03-19 2002-04-02 International Business Machines Corporation Self-aligned double-gate MOSFET by selective epitaxy and silicon wafer bonding techniques
JP4439031B2 (ja) * 1999-04-15 2010-03-24 株式会社ルネサステクノロジ 半導体装置
US6239649B1 (en) * 1999-04-20 2001-05-29 International Business Machines Corporation Switched body SOI (silicon on insulator) circuits and fabrication method therefor
CN1139317C (zh) * 1999-07-09 2004-02-25 北京锦绣大地农业股份有限公司 猪笼草工厂化快繁方法
JP2001044441A (ja) * 1999-07-29 2001-02-16 Sony Corp 完全空乏ｓｏｉ型半導体装置及び集積回路
JP2002164544A (ja) * 2000-11-28 2002-06-07 Sony Corp 半導体装置
US6404243B1 (en) * 2001-01-12 2002-06-11 Hewlett-Packard Company System and method for controlling delay times in floating-body CMOSFET inverters
US6686630B2 (en) 2001-02-07 2004-02-03 International Business Machines Corporation Damascene double-gate MOSFET structure and its fabrication method
JP3729082B2 (ja) * 2001-04-25 2005-12-21 日本電信電話株式会社 半導体保護回路
US6433609B1 (en) * 2001-11-19 2002-08-13 International Business Machines Corporation Double-gate low power SOI active clamp network for single power supply and multiple power supply applications
JP2003152192A (ja) * 2001-11-19 2003-05-23 Sony Corp 電界効果半導体装置及びその駆動方法
JP2004297048A (ja) * 2003-03-11 2004-10-21 Semiconductor Energy Lab Co Ltd 集積回路、該集積回路を有する半導体表示装置及び集積回路の駆動方法
US7019342B2 (en) * 2003-07-03 2006-03-28 American Semiconductor, Inc. Double-gated transistor circuit
US6919647B2 (en) * 2003-07-03 2005-07-19 American Semiconductor, Inc. SRAM cell
JP2005116981A (ja) * 2003-10-10 2005-04-28 Hitachi Ltd 半導体装置
JP3718512B2 (ja) * 2003-10-24 2005-11-24 株式会社ルネサステクノロジ 半導体装置
JP2005201054A (ja) 2004-01-13 2005-07-28 Koyo Seiko Co Ltd ポンプ
JP4795653B2 (ja) * 2004-06-15 2011-10-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7091069B2 (en) * 2004-06-30 2006-08-15 International Business Machines Corporation Ultra thin body fully-depleted SOI MOSFETs
JP2006165808A (ja) * 2004-12-03 2006-06-22 Seiko Epson Corp 差動増幅回路

Also Published As

Publication number Publication date
US7511558B2 (en) 2009-03-31
CN101281929A (zh) 2008-10-08
US20070152736A1 (en) 2007-07-05
CN1897284A (zh) 2007-01-17
US7385436B2 (en) 2008-06-10
EP1744364A2 (en) 2007-01-17
JP2007019357A (ja) 2007-01-25
CN101281929B (zh) 2010-10-13
EP1744364A3 (en) 2008-06-04
CN100511688C (zh) 2009-07-08
EP2053657B1 (en) 2012-11-07
US20070008027A1 (en) 2007-01-11
EP2053657A3 (en) 2009-07-22
KR101106916B1 (ko) 2012-01-25
KR20070007703A (ko) 2007-01-16
EP2207203A1 (en) 2010-07-14
EP2053657A2 (en) 2009-04-29
TW200723499A (en) 2007-06-16
EP2207202A1 (en) 2010-07-14

Similar Documents

Publication Publication Date Title
JP4967264B2 (ja) 半導体装置
JP4800700B2 (ja) 半導体装置およびそれを用いた半導体集積回路
US7498637B2 (en) Semiconductor memory
JP4850387B2 (ja) 半導体装置
US6373321B1 (en) CMOS semiconductor device
US7843751B2 (en) Semiconductor memory device comprising sense amplifier having P-type sense amplifier and N-type sense amplifiers with different threshold voltages
JP5313217B2 (ja) ＳｅＯＩ上の疑似インバータ回路
KR100395730B1 (ko) 스태틱 랜덤 액세스 메모리 및 반도체장치
WO1997038444A1 (en) Semiconductor integrated circuit device
TW201824278A (zh) 半導體裝置及半導體積體電路裝置
TWI389118B (zh) Semiconductor device
JPWO2008069277A1 (ja) Ｓｒａｍ装置
JP5364125B2 (ja) 半導体装置
JPH07254685A (ja) 半導体記憶装置
EP2372716A1 (en) Pseudo-inverter circuit on SeOI

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees