JP2002232268A - クロック発生回路 - Google Patents
クロック発生回路Info
- Publication number
- JP2002232268A JP2002232268A JP2001030676A JP2001030676A JP2002232268A JP 2002232268 A JP2002232268 A JP 2002232268A JP 2001030676 A JP2001030676 A JP 2001030676A JP 2001030676 A JP2001030676 A JP 2001030676A JP 2002232268 A JP2002232268 A JP 2002232268A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- frequency
- clock signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 クロック発生回路において、クロック信号の
周波数が低い場合の消費電流を低減する。 【解決手段】 クロック選択回路３０によって高い周波
数のクロック信号CLKAが選択された場合には、周波数比
較器４０の比較結果に応じてクロックドライバー回路５
０の能力を上げることによりクロック信号CLKAを各回路
ブロックに高速に供給する。逆に、高い周波数のクロッ
ク信号CLKAから低い周波数のクロック信号CLKBに切り換
えられた場合には、周波数比較器４０の比較結果に応じ
て、クロックドライバー回路５０のドライブ能力を下げ
ることにより、消費電流を低減する。
周波数が低い場合の消費電流を低減する。 【解決手段】 クロック選択回路３０によって高い周波
数のクロック信号CLKAが選択された場合には、周波数比
較器４０の比較結果に応じてクロックドライバー回路５
０の能力を上げることによりクロック信号CLKAを各回路
ブロックに高速に供給する。逆に、高い周波数のクロッ
ク信号CLKAから低い周波数のクロック信号CLKBに切り換
えられた場合には、周波数比較器４０の比較結果に応じ
て、クロックドライバー回路５０のドライブ能力を下げ
ることにより、消費電流を低減する。
Description
【０００１】
【発明の属する技術分野】本発明は、クロック発生回路
に関し、特に周波数の異なる複数のクロックを切換えて
出力するクロック発生回路に関する。
に関し、特に周波数の異なる複数のクロックを切換えて
出力するクロック発生回路に関する。
【０００２】
【従来の技術】マイクロコンピュータは、ＣＲ発振器、
水晶発振器、セラミックフィルタ等から作成される基本
クロックに基づいて動作する。この基本クロックはクロ
ックドライバーによって駆動され、各回路ブロックに供
給される。ここで、クロックドライバーは、マイクロコ
ンピュータの動作速度に応じて、例えば高い周波数の第
１クロックと、低い周波数の第２クロックのいずれかに
切り換え可能に構成していた。
水晶発振器、セラミックフィルタ等から作成される基本
クロックに基づいて動作する。この基本クロックはクロ
ックドライバーによって駆動され、各回路ブロックに供
給される。ここで、クロックドライバーは、マイクロコ
ンピュータの動作速度に応じて、例えば高い周波数の第
１クロックと、低い周波数の第２クロックのいずれかに
切り換え可能に構成していた。
【０００３】この場合、クロックドライバーはマイクロ
コンピュータの最高動作速度に対応して、各回路ブロッ
クに基本クロックを高速に供給できるようにそのドライ
ブ能力が設定されていた。
コンピュータの最高動作速度に対応して、各回路ブロッ
クに基本クロックを高速に供給できるようにそのドライ
ブ能力が設定されていた。
【０００４】
【発明が解決しようとする課題】ところで、クロックド
ライバーのドライブ能力を高くするとその分消費電流は
増加する。しかしながら、このような構成によると、基
本クロックが高い周波数の第１クロックから低い周波数
の第２クロックに切り換えられたときにも消費電流が多
くなってしまい、全体的にマイクロコンピュータの消費
電流が増大してしまうという欠点があった。
ライバーのドライブ能力を高くするとその分消費電流は
増加する。しかしながら、このような構成によると、基
本クロックが高い周波数の第１クロックから低い周波数
の第２クロックに切り換えられたときにも消費電流が多
くなってしまい、全体的にマイクロコンピュータの消費
電流が増大してしまうという欠点があった。
【０００５】一方、クロックドライバーのドライブ能力
を補うために、各回路ブロックへの基本クロックを伝達
するためのクロックライン上の適当な箇所（例えば、各
回路ブロックへのクロック供給ポイント）に他のクロッ
クドライバーを介在させることが考えられる。こうする
ことにより、クロック源のクロックドライバーのサイズ
を小さくして消費電流を低減することが可能である。し
かしながら、クロックドライバーを介在させたために基
本クロックの遅延が生じてしまい、回路ブロックの誤動
作を招くおそれがあった。
を補うために、各回路ブロックへの基本クロックを伝達
するためのクロックライン上の適当な箇所（例えば、各
回路ブロックへのクロック供給ポイント）に他のクロッ
クドライバーを介在させることが考えられる。こうする
ことにより、クロック源のクロックドライバーのサイズ
を小さくして消費電流を低減することが可能である。し
かしながら、クロックドライバーを介在させたために基
本クロックの遅延が生じてしまい、回路ブロックの誤動
作を招くおそれがあった。
【０００６】そこで本発明の目的は、低い周波数のクロ
ックが選択されたときのクロックドライバーの消費電流
を低減することであり、特に、マイクロコンピュータに
おいて、その動作速度が遅いときの消費電流を低減する
ことである。
ックが選択されたときのクロックドライバーの消費電流
を低減することであり、特に、マイクロコンピュータに
おいて、その動作速度が遅いときの消費電流を低減する
ことである。
【０００７】
【課題を解決するための手段】本発明のクロック発生回
路は、第１の切換信号に応じて周波数の異なる第１及び
第２のクロック信号の内、いずれか一方のクロック信号
を選択的に出力するクロック選択回路と、前記第１のク
ロック信号と前記クロック選択回路の出力信号の周波数
を比較する周波数比較器と、前記クロック選択回路によ
って選択されたクロック信号が印加されると共に、前記
周波数比較器の比較結果に応じてドライブ能力が切換可
能なクロックドライバー回路と、を備えることを特徴と
する。
路は、第１の切換信号に応じて周波数の異なる第１及び
第２のクロック信号の内、いずれか一方のクロック信号
を選択的に出力するクロック選択回路と、前記第１のク
ロック信号と前記クロック選択回路の出力信号の周波数
を比較する周波数比較器と、前記クロック選択回路によ
って選択されたクロック信号が印加されると共に、前記
周波数比較器の比較結果に応じてドライブ能力が切換可
能なクロックドライバー回路と、を備えることを特徴と
する。
【０００８】第１の切換信号に応じてクロック選択回路
により高い周波数のクロック信号が選択された場合に
は、周波数比較器による周波数の比較結果に応じて、ク
ロックドライバーの能力を上げることによりクロック信
号を各回路ブロックに高速に供給することができる。そ
して、クロック選択回路により高い周波数のクロック信
号から低い周波数のクロック信号に切り換えられた場合
には、周波数比較器が周波数の切り換えを検知し、これ
に応じてクロックドライバー回路のドライブ能力を下げ
ることが可能となる。
により高い周波数のクロック信号が選択された場合に
は、周波数比較器による周波数の比較結果に応じて、ク
ロックドライバーの能力を上げることによりクロック信
号を各回路ブロックに高速に供給することができる。そ
して、クロック選択回路により高い周波数のクロック信
号から低い周波数のクロック信号に切り換えられた場合
には、周波数比較器が周波数の切り換えを検知し、これ
に応じてクロックドライバー回路のドライブ能力を下げ
ることが可能となる。
【０００９】これにより、周波数に応じてクロックドラ
イバー回路のドライブ能力が最適化されると共に、周波
数の低いクロック信号が選択された場合のクロックドラ
イバー回路の消費電流を低減することができる。また、
周波数比較器はクロック信号が切り換えられたことを検
知するので、クロックドライバー回路のドライブ能力の
切り換えを自動的に行うことができる。
イバー回路のドライブ能力が最適化されると共に、周波
数の低いクロック信号が選択された場合のクロックドラ
イバー回路の消費電流を低減することができる。また、
周波数比較器はクロック信号が切り換えられたことを検
知するので、クロックドライバー回路のドライブ能力の
切り換えを自動的に行うことができる。
【００１０】
【発明の実施の形態】次に、本発明の実施形態に係るク
ロック発生回路ついて図１〜図４を参照しながら説明す
る。源発振クロック信号を作成する発振器１０から出力
されるクロック信号（第１のクロック信号CLKA）は分周
器２０によって分周され、第１のクロック信号CLKAより
低い周波数を有する第２のクロック信号CLKBが作成され
る。また発振器１０は、ＣＲ発振器、水晶発振器、セラ
ミックフィルタ等を利用することができる。
ロック発生回路ついて図１〜図４を参照しながら説明す
る。源発振クロック信号を作成する発振器１０から出力
されるクロック信号（第１のクロック信号CLKA）は分周
器２０によって分周され、第１のクロック信号CLKAより
低い周波数を有する第２のクロック信号CLKBが作成され
る。また発振器１０は、ＣＲ発振器、水晶発振器、セラ
ミックフィルタ等を利用することができる。
【００１１】クロック選択回路３０は、第１のクロック
切換信号Sig1に応じて、第１、第２のクロック信号CLK
A,CLKBのいずれか一方を選択して出力する。クロック選
択回路３０は例えばマルチプレクサーによって構成する
ことができる。これにより、第１のクロック切換信号Si
g1が「Ｌ（ロウレベル）」の場合には第１のクロック信
号CLKAが選択され、クロック切換信号Sig1が「Ｈ（ハイ
レベル）」の場合には第２のクロック信号CLKBが選択さ
れる。
切換信号Sig1に応じて、第１、第２のクロック信号CLK
A,CLKBのいずれか一方を選択して出力する。クロック選
択回路３０は例えばマルチプレクサーによって構成する
ことができる。これにより、第１のクロック切換信号Si
g1が「Ｌ（ロウレベル）」の場合には第１のクロック信
号CLKAが選択され、クロック切換信号Sig1が「Ｈ（ハイ
レベル）」の場合には第２のクロック信号CLKBが選択さ
れる。
【００１２】周波数比較器４０は、分周器２０から出力
される第２のクロック信号CLKBとクロック選択回路３０
によって選択出力されたクロック信号CLK（第１のクロ
ック信号CLKA又は第２のクロック信号CLKB）とを比較
し、その比較結果に応じて第２の切換信号Sig2を出力す
る。
される第２のクロック信号CLKBとクロック選択回路３０
によって選択出力されたクロック信号CLK（第１のクロ
ック信号CLKA又は第２のクロック信号CLKB）とを比較
し、その比較結果に応じて第２の切換信号Sig2を出力す
る。
【００１３】具体的には、クロック選択回路３０によっ
て第２のクロック信号CLKBが出力されている場合、周波
数比較器４０はクロック信号CLKの周波数ｆCLKが第２の
クロック信号CLKBの周波数ｆCLKBと等しいこと（ｆCLK
＝ｆCLKB）を検知し、第２の切換信号Sig2は「Ｌ」とな
る。
て第２のクロック信号CLKBが出力されている場合、周波
数比較器４０はクロック信号CLKの周波数ｆCLKが第２の
クロック信号CLKBの周波数ｆCLKBと等しいこと（ｆCLK
＝ｆCLKB）を検知し、第２の切換信号Sig2は「Ｌ」とな
る。
【００１４】一方、クロック選択回路３０によって第１
のクロック信号CLKAに切り換えられた場合には、周波数
比較器４０はクロック信号CLKの周波数ｆCLKが第２のク
ロック信号CLKBの周波数ｆCLKBよりも大きいこと（ｆCL
K＞ｆCLKB）を検知し、第２の切換信号Sig2は「Ｈ」に
変化する。
のクロック信号CLKAに切り換えられた場合には、周波数
比較器４０はクロック信号CLKの周波数ｆCLKが第２のク
ロック信号CLKBの周波数ｆCLKBよりも大きいこと（ｆCL
K＞ｆCLKB）を検知し、第２の切換信号Sig2は「Ｈ」に
変化する。
【００１５】クロックドライバー回路５０はクロック選
択回路３０によって選択されたクロック信号CLK（第１
のクロック信号CLKA又は第２のクロック信号CLKB）をド
ライブするための回路であり、周波数比較器４０から出
力される第２の切換信号Sig2によって、ドライブ能力が
切換可能に構成されている。
択回路３０によって選択されたクロック信号CLK（第１
のクロック信号CLKA又は第２のクロック信号CLKB）をド
ライブするための回路であり、周波数比較器４０から出
力される第２の切換信号Sig2によって、ドライブ能力が
切換可能に構成されている。
【００１６】具体的には、クロックドライバー回路５０
は、クロック選択回路３０の出力が印加されたクロック
ド・インバータ５１（第１のインバータ）及びインバー
タ５２（第２のインバータ）から構成されている。クロ
ックド・インバータ５１及びインバータ５２の出力は共
通接続されている。クロックド・インバータ５１はＰチ
ャネル型ＭＯＳトランジスタＭ１，Ｍ２、Ｎチャネル型
ＭＯＳトランジスタＭ３，Ｍ４を縦列に接続して構成さ
れている。インバータ５２はＰチャネル型ＭＯＳトラン
ジスタＭ５，Ｎチャネル型ＭＯＳトランジスタＭ６を縦
列に接続して構成されている。
は、クロック選択回路３０の出力が印加されたクロック
ド・インバータ５１（第１のインバータ）及びインバー
タ５２（第２のインバータ）から構成されている。クロ
ックド・インバータ５１及びインバータ５２の出力は共
通接続されている。クロックド・インバータ５１はＰチ
ャネル型ＭＯＳトランジスタＭ１，Ｍ２、Ｎチャネル型
ＭＯＳトランジスタＭ３，Ｍ４を縦列に接続して構成さ
れている。インバータ５２はＰチャネル型ＭＯＳトラン
ジスタＭ５，Ｎチャネル型ＭＯＳトランジスタＭ６を縦
列に接続して構成されている。
【００１７】クロックド・インバータ５１はクロック切
換信号Sig1が「Ｌ」の場合には、Ｍ１，Ｍ４はオン状態
となるのでインバータとして機能するが、第２のクロッ
ク切換信号Sig2が「Ｈ」の場合にはＭ１，Ｍ４はオフ状
態となるので、その出力は高インピーダンスになる。こ
れに対して、インバータ５２は第２のクロック切換信号
Sig2に関わらず常に動作する。
換信号Sig1が「Ｌ」の場合には、Ｍ１，Ｍ４はオン状態
となるのでインバータとして機能するが、第２のクロッ
ク切換信号Sig2が「Ｈ」の場合にはＭ１，Ｍ４はオフ状
態となるので、その出力は高インピーダンスになる。こ
れに対して、インバータ５２は第２のクロック切換信号
Sig2に関わらず常に動作する。
【００１８】なお、図２に示すように、第１のクロック
信号CLKAについては、周波数の高い第１の発振器１１で
作成し、第２のクロック信号CLKBについては、周波数の
低い第２の発振器１２で作成してもよい。そして、クロ
ック選択回路３０によって、第２のクロック信号CLKBが
選択された場合には、周波数の高い第１の発振器１１の
動作を停止させることにより、発振器の消費電流につい
ても低減することが可能である。
信号CLKAについては、周波数の高い第１の発振器１１で
作成し、第２のクロック信号CLKBについては、周波数の
低い第２の発振器１２で作成してもよい。そして、クロ
ック選択回路３０によって、第２のクロック信号CLKBが
選択された場合には、周波数の高い第１の発振器１１の
動作を停止させることにより、発振器の消費電流につい
ても低減することが可能である。
【００１９】次に、本実施形態のクロック作成回路の動
作について図３を参照しながら動作を説明する。第１の
切換信号Sig1が「Ｌ」から「Ｈ」に変化すると、これに
応じてクロック選択回路３０により、高い周波数の第１
のクロック信号CLKAから低い周波数の第２のクロック信
号CLKBへ切り換えられる。
作について図３を参照しながら動作を説明する。第１の
切換信号Sig1が「Ｌ」から「Ｈ」に変化すると、これに
応じてクロック選択回路３０により、高い周波数の第１
のクロック信号CLKAから低い周波数の第２のクロック信
号CLKBへ切り換えられる。
【００２０】すると、周波数比較器４０からの第２の切
換信号Sig2は「Ｌ」から「Ｈ」に変化し、クロックドラ
イバー回路５０のドライブ能力が低く切り換えられる。
したがって、低い周波数の第２のクロック信号CLKBが選
択されたときのクロックドライバー回路５０の消費電流
を低減することができる。
換信号Sig2は「Ｌ」から「Ｈ」に変化し、クロックドラ
イバー回路５０のドライブ能力が低く切り換えられる。
したがって、低い周波数の第２のクロック信号CLKBが選
択されたときのクロックドライバー回路５０の消費電流
を低減することができる。
【００２１】逆に、低い周波数の第２のクロック信号CL
KBから高い周波数の第１のクロック信号CLKAへ切り換え
られる場合は、まず第１の切換信号Sig1が「Ｈ」から
「Ｌ」に変化する。すると、周波数比較器４０からの第
２の切換信号Sig2は「Ｈ」から「Ｌ」に変化し、クロッ
クドライバー回路５０のドライブ能力は自動的に高く切
り換えられる。
KBから高い周波数の第１のクロック信号CLKAへ切り換え
られる場合は、まず第１の切換信号Sig1が「Ｈ」から
「Ｌ」に変化する。すると、周波数比較器４０からの第
２の切換信号Sig2は「Ｈ」から「Ｌ」に変化し、クロッ
クドライバー回路５０のドライブ能力は自動的に高く切
り換えられる。
【００２２】なお、本実施形態においては、２つのクロ
ック信号を切り換える場合について説明したが、本発明
はこれに限らず、２つ以上のクロック信号の内、いずれ
か１つのクロック信号を選択する場合にも適用すること
ができる。すなわち、周波数比較器４０は複数のクロッ
ク信号の各周波数とクロック選択回路３０から出力され
るクロック信号CLKの周波数を比較することにより、ど
のクロック信号が選択されたかを検知して、それに応じ
てクロックドライバー回路５０のドライブ能力を自動的
に切り換えるように構成する。
ック信号を切り換える場合について説明したが、本発明
はこれに限らず、２つ以上のクロック信号の内、いずれ
か１つのクロック信号を選択する場合にも適用すること
ができる。すなわち、周波数比較器４０は複数のクロッ
ク信号の各周波数とクロック選択回路３０から出力され
るクロック信号CLKの周波数を比較することにより、ど
のクロック信号が選択されたかを検知して、それに応じ
てクロックドライバー回路５０のドライブ能力を自動的
に切り換えるように構成する。
【００２３】また、上述した構成のクロック発生回路１
００をマイクロコンピュータに内蔵し、その基本クロッ
クとして供給する場合、第１の切換信号Sig1は、マイク
ロコンピュータのコマンドを用いて発生させることがで
きる。
００をマイクロコンピュータに内蔵し、その基本クロッ
クとして供給する場合、第１の切換信号Sig1は、マイク
ロコンピュータのコマンドを用いて発生させることがで
きる。
【００２４】次に、本発明のクロック発生回路のマイク
ロコンピュータへの適用例について図４を参照しながら
説明する。クロック発生回路１００からのクロック信号
は（第１のクロック信号CLKA又は第２のクロック信号CL
KB）基本クロックとしてクロックライン１１０上を伝達
される。
ロコンピュータへの適用例について図４を参照しながら
説明する。クロック発生回路１００からのクロック信号
は（第１のクロック信号CLKA又は第２のクロック信号CL
KB）基本クロックとしてクロックライン１１０上を伝達
される。
【００２５】マイクロコンピュータ２００において、ク
ロックライン１１０は、ＬＣＤ等の表示駆動回路、シリ
アルインターフェイス回路等の周辺回路１０１、タイマ
ーやＡＤコンバータ等の内部回路１０２、ＣＰＵ１０
３，ＲＯＭ１０４等の多くの回路ブロックに基本クロッ
クを供給するためにマイクロコンピュータ・チップ内の
至るところに配線されている。
ロックライン１１０は、ＬＣＤ等の表示駆動回路、シリ
アルインターフェイス回路等の周辺回路１０１、タイマ
ーやＡＤコンバータ等の内部回路１０２、ＣＰＵ１０
３，ＲＯＭ１０４等の多くの回路ブロックに基本クロッ
クを供給するためにマイクロコンピュータ・チップ内の
至るところに配線されている。
【００２６】クロックライン１１０はＡｌ配線等の金属
配線によって構成されており、途中に他の複数のクロッ
クドライバー回路（インバータ等）を介在させることな
く配線されている。これは、クロックドライバー回路を
介在させることによりクロックスキューが生じるのを防
止するためである。これにより、クロックライン１１０
の有する浮遊容量は相当大きくなる。そこで、マイクロ
コンピュータ２００の最高動作速度に対応できるように
クロックドライバー回路５０のドライブ能力を高く設定
する必要がある。
配線によって構成されており、途中に他の複数のクロッ
クドライバー回路（インバータ等）を介在させることな
く配線されている。これは、クロックドライバー回路を
介在させることによりクロックスキューが生じるのを防
止するためである。これにより、クロックライン１１０
の有する浮遊容量は相当大きくなる。そこで、マイクロ
コンピュータ２００の最高動作速度に対応できるように
クロックドライバー回路５０のドライブ能力を高く設定
する必要がある。
【００２７】そこで、マイクロコンピュータ２００の動
作速度が速い場合（例えば、第１のクロック信号CLKAを
基本クロックとして用いる場合）には、クロックドライ
バー回路５０のドライブ能力を高くし、マイクロコンピ
ュータ２００の動作速度が遅い場合には、クロックドラ
イバー回路５０のドライブ能力を低くするように切換可
能である。
作速度が速い場合（例えば、第１のクロック信号CLKAを
基本クロックとして用いる場合）には、クロックドライ
バー回路５０のドライブ能力を高くし、マイクロコンピ
ュータ２００の動作速度が遅い場合には、クロックドラ
イバー回路５０のドライブ能力を低くするように切換可
能である。
【００２８】したがって、マイクロコンピュータの動作
速度に応じて最適なドライブ能力を得ることができると
共に、動作速度が遅い場合のクロックドライバー回路５
０の消費電流を低減することができる。
速度に応じて最適なドライブ能力を得ることができると
共に、動作速度が遅い場合のクロックドライバー回路５
０の消費電流を低減することができる。
【００２９】
【発明の効果】本発明のクロック発生回路によれば、周
波数比較器によりクロック信号の周波数を検知して、ク
ロックドライバー回路のドライブ能力を切換可能とした
ので、クロックの周波数に対応して適したドライブ能力
が得られると共に、クロック信号の周波数が低い場合の
消費電流を低減することが可能となる。
波数比較器によりクロック信号の周波数を検知して、ク
ロックドライバー回路のドライブ能力を切換可能とした
ので、クロックの周波数に対応して適したドライブ能力
が得られると共に、クロック信号の周波数が低い場合の
消費電流を低減することが可能となる。
【００３０】特に、本発明は特にマイクロコンピュータ
の基本クロックの発生回路として好適である。
の基本クロックの発生回路として好適である。
【図１】本発明の実施形態に係るクロック発生回路の回
路図である。
路図である。
【図２】本発明の実施形態に係るクロック発生回路の回
路図である。
路図である。
【図３】本発明の実施形態に係るクロック発生回路の動
作を示すタイミング図である。
作を示すタイミング図である。
【図４】本発明のクロック作成回路のマイクロコンピュ
ータへの適用例を示す図である。
ータへの適用例を示す図である。
１０ 発振器 ２０ 分周器 ３０ クロック選択回路 ４０ 周波数比較器 ５０ クロックドライバー回路 ５１ クロックド・インバータ（第１のインバー
タ） ５２ インバータ（第２のインバータ） １００ クロック発生回路 １０１ 周辺回路 １０２ 内部回路 １０３ ＣＰＵ １０４ ＲＯＭ １１０ クロックライン ２００ マイクロコンピュータ
タ） ５２ インバータ（第２のインバータ） １００ クロック発生回路 １０１ 周辺回路 １０２ 内部回路 １０３ ＣＰＵ １０４ ＲＯＭ １１０ クロックライン ２００ マイクロコンピュータ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｋ 19/0175 Ｈ０３Ｋ 19/00 １０１Ｊ Ｆターム(参考） 5B011 DC06 LL11 LL13 5B079 AA07 BA02 BA03 BC01 DD08 5J055 AX08 AX12 AX54 AX65 BX03 CX27 DX22 DX56 DX72 DX83 EX07 EX21 EY21 EZ00 EZ07 EZ28 EZ39 FX12 FX17 FX35 GX01 5J056 AA05 BB12 BB17 CC00 CC16 DD13 DD29 EE11 FF01 FF07 GG12 KK00
Claims (3)
- 【請求項１】 第１の切換信号に応じて周波数の異なる
第１及び第２のクロック信号の内、いずれか一方のクロ
ック信号を選択的に出力するクロック選択回路と、 前記第１のクロック信号と前記クロック選択回路の出力
信号の周波数を比較する周波数比較器と、 前記クロック選択回路によって選択されたクロック信号
が印加されると共に、前記周波数比較器の比較結果に応
じてドライブ能力が切換可能なクロックドライバー回路
と、を備えることを特徴とするクロック発生回路。 - 【請求項２】 前記クロックドライバー回路は、前記ク
ロック選択回路によって選択されたクロック信号が印加
された第１のインバータ及び第２のインバータとを含
み、前記第１のインバータは、前記周波数比較器の比較
結果に応じて出力が高インピーダンスとなるクロックド
・インバータであることを特徴とする請求項１に記載の
クロック発生回路。 - 【請求項３】 前記クロックドライバー回路から出力さ
れるクロック信号を伝達するクロックラインを有し、前
記クロック信号は当該クロックライン上を、他のクロッ
クドライバー回路を介在することなく、マイクロコンピ
ュータに内蔵された複数の回路ブロックへ基本クロック
として伝達されることを特徴とする請求項２に記載のク
ロック発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001030676A JP2002232268A (ja) | 2001-02-07 | 2001-02-07 | クロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001030676A JP2002232268A (ja) | 2001-02-07 | 2001-02-07 | クロック発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002232268A true JP2002232268A (ja) | 2002-08-16 |
Family
ID=18894859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001030676A Pending JP2002232268A (ja) | 2001-02-07 | 2001-02-07 | クロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002232268A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008252864A (ja) * | 2007-03-29 | 2008-10-16 | Hynix Semiconductor Inc | 半導体装置及びその駆動方法 |
| JP2009088387A (ja) * | 2007-10-02 | 2009-04-23 | Renesas Technology Corp | 半導体装置 |
| EP2407793A1 (en) * | 2009-06-26 | 2012-01-18 | Panasonic Corporation | Electronic part and method of detecting faults therein |
-
2001
- 2001-02-07 JP JP2001030676A patent/JP2002232268A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008252864A (ja) * | 2007-03-29 | 2008-10-16 | Hynix Semiconductor Inc | 半導体装置及びその駆動方法 |
| JP2009088387A (ja) * | 2007-10-02 | 2009-04-23 | Renesas Technology Corp | 半導体装置 |
| US8587370B2 (en) | 2007-10-02 | 2013-11-19 | Renesas Electronics Corporation | Semiconductor device reducing leakage current of transistor |
| EP2407793A1 (en) * | 2009-06-26 | 2012-01-18 | Panasonic Corporation | Electronic part and method of detecting faults therein |
| EP2407793A4 (en) * | 2009-06-26 | 2014-12-17 | Panasonic Corp | ELECTRONIC ELEMENT AND METHOD FOR DETECTING ERROR IN IT |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003309461A (ja) | 出力バッファ回路 | |
| JP2001075671A (ja) | 位相補償回路 | |
| US8427252B2 (en) | Oscillators with low power mode of operation | |
| US7061293B2 (en) | Spread spectrum clock generating circuit | |
| JP3794347B2 (ja) | 差動出力バッファ、差動入力バッファ、半導体集積回路、及び回路基板 | |
| JP2002182777A (ja) | クロック切り換え回路 | |
| JP2002232268A (ja) | クロック発生回路 | |
| JPH09312553A (ja) | 論理回路 | |
| JPH11145786A (ja) | フリップフロップのリセット回路 | |
| JP2000013143A (ja) | 発振回路 | |
| KR100631952B1 (ko) | Ｄｌｌ 회로의 출력신호 구동장치 | |
| JP2002232269A (ja) | クロック発生回路 | |
| JPH05211432A (ja) | データ出力回路および半導体集積回路 | |
| JP2006287163A (ja) | 半導体集積回路 | |
| US8350613B2 (en) | Signal delay circuit, clock transfer control circuit and semiconductor device having the same | |
| JP4245136B2 (ja) | ジッター発生回路及び半導体装置 | |
| JP2015119307A (ja) | 弛張発振器 | |
| JP2009194560A (ja) | 分周回路 | |
| JP2002152030A (ja) | 半導体集積回路装置 | |
| JP2002517935A (ja) | 異なる周波数のクロック信号を生成するための同調可能なディジタル発振器回路及び方法 | |
| JPH10200384A (ja) | 遅延回路 | |
| US7405631B2 (en) | Oscillating divider topology | |
| JP2776157B2 (ja) | 発振回路 | |
| JP3185870B2 (ja) | 高速高駆動型信号伝送回路 | |
| JP2002198783A (ja) | 周波数及びデューティ比制御可能な発振器 |