CN202602615U - 一种轨到轨使能信号的控制电路及电平转换电路 - Google Patents
一种轨到轨使能信号的控制电路及电平转换电路 Download PDFInfo
- Publication number
- CN202602615U CN202602615U CN 201220089503 CN201220089503U CN202602615U CN 202602615 U CN202602615 U CN 202602615U CN 201220089503 CN201220089503 CN 201220089503 CN 201220089503 U CN201220089503 U CN 201220089503U CN 202602615 U CN202602615 U CN 202602615U
- Authority
- CN
- China
- Prior art keywords
- signal
- pmos
- enable signal
- nmos
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型公开了一种轨到轨使能信号的控制电路，该控制电路包括：接收输入信号的第一信号，按照第一信号的高低电平进行使能控制；在电源掉电时输出去使能信号的电平转换电路；本实用新型同时还公开了一种电平转换电路，通过本实用新型的方案，能够在电源电压正常时，根据输入信号的高低电平输出相应的轨到轨的使能控制信号，在电源掉电时，正常输出去使能信号，为接受使能控制的设备提供准确的使能控制信号。
Description
技术领域
本实用新型涉及使能信号控制技术，尤其涉及一种轨到轨(Rail-to-Rail)使能信号的控制电路及电平转换电路。
背景技术
随着不同工作电压的数字集成电路(IC)地不断涌现，逻辑电平转换的必要性更加突出，电平转换方式也将随逻辑电压、数据总线形式、以及数据传输速率的不同而改变，所述数据总线形式可以是四线串行外设接口(SPI，SerialPeripheral Interface)、32位并行数据总线等等。现在，虽然许多逻辑芯片都能实现轨到轨使能信号的控制，但当电源掉电时，逻辑芯片将停止工作，轨到轨的使能信号输出混乱，不能正确的输出去使能信号。
如图1所示的轨到轨使能信号的控制电路，其中，P沟道金属氧化物半导体场效应管(PMOS)M1的源极和衬底连接电源pwrin，栅极接收输入信号in，漏极连接N沟道金属氧化物半导体场效应管(NMOS)M2的漏极及PMOS M5的栅极；NMOS M2的源极和衬底连接电源地pwrn，栅极接收输入信号in，漏极连接PMOS M1的漏极及PMOS M5的栅极；PMOS M3的源极和衬底连接电源pwrin，栅极接收输入信号in，漏极连接电阻R1和NMOS M6的栅极；电阻R1的一端连接PMOS M3的漏极和NMOS M6的栅极，另一端连接NMOS M4的漏极；NMOS M4的漏极连接电阻R1，栅极连接PMOS M5的漏极，源极连接电源地pwrn和去使能信号提供节点nrail，衬底连接电源地pwrn；PMOS M5的源极和衬底连接电源pwrin，栅极连接PMOS M1和NMOS M2的漏极，漏极连接电阻R2、NMOS M4的栅极、PMOS M7的漏极和PMOS M8的栅极；电阻R2的一端连接PMOS M5的漏极和NMOS M4的栅极，另一端连接NMOS M6的漏极；NMOS M6的漏极连接电阻R2，栅极连接PMOS M3的漏极，源极连接电源地pwrn和去使能信号提供节点nrail，衬底连接电源地pwrn；PMOS M7的源极和衬底连接电源pwrin，栅极连接使能信号输出节点eni_rr，漏极连接电阻R2、NMOS M4的栅极、PMOS M5的漏极和PMOS M8的栅极；PMOS M8的源极和衬底连接电源pwrin，栅极连接电阻R2、NMOS M4的栅极、NMOS M9的栅极、PMOS M5的漏极和PMOS M7的漏极，漏极连接使能信号输出节点eni_rr；NMOS M9的栅极连接源极连接电源地pwrn和去使能信号提供节点nrail，衬底连接电源地pwrn，栅极连接电阻R2、NMOS M4的栅极、PMOS M8的栅极、PMOS M5的漏极和PMOS M7的漏极，漏极连接使能信号输出节点eni_rr；在PMOS M8的栅极和NMOS M9的栅极还连接信号gate。
在图1中，在电源pwrin电压VCC正常时，使能信号输出节点eni_rr根据输入信号in的高低电平输出相应的轨到轨的使能控制信号，如：输出电源pwrin电压VCC、或去使能信号提供节点nrail的电压Vnrail；在电源掉电时，PMOSM3、PMOS M5的状态均不稳定，整个电路不能正常工作，使能信号输出节点eni_rr将不能达到去使能信号提供节点nrail的电压Vnrail，这样，将不能向接受使能控制的设备提供准确的使能控制信号。
实用新型内容
有鉴于此，为解决现有技术存在的提供使能控制信号的问题，本实用新型的主要目的在于提供一种轨到轨使能信号的控制电路及电平转换电路。
为达到上述目的，本实用新型的技术方案是这样实现的：
本实用新型提供的一种电平转换电路，所述电平转换电路包括：
根据第一信号的高低电平控制自身状态为导通或截止的PMOS M10，所述PMOS M10的漏极连接所述第一信号；所述第一信号在电源掉电时为低电平；
在所述PMOS M10导通时，保持使能信号输出节点输出使能信号；在所述PMOS M10截止时，保持使能信号输出节点输出去使能信号的电阻R3。
本实用新型提供的一种轨到轨使能信号的控制电路，该控制电路包括：接收输入信号的第一信号，按照第一信号的高低电平进行使能控制；在电源掉电时输出去使能信号的电平转换电路。
本实用新型提供了一种轨到轨使能信号的控制电路及电平转换电路，该控制电路包括：电平转换电路，配置为接收输入信号的第一信号，按照第一信号的高低电平进行使能控制；在电源掉电时输出去使能信号；如此，在电源电压正常时，电平转换电路能根据第一信号的高低电平输出轨到轨的使能信号或去使能信号；在电源掉电时，电平转换电路能根据第一信号变为的低电平输出去使能信号，从而为接受使能控制的设备提供准确的使能控制信号。
附图说明
图1为现有技术中轨到轨使能信号的控制电路示意图；
图2为本实用新型轨到轨使能信号的控制方法流程示意图；
图3为本实用新型一种轨到轨使能信号的控制电路示意图；
图4为本实用新型另一种轨到轨使能信号的控制电路示意图；
图5为本实用新型一对轨到轨使能信号的控制电路的仿真测试示意图；
图6为本实用新型另一对轨到轨使能信号的控制电路的仿真测试示意图。
具体实施方式
本实用新型的基本思想是：将控制电路的输入信号的第一信号接入电平转换电路；所述电平转换电路按照第一信号的高低电平进行使能控制；所述电平转换电路在电源掉电时输出去使能信号。
具体的，在电源电压正常时，电平转换电路根据第一信号的高电平输出使能信号，根据第一信号的低电平输出去使能信号；在电源掉电时，电平转换电路直接根据第一信号的低电平输出去使能信号。
下面通过附图及具体实施例对本实用新型做进一步的详细说明。
本实用新型实现轨到轨使能信号的控制方法，如图2所示，该方法包括以下步骤：
步骤101：将控制电路的输入信号的第一信号接入电平转换电路；
具体的，如图3所示，通过缓冲器31获得控制电路的输入信号in的第一信号eni，将第一信号eni接入电平转换电路32的PMOS M10的漏极；
所述缓冲器31包括两个反相器op1和op2，其中，反相器op1的输入端接收输入信号in，输出端连接反相器op2的输入端；反相器op2的输出端连接电平转换电路32的PMOS M10的漏极，所述反相器op1和反相器op2的电源引脚、接地引脚分别连接电源pwrin和电源地pwrn；
所述电平转换电路32包括PMOS M10、电阻R3；其中，PMOS M10的衬底连接电源pwrin，漏极连接输入信号in的第一信号eni，源极连接使能信号输出节点eni_rr和电阻R3，栅极连接电源地pwrn；电阻R3在PMOS M10的源极和去使能信号提供节点nrail之间；
进一步的，本步骤还包括：将输入信号的第二信号接入电平转换电路；
具体的，如图4所示，通过缓冲器31还获得输入信号in的第二信号eni_bar，将第二信号eni_bar接入电平转换电路32的NMOS M11的栅极；
所述电平转换电路32还包括用于限制电阻R3电流的NMOS M11，所述NMOS M11设置在PMOS M10与电阻R3之间，NMOS M11的衬底连接去使能信号提供节点nrail，漏极连接PMOS M10的源极，源极连接电阻R3，栅极连接输入信号in的第二信号eni_bar；
所述电平转换电路32还包括NMOS M12，NMOS M12的衬底连接去使能信号提供节点nrail，栅、漏极连接NMOS M11的源极及电阻R3，源极连接电源地pwrn；所述NMOS M12用于快速拉低使能信号输出节点eni_rr的电平。
步骤102：所述电平转换电路按照第一信号的高低电平进行使能控制，所述电平转换电路在电源掉电时输出去使能信号；
具体的，当所述电平转换电路32不包括用于限制电阻R3电流的NMOSM11时，如图3所示，在电源pwrin电压VCC正常，输入信号in为高电平时，接入电平转换电路32的第一信号eni为高电平VCC，PMOS M10导通，使能信号输出节点eni_rr输出使能信号VCC；在电源pwrin电压VCC正常，输入信号in为低电平时，接入电平转换电路32的第一信号eni为低电平0，PMOS M10截止，通过下拉电阻R3将使能信号输出节点eni_rr的电平拉低至去使能信号提供节点nrail的电平Vnrail，使能信号输出节点eni_rr输出去使能信号Vnrail；
在电源掉电时，缓冲器31停止工作，不论输入信号in的电压为多少，接入电平转换电路32的第一信号eni为低电平0，PMOS M10截止，通过电阻R3将使能信号输出节点eni_rr的电平拉低至去使能信号提供节点nrail的电平Vnrail，使能信号输出节点eni_rr输出去使能信号Vnrail；
当所述电平转换电路32包括用于限制电阻R3电流的NMOS M11时，所述电平转换电路32按照第一信号、第二信号的高低电平进行使能控制。如图4所示，在电源pwrin电压VCC正常，输入信号in为高电平时，接入电平转换电路32的第一信号eni为高电平VCC，第二信号eni_bar为低电平0，PMOS M10导通，根据去使能信号提供节点nrail的电平Vnrail小于负的NMOS M11导通阈值，NMOS M11导通，使能信号输出节点eni_rr输出使能信号VCC；在电源pwrin电压VCC正常，输入信号in为低电平时，接入电平转换电路32的第一信号eni为低电平0，第二信号eni_bar为高电平VCC，PMOS M10截止，NMOSM11导通，通过下拉电阻R3将使能信号输出节点eni_rr的电平拉低至去使能信号提供节点nrail的电平Vnrail，使能信号输出节点eni_rr输出去使能信号Vnrail；
在电源掉电时，缓冲器31停止工作，不论输入信号in的电压为多少，接入电平转换电路32的第一信号eni为低电平0，第二信号eni_bar为低电平0，PMOS M10截止，根据去使能信号提供节点nrail的电平Vnrail小于负的NMOSM11导通阈值，NMOS M11导通，通过电阻R3将使能信号输出节点eni_rr的电平拉低至去使能信号提供节点nrail的电平Vnrail，使能信号输出节点eni_rr输出去使能信号Vnrail；
如图4所示的所述电平转换电路32，本步骤还包括：在电源pwrin电压VCC正常，输入信号in为低电平时，通过NMOS M12快速拉低使能信号输出节点eni_rr的电平。
上述方法中，所述第一信号为输入信号的正信号；所述第二信号为输入信号的反信号。
基于本实用新型轨到轨使能信号的控制方法，本实用新型提供了一种电平转换电路，如图3所示，所述电平转换电路32包括：PMOS M10、电阻R3；其中，
所述PMOS M10，配置为在漏极接收输入信号in的第一信号eni，按照第一信号eni的高低电平，控制自身状态为导通或截止；所述第一信号eni在电源pwrin掉电时为低电平；
所述电阻R3，配置为在PMOS M10导通时，保持使能信号输出节点eni_rr输出使能信号；在PMOS M10截止时，保持使能信号输出节点eni_rr输出去使能信号；
所述PMOS M10、电阻R3的具体连接关系为：PMOS M10的衬底连接电源pwrin，漏极连接输入信号in的第一信号eni，源极连接电阻R3，栅极连接电源地pwrn；电阻R3在PMOS M10的源极和去使能信号提供节点nrail之间；所述去使能信号提供节点nrail的电平不高于电源地pwrn；
所述电平转换电路32还包括NMOS M11，如图4所示，配置为在栅极接收输入信号in的第二信号eni_bar，在电源pwrin电压正常或掉电时，控制自身状态为导通，限制电阻R3的电流；
所述NMOS M11设置在PMOS M10与电阻R3之间，所述NMOS M11的衬底连接去使能信号提供节点nrail，漏极连接PMOS M10的源极，源极连接电阻R3，栅极连接输入信号in的第二信号eni_bar；
所述电平转换电路32还包括NMOS M12，如图4所示，配置为在电源pwrin电压VCC正常，输入信号in为低电平时，快速拉低使能信号输出节点eni_rr的电平；所述NMOS M12的衬底连接去使能信号提供节点nrail，栅、漏极连接NMOS M11的源极及电阻R3，源极连接电源地pwrn。
基于上述控制方法和电平转换电路，本实用新型还提供一种轨到轨使能信号的控制电路，如图3所示，该控制电路包括：
电平转换电路32，配置为接收输入信号in的第一信号eni，按照第一信号eni的高低电平进行使能控制；在电源掉电时输出去使能信号。
所述电平转换电路32包括：PMOS M10、电阻R3；其中，
所述PMOS M10，配置为在漏极接收输入信号in的第一信号eni，根据第一信号eni的高低电平，控制自身状态为导通或截止；所述第一信号eni在电源pwrin掉电时为低电平；
所述电阻R3，配置为在PMOS M10导通时，保持使能信号输出节点eni_rr输出使能信号；在PMOS M10截止时，保持使能信号输出节点eni_rr输出去使能信号；
所述PMOS M10、电阻R3的具体连接关系为：PMOS M10的衬底连接电源pwrin，漏极连接输入信号in的第一信号eni，源极连接电阻R3，栅极连接电源地pwrn；电阻R3在PMOS M10的源极和去使能信号提供节点nrail之间；所述去使能信号提供节点nrail的电平不高于电源地pwrn；
所述电平转换电路32还包括NMOS M11，如图4所示，配置为在栅极接收输入信号in的第二信号eni_bar，在电源pwrin电压正常或掉电时，控制自身状态为导通，限制电阻R3的电流；
所述NMOS M11设置在PMOS M10与电阻R3之间，所述NMOS M11的衬底连接去使能信号提供节点nrail，漏极连接PMOS M10的源极，源极连接电阻R3，栅极连接输入信号in的第二信号eni_bar；
所述电平转换电路32还包括NMOS M12，如图4所示，配置为在电源pwrin电压VCC正常，输入信号in为低电平时，快速拉低使能信号输出节点eni_rr的电平；所述NMOS M12的衬底连接去使能信号提供节点nrail，栅、漏极连接NMOS M11的源极及电阻R3，源极连接电源地pwrn；
该控制电路还包括：缓冲器31，如图3所示，配置为获得输入信号in的第一信号eni，将第一信号eni接入电平转换电路32的PMOS M10的漏极；
所述缓冲器31，如图4所示，还配置为获得输入信号in的第二信号eni_bar，将第二信号eni_bar接入电平转换电路32的NMOS M11的栅极。
本实用新型对上述图4所示的轨到轨使能信号的控制电路进行仿真测试如图5、6所示，其中，由图5可知，电源电压VCC＝0V，输入信号Vin＝-2V，去使能信号提供节点nrail的电平Vnrail＝-2V，在1秒(s)内检测6次，输出去使能信号Vout＝Vnrail＝-2V；由图6可知，电源电压VCC＝0V，输入信号Vin＝2V，去使能信号提供节点nrail的电平Vnrail＝0V，在1秒(s)内检测6次，输出去使能信号均为Vout＝Vnrail＝1.51408nV≈0V。
由仿真测试可以看出，本实用新型的轨到轨使能信号的控制电路，在电源掉电时，能够一直输出去使能信号，为接受使能控制的设备提供准确的使能控制信号。
以上所述，仅为本实用新型的较佳实施例而已，并非用于限定本实用新型的保护范围。
Claims (11)
1.一种电平转换电路，其特征在于，所述电平转换电路包括：
根据第一信号的高低电平控制自身状态为导通或截止的P沟道金属氧化物半导体场效应管PMOS(M10)，所述PMOS(M10)的漏极连接所述第一信号；所述第一信号在电源掉电时为低电平；
在所述PMOS(M10)导通时，保持使能信号输出节点输出使能信号；在所述PMOS(M10)截止时，保持使能信号输出节点输出去使能信号的电阻(R3)。
2.根据权利要求1所述电平转换电路，其特征在于，所述PMOS(M10)的衬底连接电源，漏极连接输入信号的第一信号，源极连接电阻(R3)，栅极连接电源地；电阻(R3)在PMOS(M10)的源极和去使能信号提供节点之间。
3.根据权利要求1所述的电平转换电路，其特征在于，所述电平转换电路还包括：在栅极接收输入信号的第二信号，在电源电压正常或掉电时，控制自身状态为导通，限制电阻(R3)的电流的N沟道金属氧化物半导体场效应管NMOS(M11)；
所述NMOS(M11)在PMOS(M10)与电阻(R3)之间，所述NMOS(M11)的衬底连接去使能信号提供节点，漏极连接PMOS(M10)的源极，源极连接电阻(R3)，栅极连接输入信号的第二信号。
4.根据权利要求3所述的电平转换电路，其特征在于，所述电平转换电路还包括：在电源电压正常，输入信号为低电平时，快速拉低使能信号输出节点的电平的NMOS(M12)；
所述NMOS(M12)的衬底连接去使能信号提供节点，栅极、漏极连接所述NMOS(M11)的源极及所述电阻(R3)，源极连接电源地。
5.一种轨到轨使能信号的控制电路，其特征在于，该控制电路包括：接收输入信号的第一信号，按照第一信号的高低电平进行使能控制；在电源掉电时输出去使能信号的电平转换电路。
6.根据权利要求5所述的控制电路，其特征在于，所述电平转换电路，包括：
根据第一信号的高低电平控制自身状态为导通或截止的PMOS(M10)，所述PMOS(M10)的漏极连接所述第一信号；所述第一信号在电源掉电时为低电平；
在所述PMOS(M10)导通时，保持使能信号输出节点输出使能信号；在所述PMOS(M10)截止时，保持使能信号输出节点输出去使能信号的电阻(R3)。
7.根据权利要求6所述的控制电路，其特征在于，所述PMOS(M10)的衬底连接电源，漏极连接输入信号的第一信号，源极连接电阻(R3)，栅极连接电源地；电阻(R3)在PMOS(M10)的源极和去使能信号提供节点之间。
8.根据权利要求6所述的控制电路，其特征在于，该控制电路还包括：获得输入信号的第一信号的缓冲器，所述缓冲器获得的第一信号接入所述电平转换电路的所述PMOS(M10)的漏极。
9.根据权利要求8所述的控制电路，其特征在于，所述电平转换电路还包括：在栅极接收输入信号的第二信号，在电源电压正常或掉电时，控制自身状态为导通，限制电阻(R3)的电流的NMOS(M11)；
所述NMOS(M11)在PMOS(M10)与电阻(R3)之间，所述NMOS(M11)的衬底连接去使能信号提供节点，漏极连接PMOS(M10)的源极，源极连接电阻(R3)，栅极连接输入信号的第二信号。
10.根据权利要求9所述的控制电路，其特征在于，所述电平转换电路还包括：在电源电压VCC正常，输入信号为低电平时，快速拉低使能信号输出节点的电平的NMOS(M12)；
所述NMOS(M12)的衬底连接去使能信号提供节点，栅极、漏极连接所述NMOS(M11)的源极及所述电阻(R3)，源极连接电源地。
11.根据权利要求9所述的控制电路，其特征在于，该控制电路还包括：获得输入信号的第二信号的缓冲器，所述缓冲器获得的第二信号接入所述电平转换电路的所述NMOS(M11)的栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220089503 CN202602615U (zh) | 2012-03-07 | 2012-03-07 | 一种轨到轨使能信号的控制电路及电平转换电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220089503 CN202602615U (zh) | 2012-03-07 | 2012-03-07 | 一种轨到轨使能信号的控制电路及电平转换电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202602615U true CN202602615U (zh) | 2012-12-12 |
Family
ID=47320123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201220089503 Expired - Lifetime CN202602615U (zh) | 2012-03-07 | 2012-03-07 | 一种轨到轨使能信号的控制电路及电平转换电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202602615U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103312313A (zh) * | 2012-03-07 | 2013-09-18 | 快捷半导体(苏州)有限公司 | 一种轨到轨使能信号的控制方法、电路及电平转换电路 |
| CN103618538A (zh) * | 2013-11-26 | 2014-03-05 | 苏州贝克微电子有限公司 | 一种提供带有高线性互导性能的轨到轨输出的电路 |
| CN108390671A (zh) * | 2018-02-27 | 2018-08-10 | 郑州云海信息技术有限公司 | 一种电压转换的方法及电压转换电路 |
-
2012
- 2012-03-07 CN CN 201220089503 patent/CN202602615U/zh not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103312313A (zh) * | 2012-03-07 | 2013-09-18 | 快捷半导体(苏州)有限公司 | 一种轨到轨使能信号的控制方法、电路及电平转换电路 |
| US9094019B2 (en) | 2012-03-07 | 2015-07-28 | Fairchild Semiconductor Corporation | Level switching circuit and method for controlling rail-to-rail enabling signal |
| CN103312313B (zh) * | 2012-03-07 | 2016-02-24 | 快捷半导体(苏州)有限公司 | 一种轨到轨使能信号的控制方法、电路及电平转换电路 |
| CN103618538A (zh) * | 2013-11-26 | 2014-03-05 | 苏州贝克微电子有限公司 | 一种提供带有高线性互导性能的轨到轨输出的电路 |
| CN108390671A (zh) * | 2018-02-27 | 2018-08-10 | 郑州云海信息技术有限公司 | 一种电压转换的方法及电压转换电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN204190734U (zh) | 一种上电复位电路 | |
| CN104579263A (zh) | 一种高响应速度、低温度系数的复位电路 | |
| CN107301834B (zh) | 一种逻辑单元电路和像素驱动电路 | |
| CN104052454A (zh) | 用于高密度集成电路的电平转换器 | |
| CN101420224A (zh) | 输出缓冲电路及其低功率偏压电路,以及输入缓冲电路 | |
| CN104158516A (zh) | 电压比较器 | |
| CN202602615U (zh) | 一种轨到轨使能信号的控制电路及电平转换电路 | |
| CN102420594A (zh) | 一种比较器 | |
| CN100474727C (zh) | 过电压保护电路 | |
| CN103312313B (zh) | 一种轨到轨使能信号的控制方法、电路及电平转换电路 | |
| CN112653431B (zh) | 低压锁存电路 | |
| CN103269217B (zh) | 输出缓冲器 | |
| CN103746681A (zh) | 一种cmos器件电源上下电输出三态控制电路 | |
| CN102315633B (zh) | 静电防护电路 | |
| CN101741374B (zh) | 无相位失真的电压电平转换器 | |
| CN109104182B (zh) | 一种快速低功耗单端接口 | |
| CN104299647B (zh) | 负压转换电路 | |
| CN203554401U (zh) | 高响应速度、低温度系数的复位电路 | |
| CN104716938B (zh) | 一种栅跟随输入输出电路 | |
| CN209572001U (zh) | 一种信号传输管的驱动电路和电平转换电路 | |
| CN201541247U (zh) | 一种集成电路芯片的上电复位装置 | |
| CN111049502B (zh) | 低压锁存电路 | |
| CN104467799B (zh) | 输入输出电路装置 | |
| CN204462295U (zh) | 从设备及其插入检测辅助电路 | |
| CN103389768B (zh) | 差分信号驱动器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20121212 |