CN109104182B - 一种快速低功耗单端接口 - Google Patents

一种快速低功耗单端接口 Download PDF

Info

Publication number
CN109104182B
CN109104182B CN201811138039.4A CN201811138039A CN109104182B CN 109104182 B CN109104182 B CN 109104182B CN 201811138039 A CN201811138039 A CN 201811138039A CN 109104182 B CN109104182 B CN 109104182B
Authority
CN
China
Prior art keywords
push
gate
output
input end
detection module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811138039.4A
Other languages
English (en)
Other versions
CN109104182A (zh
Inventor
王磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Guanhai Microelectronic Co ltd
Original Assignee
Nanjing Guanhai Microelectronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Guanhai Microelectronic Co ltd filed Critical Nanjing Guanhai Microelectronic Co ltd
Priority to CN201811138039.4A priority Critical patent/CN109104182B/zh
Publication of CN109104182A publication Critical patent/CN109104182A/zh
Priority to PCT/CN2019/100233 priority patent/WO2020063145A1/zh
Application granted granted Critical
Publication of CN109104182B publication Critical patent/CN109104182B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical

Abstract

本发明公开了一种快速低功耗单端接口，包括推挽结构和冲突检测模块，推挽结构包括PMOS管和NMOS管，冲突检测电路模块包括两个比较器，也可以是不同阈值的反相器或者斯密特触发器。本发明使用推挽结构输出端，在逻辑高电平和低电平都没有直流通路功耗，功耗低；工作频率高，信号频率至少高一个数量级。同时增设有冲突检测模块，避免多主机争夺总线，无法确定总线状态问题，总线状态检测电路结构更简单。

Description

一种快速低功耗单端接口
技术领域
本发明涉及一种单端接口，尤其涉及一种快速低功耗单端接口。
背景技术
传统的单端接口(I2C)，包含两条信号线，一条时钟信号线，一条数据信号线。如图1所示，数据信号的内部电路采用open drain结构，信号线外挂上拉电阻。之所以采用opendrain结构外加上拉电阻是为了实现多主机共用总线，以及便于检查总线状态。
数据通路的高电平是靠上拉电阻实现的，导致上升沿不会很快，接口频率就会受限制，无法太快。低电平靠内部的下拉电路(open drain)实现，但下拉时，上拉电阻在漏电，消耗电流，还拖慢下降沿时间。这里有三个问题需要解决，一个是缩短上升沿时间；另一个是避免下降沿时，上拉通路导通；最后还有个问题是总线状态检测。
发明内容
发明目的：针对以上问题，本发明提出一种快速低功耗单端接口，增加了冲突检测模块和推挽结构。
技术方案：为实现本发明的目的，本发明所采用的技术方案是：一种快速低功耗单端接口，包括推挽结构和冲突检测模块，数据信号经推挽结构输出，同时使用冲突检测模块检查总线状态。
进一步地，所述推挽结构包括PMOS管和NMOS管，PMOS管的源极连接输入电压VDD，PMOS管的漏极连接NMOS管的漏极，其连接点为输出信号VOUT，NMOS管的源极接地电压GND；冲突检测模块输出使能信号OE，输出使能信号OE与推挽结构的输入信号VIN经与非门后连接到PMOS管的控制极；输出使能信号OE经非门，后与推挽结构的输入信号VIN经或非门后连接到NMOS管的控制极。
进一步地，所述冲突检测模块包括两个电压比较器，第一电压比较器的负极输入端连接阈值Vt1，正极输入端连接主机的输出信号VOUT，输出端连接第一异或门的一个输入端；第二电压比较器的负极输入端连接阈值Vt2，正极输入端连接主机的输出信号VOUT，输出端连接第二异或门的一个输入端；第一异或门的另一个输入端和第二异或门的另一个输入端共同连接输入信号VIN，两个异或门的输出通过一个或逻辑门后输出使能信号OE。
进一步地，第一电压比较器的阈值是Vt1，第二电压比较器的阈值是Vt2，Vt1<Vt2。
进一步地，所述冲突检测模块的电压比较器也可以使用阈值不同的反相器或斯密特触发器替代。
有益效果：与现有技术相比具有的优点：使用推挽结构输出端，在逻辑高电平和低电平都没有直流通路功耗，功耗低；工作频率高，信号频率至少高一个数量级。有冲突检测模块，避免多主机争夺总线，无法确定总线状态问题，总线状态检测电路结构更简单。
附图说明
图1是现有技术中单端接口的示意图；
图2是本发明所述快速低功耗单端接口的示意图；
图3是冲突检测模块的示意图。
具体实施方式
下面结合附图和实施例对本发明的技术方案作进一步的说明。
如图2所示，本发明所述的快速低功耗单端接口，在原有电路基础上增加MP1，形成推挽结构，同时增加一个冲突检测模块。
用推挽结构，在逻辑高电平和低电平都没有直流通路功耗，功耗低且工作频率高。有冲突检测模块，避免多主机争夺总线，无法确定总线状态问题，总线状态检测电路结构更简单。
本发明所述的快速低功耗单端接口包括推挽结构、冲突检测模块及一些基本逻辑门，推挽结构包括PMOS管MP1和NMOS管MN1。PMOS管的源极连接输入电压VDD，PMOS管的漏极连接NMOS管的漏极，其连接点为输出信号VOUT，NMOS管的源极接地电压GND。
如图3所示，冲突检测电路模块包括两个比较器和一些逻辑门，也可以是不同阈值的反相器或者斯密特触发器。第一电压比较器的阈值是Vt1，第二电压比较器的阈值是Vt2，使Vt1<Vt2。第一电压比较器的负极输入端输入连接阈值Vt1，正极输入端输入连接主机的VOUT，输出端连接第一异或门的一个输入端。第二电压比较器的负极输入端输入连接阈值Vt2，正极输入端输入连接主机的VOUT，输出端连接第二异或门的一个输入端。第一异或门的另一个输入端和第二异或门的另一个输入端共同连接输入信号VIN，两个异或门的输出通过一个或逻辑门后成为输出使能信号OE。
如图2所示，输出使能信号OE与推挽结构的输入信号VIN经与非门后连接到PMOS管的控制极。输出使能信号OE经非门与推挽结构的输入信号VIN经或非门后连接到NMOS管MN1的控制极。
VIN是推挽结构的输入，逻辑上等于VOUT，也就是VIN＝1，MP1导通，MN1关断，VOUT＝1。同理VIN＝0，MP1关断，MN1导通，VOUT＝0。输出VOUT高阻态时，MP1，MN1都关断。
冲突检测电路模块正常工作时，VOL<Vt1，VOH>Vt2。当总线发生冲突时，两个主机都是输出状态，一个主机的上拉MP1打开，另一个主机的下拉MN1打开，此时VOUT为VCD，VCD＝VDD*RMN1/(RMP1+RMN1)，调整电路使Vt1<VCD<Vt2。当进入冲突状态，VOUT保持为：Vt1<VCD<Vt2，从机输出高阻态，放弃对总线的控制，主机重新获得总线。
本发明所述的快速低功耗单端接口，在正常状态，总线没有上下拉电路同时导通，输出低电平时，冲突检测模块检测到VOUT同时低于Vt1和Vt2。两个Schmitt trigger输出都是低电平。输出高电平时，冲突检测模块检测到VOUT同时高于Vt1和Vt2。两个Schmitttrigger输出都是高电平。
异常状态下，总线有上下拉电路同时导通，总线电压Vt1<VCD<Vt2。两个检测电路一个输出高电平，一个输出低电平，冲突状态成立。
本发明使用推挽结构输出端，在逻辑高电平和低电平都没有直流通路功耗，功耗低；工作频率高，信号频率至少高一个数量级。同时增设有冲突检测模块，避免多主机争夺总线，无法确定总线状态问题，总线状态检测电路结构更简单。

Claims (1)

1.一种快速低功耗单端接口，其特征在于，包括推挽结构和冲突检测模块，数据信号经推挽结构输出，同时使用冲突检测模块检查总线状态；
所述推挽结构包括PMOS管和NMOS管，PMOS管的源极连接输入电压VDD，PMOS管的漏极连接NMOS管的漏极，其连接点为输出信号VOUT，NMOS管的源极接地电压GND；
冲突检测模块输出使能信号OE，输出使能信号OE与推挽结构的输入信号VIN经与非门后连接到PMOS管的控制极；输出使能信号OE经非门，后与推挽结构的输入信号VIN经或非门后连接到NMOS管的控制极；
所述冲突检测模块包括两个电压比较器，第一电压比较器的负极输入端连接阈值Vt1，正极输入端连接主机的输出信号VOUT，输出端连接第一异或门的一个输入端；
第二电压比较器的负极输入端连接阈值Vt2，正极输入端连接主机的输出信号VOUT，输出端连接第二异或门的一个输入端；
第一异或门的另一个输入端和第二异或门的另一个输入端共同连接输入信号VIN，两个异或门的输出通过一个或逻辑门后输出使能信号OE；
其中，第一电压比较器的阈值是Vt1，第二电压比较器的阈值是Vt2，Vt1<Vt2；
所述冲突检测模块的电压比较器使用阈值不同的反相器或斯密特触发器替代。
CN201811138039.4A 2018-09-28 2018-09-28 一种快速低功耗单端接口 Active CN109104182B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811138039.4A CN109104182B (zh) 2018-09-28 2018-09-28 一种快速低功耗单端接口
PCT/CN2019/100233 WO2020063145A1 (zh) 2018-09-28 2019-08-12 一种快速低功耗单端接口

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811138039.4A CN109104182B (zh) 2018-09-28 2018-09-28 一种快速低功耗单端接口

Publications (2)

Publication Number Publication Date
CN109104182A CN109104182A (zh) 2018-12-28
CN109104182B true CN109104182B (zh) 2024-01-05

Family

ID=64867595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811138039.4A Active CN109104182B (zh) 2018-09-28 2018-09-28 一种快速低功耗单端接口

Country Status (2)

Country Link
CN (1) CN109104182B (zh)
WO (1) WO2020063145A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109104182B (zh) * 2018-09-28 2024-01-05 南京观海微电子有限公司 一种快速低功耗单端接口
CN110850770B (zh) * 2019-11-08 2021-05-11 航天柏克(广东)科技有限公司 一种多主机的快速判断和退出方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773999A (en) * 1995-09-28 1998-06-30 Lg Semicon Co., Ltd. Output buffer for memory circuit
KR19990005467A (ko) * 1997-06-30 1999-01-25 김영환 반도체 메모리 소자의 출력버퍼
CN1241782A (zh) * 1998-03-09 2000-01-19 西门子公司 降低输入电压/降低输出电压的三态缓冲器及其方法
US6831925B1 (en) * 1999-04-06 2004-12-14 National Semiconductor Corporation Single wire interface with collision detection
CN102801516A (zh) * 2012-06-19 2012-11-28 深圳市天微电子有限公司 通信系统
CN107463470A (zh) * 2016-06-03 2017-12-12 中芯国际集成电路制造(上海)有限公司 通道冲突检测方法及系统
CN207442694U (zh) * 2017-10-27 2018-06-01 深圳市易星标技术有限公司 一种推挽式保护电路
CN207638640U (zh) * 2017-12-13 2018-07-20 中天鸿骏半导体（上海）有限公司 一种兼容推挽输出和开漏输出的输入输出电路
CN209267548U (zh) * 2018-09-28 2019-08-16 南京观海微电子有限公司 一种快速低功耗单端接口

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6333922A (ja) * 1986-07-28 1988-02-13 Nec Ic Microcomput Syst Ltd シングルチツプマイクロコンピユ−タ
CN103324235B (zh) * 2013-06-09 2015-05-20 中山大学 一种应用于基准源的启动电路
CN109104182B (zh) * 2018-09-28 2024-01-05 南京观海微电子有限公司 一种快速低功耗单端接口

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773999A (en) * 1995-09-28 1998-06-30 Lg Semicon Co., Ltd. Output buffer for memory circuit
KR19990005467A (ko) * 1997-06-30 1999-01-25 김영환 반도체 메모리 소자의 출력버퍼
CN1241782A (zh) * 1998-03-09 2000-01-19 西门子公司 降低输入电压/降低输出电压的三态缓冲器及其方法
US6831925B1 (en) * 1999-04-06 2004-12-14 National Semiconductor Corporation Single wire interface with collision detection
CN102801516A (zh) * 2012-06-19 2012-11-28 深圳市天微电子有限公司 通信系统
CN107463470A (zh) * 2016-06-03 2017-12-12 中芯国际集成电路制造(上海)有限公司 通道冲突检测方法及系统
CN207442694U (zh) * 2017-10-27 2018-06-01 深圳市易星标技术有限公司 一种推挽式保护电路
CN207638640U (zh) * 2017-12-13 2018-07-20 中天鸿骏半导体（上海）有限公司 一种兼容推挽输出和开漏输出的输入输出电路
CN209267548U (zh) * 2018-09-28 2019-08-16 南京观海微电子有限公司 一种快速低功耗单端接口

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"IC中的输入/输出电路设计";尤国平 等;《现代电子技术》;第29卷(第6期);第105-106页、图3 *
"Small-Amplitude Bus Drive and Signal Transmission Technology for High-Speed Memory-CPU Bus Systems";Tatsuo KOIZUMI等;《IEICE TRANSACTIONS on Electronics》;第E76-C卷(第11期);第1582-1588页 *

Also Published As

Publication number Publication date
CN109104182A (zh) 2018-12-28
WO2020063145A1 (zh) 2020-04-02

Similar Documents

Publication Publication Date Title
CN108494234B (zh) 适用于GaN高速栅驱动电路的浮动电源轨
US7768296B2 (en) Electronic device and method
US7839170B1 (en) Low power single rail input voltage level shifter
TW200828333A (en) Sense amplifier circuit and sense amplifier-based flip-flop having the same
CN102749575B (zh) 电子熔丝状态读取装置
CN204465489U (zh) 一种新型低压上电复位电路
CN109104182B (zh) 一种快速低功耗单端接口
JP2016518785A5 (zh)
US20130099822A1 (en) Cml to cmos conversion circuit
CN106656148B (zh) 一种防止电流倒灌的双向io电路
US20200228103A1 (en) Io circuit and access control signal generation circuit for io circuit
CN108322211A (zh) 一种i/o接口电路输出状态的检测电路和电子系统
CN107786191A (zh) 一种上电复位自关断电路
KR101341734B1 (ko) 전압 부스팅 기법을 이용한 cmos 차동 로직 회로
CN102187577B (zh) 对电源不敏感的电压电平转换器
US9209808B2 (en) Asymmetrical bus keeper
CN209267548U (zh) 一种快速低功耗单端接口
CN112653431A (zh) 低压锁存电路
CN202602615U (zh) 一种轨到轨使能信号的控制电路及电平转换电路
CN102684647B (zh) 采样脉冲型触发器
CN103312313A (zh) 一种轨到轨使能信号的控制方法、电路及电平转换电路
CN111049502B (zh) 低压锁存电路
Kawar et al. A 10 Gbps loss of signal detector for high-speed AC-coupled serial transceivers in 28nm CMOS technology
CN106230415A (zh) 应用于显示装置的闸极驱动器的电源开启重置电路
US9041455B2 (en) Semiconductor device and communication interface circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant